微机原理 第九章 可编程接口芯片

CPU
准备好
并行输入数据
输入准备好 输 入 设 备
2
中断请求
译 码 器 片选
输入回答
2013-6-8
1.
并行接口电路通常包括以下几部分: 具有缓冲能力的输入和输出数据寄存器 可供CPU访问的控制及状态寄存器 并行接口的组成 片选和内部控制逻辑电路 与外设进行数据交换的控制与联络信号线 用中断方式传送数据的相关中断控制电路 并行输出数据
第九章
常用可编程接口芯片
•
• •
可编程并行接口8255
可编程计数器/定时器8253 串行通讯接口
2013-6-8
1
9.6 可编程并行接口8255
1. 并行接口的组成
数据总线 输出缓冲寄存器 并行输出数据 输出准备好 输出回答 输 出 设 备
读信号
写信号 复位信号
输入缓冲寄存器 控制寄存器 状态寄存器
逻辑
B组 B组 A组控制模块：管理A口和C口的高4位 I/O 控制 （PC ~PC ） 端口B
7 4
C口，他们分成A、B两组进行控制。
PB7~PB0
（8） B组控制模块：管理B口和C口的低4位 （PC3~PC0）
CS
8255A的外部引脚
1)
•
•
•
面向I/O设备的信 号线 PA7～PA0 : A口输 入/输出数据线； PB 7 ～PB 0 : B口 输入/输出数据线； PC 7 ～PC 0 : C口 输入/输出数据线。
PA4 PA5 PA6 PA7 WR RESET D0 D1 D2 D3 D4 D5 D6 D7 VCC PB7 PB6 PB5 PB4 PB3
8255A的外部引脚
1 PA3 1) 面向I/O设备的信 2 PA2 号线 3 PA1 4 PA0 • PA7～PA0 : A口输 5 RD 入/输出数据线； 6 CS • PB 7 ～PB 0 : B口 GND 7 输入/输出数据线； A1 8 9 A0 • PC 7 ～PC 0 : C口 8255A 10 输入/输出数据线。 PC7 2) 面向系统的信号线 11 PC6 • D7~D0 : 双向数据线，与CPU交换信息(数据、命令) 12 PC5 13 • CS : 片选信号，当CS=0, 选中该8255A PC4 14 PC0 • A1 、A0 ：端口选择信号 15 PC1 • RD ：读信号，低电平有效 16 PC2 • WR ：写信号，低电平有效 17 PC3 18 • RESET ：复位信号，高电平有效 输入有效时， PB0 19 使内部寄存器清0，3个数据端口自动设为输入 PB1 20 PB2 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 PA4 PA5 PA6 PA7 WR RESET D0 D1 D2 D3 D4 D5 D6 D7 VCC PB7 PB6 PB5 PB4 PB3
D0
C口I/O (下半部)
A组 工作方式
A口 C口I/O B组 I/O (上半部) 工作方式
1－输入 0－输出 0－方式0 1－方式1
00－方式0 1－ 01－方式1 有效 1×－方式2
1－输入 0－输出
端口A有方式0、1、2三种 端口B有方式0和1 端口C只能工作于方式0
2013-6-8 11
2)
D7 ~D0
I/O PC7~PC4
I/O PC3~PC0
读/写 控制 B组 控制
逻辑
I/O PB7~PB0
CS
2. 8255A的组成与接口信号
内部逻辑 与CPU接口 数据 总线 缓冲器 RD WR A1 A0
RESET 8位内部 数据总线
结构主要分四大部分
外设接口
A组 端口A （8）
D7 ~D0
数据总线缓冲器: 双向三态8位缓冲器，可 A组 I/O 直接与系统数据总线相连
PA0～7 PC7
DATA1～8 STB BUSY GND
CPU
PC2 GND
驱动程序： MOV DX , 303H MOV AL , 10000001B ；8255A命令口地址 ；工作方式字， 0方式,
； A口输出, C口高4位输出, C口低4位输入 OUT DX , AL ； 送入控制口
MOV AL , 00001111B
D7 0
C口按位置0/置1控制字
D6 × D5 × D4 × D3 D2 写入位编码 D1 D0 写入内容
特征位 0有效
D3
0 0 0 0 1
D2
0 0 1 1 0
D1
0 1 0 1 0
C口
PC0 PC1 PC2 PC3 PC4
1－置1 0－置0
1
2013-6-8
0 1
1 0
PC5 PC6
12
1
2)
端口C 上半部（4） PC7~PC4
A组 控制
I/O PA7~PA0
读/写 控制
B组 I/O 读/写控制逻辑: 完成内部端口选择和读写 端口C PC3~PC0 控制 下半部（4） B组 端口B （8） I/O PB7~PB0
B组 控制
逻辑
CS
2. 8255A的组成与接口信号
内部逻辑 与CPU接口 A组 I/O端口: A口、B口、C口。它们都可编 控制 程设定为输入/输出，具有锁存功能。通 数据 D7 ~D0 常A、B口作为I/O数据端口；C口分成两 总线 个四位端口，分别与A、B配合，用作控
2013-6-8
14
例: 要求把C口的PC2引脚置‘1’ (高电平)。 程序段为： MOV DX , 303H ；8255A控制口地址
MOV
OUT
AL , 05H
DX , AL
；使PC2=1控制字
；送控制口
C口的按位置位/复位控制字虽然是对C口进行操
作, 但控制字必须写入控制口。
2013-6-8 15
9.6 可编程并行接口8255
2. 8255A的组成与接口信号
内部逻辑 与CPU接口 数据 总线 缓冲器 RD WR A1 A0
RESET 8位内部 数据总线
结构主要分四大部分
外设接口
A组 端口A （8） A组 端口C 上半部（4） B组 端口C 下半部（4） B组 端口B （8）
A组 控制
I/O PA7~PA0
8255A共有四个端口地 0 1 0 址： 1 1 × A、B、C和控制口 0
× × × 1
×
2013-6-8
总线悬浮
10
3. 8255A的控制字
1)
D7 特征
方式选择控制字
D6 D5 D4 D3
有三种工作方式： • 方式0－基本输入输出 • 方式1－选通输入输出 • 方式2－双向传送
D2
D1 B口 I/O
PA3 PA2 PA1 PA0 RD CS GND A1 A0 PC7 PC6 PC5 PC4 PC0 PC1 PC2 PC3 PB0 PB1 PB2
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
8255A
40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
OUT DX , AL
；PC7位为高，STB=1
; 送入控制口
MOV SI , 200H
MOV CX , 0FFH
2013-6-8
；打印字符的内存首地址
；打印字符个数，FFH=255
18
L: MOV DX , 302H ；C口地址
IN
JNZ
AL , DX
L
；查BUSY=0？（PC2=0）
；忙（PC2=1） ，等待 ；A口地址 ；从内存取数 ; 从A口输出一个数据 ；8255命令口
D7 0
C口按位置0/置1控制字
D6 × D5 × D4 × D3 D2 写入位编码 D1 D0 写入内容
特征位 0有效
D3
0 0
D2
0 0
D1
0 1
C口
PC0 PC1
1－置1 0－置0
端口C8位中的任一位，可用一条输 0 1 0 PC 出指令来置位或复位(其它位不变)。 2 0 1 1 PC C端口的按位置位/复位控制字须跟在 3 方式选择控制字之后，即使仅使用该 4 1 0 0 PC 功能，也应先选送一方式控制字。 1 0 1 PC
5
2013-6-8
1
1
0
PC6
13
例： 要求设定8255A的A口为方式1，输入, C口高 4位为输出；B口指定为0方式，输出， C口低4位为输入，写出初始化程序段。 (8255A的端口地址300H, 301H, 302H, 303H) 程序段： MOV DX , 303H ；8255A的控制口地址 MOV AL , 0B1H ；工作方式控制字 OUT DX , AL ；送到控制口
8255A端口编址与读写操作
A1
0 0 1 0 0 1
A0
0 1 0 0 1 0
RD
0 0 0 1 1 1
WR
1 1 1 0 0 0CS来自0 0 0 0 0 0操作
从A口读取数据 从B口读取数据 从C口读取数据 向A口写入数据 向B口写入数据 向C口写入数据
1
1 ×
1
1
1
0
0
向控制口写入命令字
非法条件 总线悬浮
9.6 可编程并行接口8255
数据总线
输出缓冲寄存器
读信号
写信号 复位信号
输入缓冲寄存器 控制寄存器 状态寄存器
输出准备好 输出回答
输 出 设 备
CPU
准备好