第2章89C51单片机硬件结构和原理

器写入全1，此时该口引脚浮空，可作
高阻抗输入。
2013年7月29日9时22分
35
2、P0口：
漏极开路的8位准双向I/O口，每位
能驱动8个LS型TTL负载。
P0口可作为一个数据输入/输出口； 在CPU访问片外存储器时，P0口为分
时复用的低8位地址总线和8位数据
总线。
2013年7月29日9时22分 36
当该引脚接高电平时，CPU访问片内Flash
ROM并执行片内程序存储器中的指令，但当PC 值超过0FFFH时，将自动转向执行片外ROM中 的程序。 当该引脚接低电平时，CPU只访问片外 EPROM/ROM并执行外部程序存储器中的程序。
2013年7月29日9时22分
32
三、控制信号引脚：
RST、ALE、PSEN和EA
三、寻址方式：
2013年7月29日9时22分
47
一、用途：

用于存放编好的程序和表格常数。
2013年7月29日9时22分
48
二、编址：

容量为4KB。地址为0000H～0FFFH。 片外最多可扩至64KB ROM/EPROM，
地址为1000H～FFFFH。

片内外统一编址。
2013年7月29日9时22分
为复位后PC的内容为0000H，CPU总是从
0000H开始执行程序。将转移指令存放到 这三个单元，程序就被引导到指定的程序 存储器空间去执行。
2013年7月29日9时22分
1．运算器 2．控制器
2013年7月29日9时22分
11
1．运算器
（1）8位的ALU：可操作4位、8位、16位数据 （2）8位累加器ACC（A）：它经常作为一个运算 数经暂存器2进入ALU的输入端，与另一个来自暂 存器1的运算数进行运算，运算结果又送回ACC。 （3）8位程序状态寄存器PSW： （4）8位寄存器B：在乘除运算时，用来存放一个 操作数也用来存放运算后的一部分结果；如不能 做乘除运算时，作为通用寄存器。 （5）布尔处理器：位操作，以PSW的C为其累加器 （6）2个8位暂存器： ALU的两个入口处
2013年7月29日9时22分
24
一、电源引脚：Vcc和Vss
1．Vcc(40脚)：电源端，为+5V。

2．Vss(20脚)：接地端。
2013年7月29日9时22分
25
二、时钟电路引脚：XTAL1和XTAL2

XTAL2（18脚）：接外部晶体和微调电容的 一端；在89C51片内它是振荡电路反向放大 器的输出端，振荡电路的频率就是晶体固 有频率。若需采用外部时钟电路时，该引 脚悬空。89C51/8031正常工作时，该引脚 应有脉冲信号输出。
PC增1 中断、串行口和定时器
PSW PC DPTR P1锁存器 P1驱动器 P1.0-P1.7 P3锁存器 P3驱动器
PSEN ALE EA RET
P3.0-P3.7
二、结构组成
（一）、中央处理单元（CPU）
（二）、存储器 （三）、I/O接口
2013年7月29日9时22分
10
（一）、中央处理单元（CPU）

2013年7月29日9时22分
8
89C51单片机 内部结构图
RAM地 址寄存器 128B RAM
P0.0-P0.7 P0驱动器
P2.0-P2.7
P2驱动器
P0锁存器
P2锁存器
4KB Flash ROM
程序地址 寄存器 B寄存器
暂存器1
暂存器2
ACC
SP
缓冲器
ALU 定 时 控 制 指 令 译 码 器 OSC XTAL1 XTAL2 指 令 寄 存 器
2013年7月29日9时22分
45
二、用户角度

3、256字节的片内数据存储器地址空间。 访问片内RAM指令用MOV。 上述三个存储空间地址是重叠的，89C51 的指令系统采用不同的数据传送指令符 号。
2013年7月29日9时22分
46
§2.3.2 程序存储器地址空间

一、用途：
二、编址：

49
三、寻址方式：

1、当 EA=“1”时：
在0000～0FFFH范围内执行片内ROM中的程
序，当指令地址超过0FFFH 后就自动转
向片外ROM中取指令。
2013年7月29日9时22分
50
三、寻址方式：

2、当 EA=”0”时：
片内ROM不起作用，CPU只能从片
ROM/EPROM中取指令。可以从 0000H 开 始寻址。
第二章 MCS-51单片机的结构和原理
§2.1 §2.2 MCS-51单片机的结构 MCS-51单片机引脚及其功能
§2.3 §2.4
§2.5 §2.6 §2.7
2013年7月29日9时22分
89C51存储器配置 CPU时序
复位及复位电路 89C51单片机的低功耗工作方式 输出/输入端口结构
（三）、I/O接口
89C51有四个8位并行I/O接口P0～P3。 它们都是准双向端口，每个端口各
有8条I/O线。
P0-P3口四个锁存器同RAM统一编址，
可作为SFR来寻址。
2013年7月29日9时22分
20
2.2 MCS-51单片机引脚及其功能 §2.2.1 MCS-51单片机引脚
§2.2.2 MCS-51单片机引脚功能
RST：复位信号输入端，高电平有效。当
此输入端保持两个机器周期的高电平时， 就可以完成复位操作。
2013年7月29日9时22分
28
三、控制信号引脚：
RST、ALE、PSEN和EA

ALE/PROG（30脚）：
ALE：地址锁存允许信号端。正常工作
时，该引脚以振荡频率的1/6固定输出 正脉冲。CPU访问片外存储器时，该引 脚输出信号作为锁存低8位地址的控制 信号。它的负载能力为8个LS型TTL负 载。
程序存储器允许信号输出端。 在访问片外ROM时，定时输出负脉冲作
为读片外ROM的选通信号，接片外ROM 的OE端。
它的负载能力为8个LS型TTL负载。
2013年7月29日9时22分
31
三、控制信号引脚：
RST、ALE、PSEN和EA

EA/Vpp（31脚）：
EA：外部程序存储器地址允许输入端。
左右），其最高频率为24MHz。该信号
作为89C51工作的基本节拍即时间的最
小单位。
2013年7月29日9时22分
16
（二）、存储器
1、程序存储器（ROM） 2、数据存储器（RAM）
2013年7月29日9时22分
17
1、程序存储器（ROM）


地址从0000H开始。
用于存放程序和表格常数。
2013年7月29日9时22分
2013年7月29日9时22分
51
三、寻址方式：

Байду номын сангаас
3、片内ROM和片外ROM取指的速度
相同。
2013年7月29日9时22分
52
三、寻址方式：

4、程序存储器的保留存储单元。
2013年7月29日9时22分
53
三、寻址方式：
（1）0000H～0002H三个单元：
用作上电复位后引导程序的存放单元。因

2013年7月29日9时22分
14
（2）指令寄存器IR及指令译码器ID

由PC中的内容指定ROM地址，取出来的
指令经IR送至ID，由ID对指令译码产 生一定序列的控制信号，以执行指令
所规定的操作。
2013年7月29日9时22分
15
（3）振荡器和定时电路

89C51单片机片内有振荡电路，只需外
接石英晶体和频率微调电容（2个30pF

如表2-1所示。表中型号带“C”表示所
用的是CMOS工艺，具有功耗低的优
点。
2013年7月29日9时22分
5
MCS-51系列单片机的性能表
2013年7月29日9时22分
6
§2.1.2 MCS-51单片机内部结构
一、结构图
二、结构组成
2013年7月29日9时22分
7
一、结构图
由 中央处理单元（CPU）、存储器 （ROM及RAM）和I/O接口组成。 MCS-51单片机内部结构如 图2-2所示。
2013年7月29日9时22分
26
二、时钟电路引脚：XTAL1和XTAL2

XTAL1（19脚）：接外部晶体和微调电
容的另一端；在片内它是振荡电路反
向放大器的输入端，在采用外部时钟
时，该引脚输入外部时钟脉冲。
2013年7月29日9时22分
27
三、控制信号引脚：

RST（9脚）：
RST、ALE、PSEN和EA

EA/Vpp（31脚）：
Vpp：对89C51片内Flash
ROM固化编程
时，编程电压输入端12V。
2013年7月29日9时22分
33
四、I/O端口P0、P1、P2和P3

1、准双向
2、P0口
3、P1口
4、P2口
5、P3口
2013年7月29日9时22分
34
1、准双向
当I/O口作为输入时，应先向此口锁存
2013年7月29日9时22分 12
2．控制器
（1）程序计数器PC（16位）
（2）指令寄存器IR及指令译码器ID （3）振荡器和定时电路
2013年7月29日9时22分
13
（1）程序计数器PC（16位）