实验二60秒倒计时电路设计的实验报告
电工电子综合实验Ⅱ-电子计时器电路设计实验报告-优秀
（1）脉冲发生电路………………………………………10 （2）计时电路……………………………………………11 （3）译码显示电路………………………………………12 （4）校分电路……………………………………………13 （5）清零电路……………………………………………15 （6）整点报时电路………………………………………16 七、 实验总逻辑电路图………………………………………17 八、 电子计时器引脚接线图…………………………………18 九、 创新设计及实验总结……………………………………19
1Cr
U3 CD4518
BCD 码加法计数 保持 BCD 码加法计数 保持
6. CD4511(译码器)
f1
g1
a1
b1
c1
d1
Vdd
e1 Vss
~LI
~BI
U4 CD4511
LE
B
C
D
图 6.
CD4511 引脚布局图
表 6. 逻辑功能表 输入 功能 试灯 消隐 锁存 译码 错码
LT
A
输出 B A X 0 X a b c d e f g 1 1 1 1 1 1 1 0 0 0 0 0 0 0 原态不变 正确译码 错误或消隐
6
5. CD4518（BCD 码十进制计数器）
Vdd 2Cr 2Qd 2Qc 2Qb 2Qa 2EN 2CP Vss
1CP
1EN
1Qa
1Qb
1Qc
1Qd
图 5. 表 5. 功能 CR 清零 计数 保持 计数 保持 1 0 0 0 0 输入 CP × ↑ ↑ 0 1
CD4518 引脚布局图 CD4518 逻辑功能表 输出 EN × 1 0 ↓ ↓ QD 0 QC 0 QB 0 QA 0
60s倒计时实验
R3=0; //打开十位
P0=table[num/10];
delay(1);
P0=0XFF; //赋值完后将数码管设为不显示后在重新赋值
R3=1; //关闭十位
}
void main()
{
uchar count=0; //用来计数定时器中断次数
TMOD=0x01; //T0定时工作方式，16位定时器/计数器
广东海洋大学学生实验报告书
实验名称
60s倒计时实验
课程名称
微型计算机基础
课程号
学院(系)
信息学院
专业
软件工程
班级
软件1122
学生姓名
钟琳
学号
201211701232
实验地点
科技楼403
日期
11月26日
一、实验目的
1、通过AT89C51的定时器实现60s倒计时，显示采用两位数码管动态显示。
2、用PROTEUS设计，仿真基于AT89C51单片机的60s倒计时实验。
二图
2、用KEIL编写代码
三、实验过程
电路图：
代码：
#include<reg51.h>
#define uchar unsigned char
uchar table[10]={0xC0,0xF9,0xA4,0xB0,0x99,0x92,0x82,0xF8,0x80,0x90};
void delay(xms);
sbit R2=P1^2;
sbit R3=P1^3;
int num=60;
void display()
{
R2=0; //打开个位
P0=table[num%10];
电工电子课程设计60秒倒计时报告
电子电工课程设计（60秒倒计时）学生姓名：XXXXX学号：XXXXXXXXXX 系别：信息与电子系专业：指导教师：完成日期：一．设计任务和要求二．方案原理框图根据设计任务要求，电子秒表的工作原理框图如图1所示。
主要包括三大部分：脉冲信号发生器倒计时器时间显示器。
由定时器NE555构成的多谐振荡器产生秒脉冲，两块74LS192芯片级联成60进制倒计时器，计时器输出的数据通过译码器和数码管显示出来。
原理框图如图1图1三．各部分电路设计及元器件选择1、秒脉冲电路系统所需要的秒脉冲由定时器NE555所构成的多谐振荡器提供，多谐振荡器如图2所示。
其中1脚是电路地GND；8脚是正电源端Ucc，工作电压范围为5~18V；2脚是低触发端TR；3脚是输出端OUT；4脚是主复位端R；5脚是控制电压端Uc；6脚是高触发端TH；7脚放电端DISC。
R1、R2和C为定时电阻和电容，C1为电压控制端稳定电容。
在信号的输出端产生矩形脉冲，其振荡频率为f=1.44/( R1+2R2)C。
脉冲电路图如下图2所示。
图22.译码显示部分74LS48为有内部上拉电阻的BCD－七段译码器/驱动器, 输出端（Ya－Yg）为高电平有效，可驱动灯缓冲器或共阴极LED。
当要求输出0－15时，消隐输入（BI）应为高电平或开路，对于输出为0时还要求脉冲消隐输入（RBI）为高电平或者开路。
当BI为低电平时，不管其它输入端状态如何，QA－QG均为低电平。
当RBI和地址端（A－D）均为低电平，并且灯测试输入端（LT）为高电平时，QA－QG为低电平，脉冲消隐输出（RBO）也变为低电平。
当BI为高电平或开路时，LT为低电平可使Ya－Yg均为高电平。
本次设计采用共阴数码管，数码管管脚如图3，数码管驱动电路如图4。
图3 图43. 倒计时计数电路倒计时器由两位4位十进制可逆同步计数器74LS192、其组成如图5所示，其中74LS192是上升沿触发，CPU（UP）为加计数时钟输入端；CPD（DN）为减计数时钟输入端；PL为异步预置端，低有效；MR为异步清零端，高有效；CO为进位输出端，当1001后输出低电平；TCD（BO）为借位输出端，当0000后输出低电平；D3D2D1D0为数据预置端；Q3Q2Q1Q0为数据输出端。
倒计时报警电路设计报告
沈阳航空航天大学课程设计（说明书）倒计时报警电路的设计班级学号学生姓名指导教师沈阳航空航天大学课程设计任务书课程名称数字逻辑课程设计课程设计题目倒计时报警电路的设计课程设计的内容及要求：一、设计说明与技术指标要求设计一个倒计时电路，倒计时时间可从0～99s任意设定，并在倒计时时间到零时发出报警信号。
技术指标如下：①设置外部操作开关实现启动、直接复位、暂停、继续等功能；②用数码管显示初始时间及剩余时间；③在直接复位时，要求数码管灭灯；④倒计时时间到达零时，数码管不能灭灯，并同时发出5s的声光报警指示信号；⑤设计秒脉冲产生电路。
二、设计要求1．在选择器件时，应考虑成本。
2．根据技术指标，通过分析计算确定电路和元器件参数。
3．画出电路原理图（元器件标准化，电路图规范化）。
三、实验要求1．根据技术指标制定实验方案；验证所设计的电路，用软件仿真。
2．进行实验数据处理和分析。
四、推荐参考资料1．阎石主编．数字电子技术基础．[M]北京：高等教育出版社，2006年2．赵淑范，王宪伟主编．电子技术实验与课程设计．[M]北京：清华大学出版社，2006年3．杨志忠主编. 电子技术课程设计. [M]北京：机械工业出版社，2008年五、按照要求撰写课程设计报告成绩评定表：指导教师签字：2016 年 7 月 3 日目录一、概述 (1)1.1了解数字电路系统的定义及组成 (1)1.2掌握时钟电路的作用及基本构成 (1)二、方案论证 (1)2.1电路组成 (1)2.2设计思路 (2)2.3设计方案 (2)三、电路设计 (3)3.1多谐振荡器产生秒脉冲信号电路 (3)3.3译码和数码显示电路 (4)3.4报警电路 (5)3.5控制电路 (6)四、性能的测试 (6)4.1多谐振荡器产生脉冲信号电路 (6)4.3电路整体性能测试 (7)⑴设置倒计时间功能 (7)⑵直接复位灭灯功能 (7)⑶倒计时功能 (7)⑷暂停、继续功能 (7)⑸报警功能 (8)五、结论 (8)参考文献 (8)附录I 总电路图 (9)附录II 元器件清单 (9)一、概述1.1了解数字电路系统的定义及组成数字电路系统一般包括输入电路、控制电路、输出电路、时钟电路和电源等。
60秒倒计时系统设计
微机原理与接口技术课程设计报告题目 60秒倒计时系统设计系别虞山学院年级 09 专业电子科学与技术班级 Y051091 学号 Y051091(07/10/20/29)学生姓名徐熙超、施祥祥、肖天宇、陆庆山指导教师周平职称讲师设计时刻目录第一章系统设计................................................................... 错误!未定义书签。
题目要求.................................................................................................. 错误!未定义书签。
方案论证.................................................................................................. 错误!未定义书签。
实施方案.................................................................................................. 错误!未定义书签。
第二章倒计时硬件设计....................................................... 错误!未定义书签。
倒计时的硬件框图.................................................................................. 错误!未定义书签。
8255A的大体资料................................................................................ 错误!未定义书签。
倒计时60s项目报告
60秒倒计时项目报告班级：姓名：学号：目录一．前言（摘要）二．项目要求三．方案选择四．电路分析（芯片介绍）五．软件介绍（流程图、程序清单）六．电路仿真（KEILC51,PROTEUS界面图以及过程）七．焊接调试（元件清单，调试过程，产品照片）八．项目总结（多写，深入，项目分工）一．前言当今时代电子技术以惊人的速度更新着，尤其是自动化智能控制领域，传统的分立元件或数字逻辑电路构成的控制系统，逐渐被单片机智能控制系统所取代。
单片机具有体积小、功能强、成本低、应用面广等优点。
课程设计是单片机课程教学的重要环节，是对学生进行全面的系统的训练。
为了使我们能很好地通过这一教学环节得到锻炼，达到预期效果，要为每一项目写一篇项目报告，设计应重视动手实验的内容，做到实验与设计两者并重；对于单片机应用课程设计，则又应软、硬件结合和兼顾。
在符合教学、符合学生水平、符合实验室条件的情形下，供我们试设计。
老师考虑到设计时间较短促、学生的独立工作能力还不是很强，且老师将同时指导三个班级，因此我们分组合作，工作量不太大；学生可编组进行设计，可选择焊接但提倡个人有独到的见解，并应独立写出设计说明书。
此次做倒计时。
定时/实现方式：1.软件定时；（延时程序）2.不可编程硬件定时（555）；3.可编程定时（8253），单片机定时/计数器这次我们AT89C51单片机自制了一款简易的60秒倒计时。
二．项目要求1．基于AT89C51的60秒倒计时装置应用定时器/计数器及其中断实现60秒倒计时，并将倒计时过程显示在LED数码管上，倒计时循环进行用定时器计数器T1，选12MHz晶振，宜选用方式1。
基本定时时间为50ms，则定时溢出次数计数达到20次为定时1秒。
显示器采用共阳数码管，静态显示。
每一秒显示刷新一。
2.硬件和软件功能的划分系统的硬件配置和软件设计是紧密地联系在一起的，且硬件和软件具有一定的互换性。
多用硬件完成一些功能，可以提高工作速度，但降低了系统的柔性。
60秒计时器.做板
单片机课程设计报告实验名称: 60秒计时器60秒计时器实验报告一，实验目的1. 学习8052定时器时间计时处理、按键扫描及LED数码管显示的设计方法。
2. 设计任务及要求点亮两个数码管，并一秒累计一次，最多60次，然后重置。
二，实验要求1.两个数码管从0变到60，一秒变动一次。
2.到60后重置回00。
三，实验基本原理动态显示的特点是将所有位数码管的段选线并联在一起，由位选线控制是哪一位数码管有效。
这样一来，就没有必要每一位数码管配一个锁存器，从而大大地简化了硬件电路。
选亮数码管采用动态扫描显示。
所谓动态扫描显示即轮流向各位数码管送出字形码和相应的位选，利用发光管的余辉和人眼视觉暂留作用，使人的感觉好像各位数码管同时都在显示。
利用单片机定时器完成计时功能，定时器0计时中断程序每隔0.05s中断一次并当作一个计数，设定定时1秒的中断计数初值为20，每中断一次中断计数初值加1，当加到20时，则表示1s到了，数码管加1。
四，实验设计分析针对要实现的功能，采用AT89S51单片机进行设计，AT89S52 单片机是一款低功耗，高性能CMOS8位单片机，片内含8KB在线可编程（ISP）的可反复擦写1000次的Flash只读程序存储器，器件采用高密度、非易失性存储技术制造。
这样，既能做到经济合理又能实现预期的功能。
在程序方面，采用调用函数，时间，重置，显示等程序一次列出，方便调用，纠错。
五，实验要求实现A.电路设计1. 整体设计此次设计主要是应用单片机来设计电子时钟，硬件部分主要分以下电路模块：显示电路用2个共阴数码管分别显示十位，个位，通过动态扫描进行显示，从而避免了译码器的使用，同时节约了I/0端口，使电路更加简单。
单片机采用AT89S52系列，这种单片机应用简单、适用。
电路的总体设计框架如下：2. 分块设计模块电路主要分为：显示部分、复位和晶振电路。
2．1 显示部分本实验选用锁存器控制数码管的输出，模块如下：2.3 晶振与复位电路本实验单片机时钟用内部时钟，模块如下：复位电路为手动复位构成，模块如下：B.程序设计B.1 程序总体设计本实验用汇编程序完成. 程序总的流程图如下：NoYes结合电路图，程序设计的整体思路为：接通电源，数码管显示十位、个位。
实验二60秒倒计时电路设计的实验报告
实验⼆60秒倒计时电路设计的实验报告实验⼆60秒倒计时电路设计的实验报告⼀、实验⽬的1.进⼀步熟悉Quartus II混合层次化设计⽅法。
2.学习7段数码管的驱动设计⽅法。
⼆、实验内容60秒倒计时电路如图1所⽰。
其中，模块cnt_d60完成60倒计数，输出结果为2位⼗进制BCD码。
模块SCNA_LED完成BCD码到7段数码管显⽰译码功能。
图1 60秒倒计时电路图2 60秒倒计时底层电路60倒计数模块cnt_d60底层电路如图2所⽰。
主要由2⽚74192（双向⼗进制计数器）构成。
模块cnt_d60和SCNA_LED的源设计⽂档（cnt_d60.bdf和SCAN_LED.vhd）提供给⼤家。
要求⼤家建⽴新⼯程，为模块cnt_d60和SCNA_LED新建封装（*.bsf），并根据图1完成顶层60秒倒计时电路设计。
完成以上程序设计，编译时器件选择Cyclone系列的EP1C12Q240C8。
引脚锁定参考表1内容。
注意：应把未分配管脚置为三态输⼊，切记！！表1 实验连线1.原理图设计输⼊（1）⾸先将模块cnt_d60和SCNA_LED的源⽂件放在等⼀下需要建⽴的⽂件中，打开QuartusII软件。
（2）选择路径。
选择File/New Project Wizard。
添写后以后，单击“NEXT”进⼊下⼀步。
（3）添加设计⽂件，在File name中选择路径然后添加模块cnt_d60和SCNA_LED的源⽂件，点击“Next”。
（4）选择FPGA器件。
Family选择Cyclone，先在Packge选择Any QFP，Pin Count 选择240，Speed grade选择8；然后在Available device中选择EP1C12Q240C8，点击“Next”。
（5）选择外部综合器、仿真器和时序分析器。
设置好后，单击“NEXT”进⼊下⼀步。
（6）结束设置。
“⼯程设置统计”窗⼝，列出了⼯程的相关设置情况。
最后单击“Finish”，结束⼯程设置。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验二60秒倒计时电路设计的实验报告
一、实验目的
1.进一步熟悉Quartus II混合层次化设计方法。
2.学习7段数码管的驱动设计方法。
二、实验内容
60秒倒计时电路如图1所示。
其中，模块cnt_d60完成60倒计数，输出结果为2位十进制BCD码。
模块SCNA_LED完成BCD码到7段数码管显示译码功能。
图1 60秒倒计时电路
图2 60秒倒计时底层电路
60倒计数模块cnt_d60底层电路如图2所示。
主要由2片74192（双向十进制计数器）
构成。
模块cnt_d60和SCNA_LED的源设计文档（cnt_d60.bdf和SCAN_LED.vhd）提供给大家。
要求大家建立新工程，为模块cnt_d60和SCNA_LED新建封装（*.bsf），并根据图1完成顶层60秒倒计时电路设计。
完成以上程序设计，编译时器件选择Cyclone系列的EP1C12Q240C8。
引脚锁定参考表1内容。
注意：应把未分配管脚置为三态输入，切记！！
表1 实验连线
1.原理图设计输入
（1）首先将模块cnt_d60和SCNA_LED的源文件放在等一下需要建立的文件中，打开QuartusII软件。
（2）选择路径。
选择File/New Project Wizard。
添写后以后，单击“NEXT”进入下一步。
（3）添加设计文件，在File name中选择路径然后添加模块cnt_d60和SCNA_LED的源文件，点击“Next”。
（4）选择FPGA器件。
Family选择Cyclone，先在Packge选择Any QFP，Pin Count 选择240，Speed grade选择8；然后在Available device中选择EP1C12Q240C8，点击“Next”。
（5）选择外部综合器、仿真器和时序分析器。
设置好后，单击“NEXT”进入下一步。
（6）结束设置。
“工程设置统计”窗口，列出了工程的相关设置情况。
最后单击“Finish”，结束工程设置。
（7）建立原理图文件。
点击cnt_d60文件，然后点击File/Crete/Update/Create Symbol Files For Current file以新建原理图封装文件方式，然后以同样的方式创建原理图SCNA_LED封装文件，文件格式都为*bdf。
保存原理图文件。
选择File/Save As…菜单，存为testone文件，选择Edit/Insert Symbol…（或直接双击原理图空白处）打开元器件库窗口，选择合理的器件（封装好的cnt_d60文件和SCNA_LED文件都在里面）按图1完成60秒倒计时电路原理图设计，完成后选择File/Save…保存原理图。
（8）综合编译。
编译之前，打开原理图文件，选择Project/Set as Top-Level Entity，以确保当前编译的文件为顶层的实体文件。
然后选择Processing/Start Compilation，进行综合分析，直至编译通过为止。
（9）保护设计中没有使用到的引脚。
对于FPGA芯片（包括EP1C12Q240C8），在做Quartus II工程时必须将未分配的管脚置为三态输入。
选择Assignments\Device…
打开工程设置窗口。
在Category中选择Device项，然后在Available Devices栏中，选中EP1C12Q240器件，再单击Device & Pin Options…按钮，在弹出窗口（中选择Unused Pins栏，然后设置Reserve all unused pins为AS input tri-stated。
推荐把未分配管脚置为三态输入。
如未将未分配管脚置为三态输入，将可能导致主芯片或外围芯片损坏，切记！！
（10）添加管脚信息（主要是分配引脚号）。
当综合完成后，网表信息才会生成。
选择Assignments/Pin Planner菜单，打开Pin Planner窗口。
下方表格Node Name栏中列出了设计中所有引脚名，在Location栏中双击输入引脚号。
完成后关闭Pin Planner 窗口。
（11）再次选择Processing/Start Compilation，进行全局编译综合，使引脚三态保护和引脚号分配设置生效。
编译成功后，生成最终的下载文件（JTAG下载方式的*.sof和AS 下载方式的*.pof文件）。
注意，在Compilation Report窗口中选择Fitter栏下的Device Options项，观察Reserve all unused pins属性是否成功配置成了As input tri-stated（三态输入）。
如果没有，必须重新完成第（11）步，再全局综合编译。
（12）建立仿真文件。
在下载之前在QuartusII软件环境下进行设计的功能仿真。
选择File/New…。
选择Vector Waveform File文件类型，建立仿真文件。
（13）选择仿真节点信号。
选择View/Utility Windows/Node Finder，弹出Node Finder窗口，单击List按钮）。
将需要观察的节点直接用鼠标左键拖放至仿真文件的Name栏中。
（14）设置仿真输入波形。
选择Edit/End Time…设置仿真时长为10us，选择Edit/Grid Size…
设置最小仿真步长为1us。
对输入信号的波形设置，利用窗口左侧的快速工具栏来完成。
最后存盘仿真文件（如EXAM），其扩展名为*.vwf。
（15）设置仿真类型为时序仿真。
选择Assignment/Settings…，弹出的窗口中在Category 栏中选择Simulator Settings项，然后选择Simulation mode（仿真类型）为Timing（时序仿真），选择Simulation input（仿真输入文件）为EXAM.vwf）。
完成，单击OK。
（16）观察仿真结果。
选择Processing/Start Simulation开始仿真。
本例仿真结果如图2-1-20所示，由于仿真类型为时序仿真，所以能够观察到由于器件延时所带来的毛刺现象。
如果仿真结果不正确，说明此前的程序可能存在功能上的设计错误，必须修改源程序以使仿真结果正确为止。
（17）下载前的硬件连线。
下载可以选择JTAG方式和AS方式。
为了方便调试，选用JTAG 下载方式，对于FPGA器件，这种下载方式的配置信息会掉电丢失。
下载之前必须先完成硬件测试的连线（不要带电操作），按照表1 实验连线中的各个接口连线。
（18）下载。
选择Tools/Programmer，弹出窗口Mode栏选择JTAG下载方式。
一般情况下，系统会自动添加一个SOF下载配置文件。
若没有，则选择Add File，添加*.sof文件（AS下载方式，添加*.pof文件），。
同时，选中Program/Configure复选框，点击“Start”
后开始下载。
下载成功后，进行硬件功能的测试。
四．实验现象及效果分析
8个数码管全亮，同时最后两个数码管从59开始倒计时，当倒计时为00时，按键k3可以对其置位为59；按键k2可以将其复位为00。
由于接线问题使实验效果并不是很理想，数码管经常没有显示。
五．实验拓展
1.分析模块cnt_d60的工作原理，说明各引脚的功能。
2.如果要设计24秒倒计时电路，将如何操作？
1.解：该模块最主要的部分是由两片74192芯片构成，其主要工作原理如下：
（1）第一片的借位输出BON 连接到第二片的减计数时钟输入端DN，同时加计数时钟输入UP接高电平。
（2）74192有四个输入D, C, B, A，其中D为最高位。
把把第一片的四位依次置为1,0,0,1，第二片依次置为0,1,0,1，则模值为60的倒计时计数器完成，从59开始倒计时。
2.。