《集成电路设计》课程设计实验报告

合集下载

集成电路实验报告

集成电路实验报告

班级:XX姓名:XXX学号:XXXXXX指导老师:XXX实验日期:XXXX年XX月XX日一、实验目的1. 理解集成电路的基本组成和工作原理。

2. 掌握基本的集成电路设计方法,包括原理图设计、版图设计、仿真分析等。

3. 学习使用集成电路设计软件,如Cadence、LTspice等。

4. 通过实验加深对集成电路理论知识的理解,提高动手能力和问题解决能力。

二、实验内容本次实验主要包括以下内容:1. 原理图设计:使用Cadence软件绘制一个简单的CMOS反相器原理图。

2. 版图设计:根据原理图,使用Cadence软件进行版图设计,并生成GDSII文件。

3. 仿真分析:使用LTspice软件对设计的反相器进行仿真分析,测试其性能指标。

4. 版图与原理图匹配:使用Cadence软件进行版图与原理图的匹配,确保设计正确无误。

三、实验步骤1. 原理图设计:- 打开Cadence软件,选择原理图设计模块。

- 根据反相器原理,绘制相应的电路符号,包括NMOS和PMOS晶体管、电阻和电容等。

- 设置各个元件的参数,如晶体管的尺寸、电阻和电容的值等。

- 完成原理图设计后,保存文件。

2. 版图设计:- 打开Cadence软件,选择版图设计模块。

- 根据原理图,绘制晶体管、电阻和电容的版图。

- 设置版图规则,如最小线宽、最小间距等。

- 完成版图设计后,生成GDSII文件。

3. 仿真分析:- 打开LTspice软件,选择仿真模块。

- 将GDSII文件导入LTspice,生成对应的原理图。

- 设置仿真参数,如输入电压、仿真时间等。

- 运行仿真,观察反相器的输出波形、传输特性和功耗等性能指标。

4. 版图与原理图匹配:- 打开Cadence软件,选择版图与原理图匹配模块。

- 将原理图和版图导入匹配模块。

- 进行版图与原理图的匹配,检查是否存在错误或不一致之处。

- 修正错误,确保版图与原理图完全一致。

四、实验结果与分析1. 原理图设计:- 成功绘制了一个简单的CMOS反相器原理图,包括NMOS和PMOS晶体管、电阻和电容等元件。

集成电路设计毕业实习报告

集成电路设计毕业实习报告

集成电路设计毕业实习报告一、实习背景和目的本次实习是我大学生涯中的最后一次实习,也是我专业学习的重要一环。

目的是为了将课堂学习的理论知识应用到实际工作中,提升自己的实际操作能力和解决问题的能力。

本次实习的主要任务是在导师的指导下参与集成电路设计项目,并负责其中的一部分设计工作。

二、实习内容1.熟悉项目背景和要求在实习前,我先与导师进行了几次会议,了解了项目的背景和要求。

项目是设计一个具有特定功能的集成电路,要求满足一定的性能指标和可行性要求。

在导师的指导下,我对以往的相关文献进行了研究,并与同组的同学进行了讨论。

2.设计电路原理图和布局根据项目要求,我使用了一些常见电路设计工具,如Cadence和Xilinx等,进行电路原理图的设计和布局。

在此过程中,我遇到了一些困难,例如如何将理论知识与实际设计相结合,如何选择适当的元器件和电路结构等。

通过仔细研究和经验积累,我逐渐掌握了相关技巧和方法,成功地完成了电路的设计和布局。

3.模拟仿真和性能评估完成电路的设计和布局后,我利用仿真软件进行了模拟仿真和性能评估。

通过对电路的各个方面进行测试和分析,我发现了其中存在的一些问题,并提出了改进方案。

通过不断修改和优化设计,我最终得到了一个满足项目要求的电路。

4.实际制作和测试在完成电路设计和性能评估后,我根据设计图纸进行了实际的电路制作和测试实验。

在制作过程中,我学会了使用焊接设备和测量仪器,并按照流程进行了相关操作。

在测试实验中,我通过各种手段对电路进行了性能测试,比如时域分析、频率分析和功耗分析。

通过测试结果的分析,我进一步完善了电路设计。

三、所学到的经验和体会通过本次实习,我深刻体会到了理论知识和实践经验的重要性。

在设计过程中,我发现只有将理论知识与实际操作相结合,才能更好地解决实际问题。

同时,合理的团队合作和沟通也是一个成功项目的关键。

在与同组的同学进行讨论和配合的过程中,我学会了倾听和表达,更好地与他们进行合作。

集成电路综合设计实验报告

集成电路综合设计实验报告

集成电路设计综合实验报告学院:电控学院班级:微电子1001班姓名:xxx学号:xxxxxxxxxx一、实验目的1、培养从版图提取电路的能力2、学习版图设计的方法和技巧3、复习和巩固基本的数字单元电路设计4、学习并掌握集成电路设计流程二、实验内容1、反向提取给定电路模块,要求画出电路原理图,分析出其所完成的逻辑功能,并进行仿真验证;再画出该电路的版图,完成DRC验证。

)(1)实验原理标准CMOS工艺下的集成半导体器件主要有NMOS晶体管、PMOS晶体管、多晶硅电阻和多晶硅电容等。

在P型衬底N阱CMOS工艺中,NMOS 晶体管直接制作在衬底材料上,PMOS晶体管制作在N阱中。

在集成电路版图的照片中,NMOS管阵列和PMOS管阵列一般分别制作在不同区域,PMOS管阵列制作在几个N阱内,NMOS管阵列制作在多个区域。

这一点在照片中可以明显地区分开来。

N阱和两种有源区存在较为明显的颜色差别。

通过对N阱、P型有源区和N型有源区的颜色辨别,可以确认PMOS 管阵列和NMOS管阵列位置。

N型选择区和有源区共同构成了N型掺杂区,P型选择区和有源区共同构成了P型掺杂区。

在实际的电路连接关系中接触孔的多少取决于晶体管的连接关系,当晶体管一侧或两侧与其它器件存在物理连接时,不需要接触孔。

从图中可以看出,形成晶体管的重要结构是多晶硅与有源区的十字交叉区域,只要存在多晶硅栅和某种有源区十字交叉图形,就可以确定一只晶体管的位置,进而通过测量可以确定其宽长比参数。

确定MOS管的类别主要是通过观察该十字交叉区域是否在N阱区域内,N阱区域内为PMOS晶体管,阱外则为NMOS晶体管。

在P型衬底N阱CMOS工艺条件下,NMOS器件直接制作在衬底材料上,PMOS器件制作在N阱中。

在模拟集成电路中,MOS晶体管常常工作在线性区或饱和区,需要承受较大的功耗,这些晶体管具有较大的宽长比。

模拟集成电路版图常常不规则,这就要求在电路提取时要充分注意电路连接关系。

集成电路设计实验报告

集成电路设计实验报告

集成电路设计实验报告时间:2011年12月实验一原理图设计一、实验目的1.学会使用Unix操作系统2.学会使用CADENCE的SCHEMA TIC COMPOSOR软件二:实验内容使用schematic软件,设计出D触发器,设置好参数。

二、实验步骤1、在桌面上点击Xstart图标2、在User name:一栏中填入用户名,在Host:中填入IP地址,在Password:一栏中填入用户密码,在protocol:中选择telnet类型3、点击菜单上的Run!,即可进入该用户unix界面4、系统中用户名为“test9”,密码为test1234565、在命令行中(提示符后,如:test22>)键入以下命令icfb&↙(回车键),其中& 表示后台工作,调出Cadence软件。

出现的主窗口所示:6、建立库(library):窗口分Library和Technology File两部分。

Library部分有Name和Directory 两项,分别输入要建立的Library的名称和路径。

如果只建立进行SPICE模拟的线路图,Technology部分选择Don’t need a techfile选项。

如果在库中要创立掩模版或其它的物理数据(即要建立除了schematic外的一些view),则须选择Compile a new techfile(建立新的techfile)或Attach to an existing techfile(使用原有的techfile)。

7、建立单元文件(cell):在Library Name中选择存放新文件的库,在Cell Name中输入名称,然后在Tool选项中选择Composer-Schematic工具(进行SPICE模拟),在View Name中就会自动填上相应的View Name—schematic。

当然在Tool工具中还有很多别的工具,常用的像Composer-symbol、virtuoso-layout等,分别建立的是symbol、layout 的视图(view)。

集成电路设计综合实验报告

集成电路设计综合实验报告

集成电路设计综合实验报告集成电路设计实验报告电控学院微电0902班0906090216张鹏目录1 综合实验的任务与目的 (2)2 综合实验的内容和要求 (2)3设计方案对比和论证确定 (4)4设计实现过程 (5)5验证结果说明和结论 (7)6总结版图设计技巧 (9)7 参考文献 (10)MOS集成运算放大器的版图设计1 综合实验的任务与目的集成电路设计综合实验是微电子学专业学科的实践性教学课程,其任务是向学生介绍集成电路软件设计的基本知识,基本的设计方法,学会使用专用软件进行集成电路设计,学习集成电路版图的设计及物理验证的一般方法技巧。

本次集成电路设计综合实验要求学生完成对CMOS 集成运算放大器电路的版图设计及其物理验证。

2 综合实验的内容和要求2.1 实验的内容本次集成电路设计综合实验的内容为:CMOS 集成运算放大器的版图设计以及采用DIVA工具进行物理验证。

版图设计的过程是:先进行电路分析,计算出各端点的电压及各管的电流,从而求出各管的W/L比,进而依据设计规则设计各管图形,进行布局、布线以及物理验证,最后完成整个版图设计。

2.1.1 目标电路及其性能要求目标电路原理图如图1所示,为两级CMOS集成运算放大器,其中M1~M4构成有源负载的差分输入级;M5提供该级的工作电流;M8,M9构成共源放大电路,作为输出级;M7为源跟随器,作为增益为1的缓冲器,以克服补偿电容的前馈效应,并消除零点;M6提供M7的工作电流;M10,M11组成运放的偏置电路。

图1 CMOS 集成运算放大器原理图电路的性能要求:输出电压摆幅大于V 3±;最大转换速率为s V μ/30;补偿电容Cc 为10pF 。

2.1.2 工艺选择本设计选择0.6um double metal double poly mixed signal technology 。

工艺信息描述:工艺名称:6S06DPDM-CT工艺尺寸:0.6um多晶硅层数:2铝的层数:2电压类型: 3~5V工艺参数:)/(4002s V cm N ?=μ,)(2002s V cm P ?=μ,01.0=λ,28/103.2cm F C ox -?=,V V TP 1-=,V V TN 1=。

集成电路设计基础实验报告

集成电路设计基础实验报告

集成电路设计基础实验报告专业:电子信息工程班级:姓名:学号:电子与信息工程学院实验一Tanner 软件的安装和使用一、实验目的1.掌握Tanner 的安装过程。

2.了解Tanner 软件的组成及使用。

3.掌握使用S-Edit 和T-Spice 对nMOS 管的I-V 特性仿真的方法。

二、实验仪器计算机一台。

三、实验内容1.1 tanner的安装Tanner 软件的安装是比较简单的,主要分为安装和安装license 两部分。

第一步,双击安装文件夹…\Tanner L-EDIT 11.1 下的setup.exe 文件,得到安装向导,按默认选项,依次点击“下一步”,直至安装完成。

第二步,将….\Tanner L-EDIT 11.1\crack 文件夹下的所有文件复制到安装目录utilities 下,然后双击运行其中的crack.bat 文件安装license,得到相应的界面,然后点击“instance”,安装成功之后点击“exit”。

至此,tanner 就安装成功了。

在桌面上就会看到快捷方式,分别对应tanner pro 软件的五个功能模块。

1.2 nMOS管I-V特性(1)打开S-Edit 程序。

(2)另存新文件。

(3)环境设置。

(4)编辑模块。

(5) 浏览元件库。

(6)从元件库引用模块。

(7)编辑电路。

(8)加入联机。

(9)加入输入端口与输。

(10)模块重命名出端口。

(11)加入工作电源。

(12) 加入输入信号。

(13) 编辑Source_v_dc 对象。

(14) 输出成SPICE 文件。

(15) 加载包含文件。

(16) 分析设定。

(17) 输出设定。

(18) 进行仿真。

(19)观看结果。

四、实验结果1.最终绘制出的电路图如下:2.经过设定,最终完成的网表如下:3.仿真结果曲线如下:上图为N型MOS管的IV特性曲线,输入为栅源电压,单位为V;输出为漏电流,单位为mA。

输入从0到5V线性扫描,得到上图曲线。

集成电路实验报告

集成电路实验报告

集成电路实验报告第一篇:集成电路实验报告集成电路实验报告班级:姓名:学号:指导老师:实验一:反相器的设计及反相器环的分析一、实验目的1、学习及掌握cadence图形输入及仿真方法;2、掌握基本反相器的原理与设计方法;3、掌握反相器电压传输特性曲线VTC的测试方法;4、分析电压传输特性曲线,确定五个关键电压VOH、VOL、VIH、VIL、VTH。

二、实验内容本次实验主要是利用 cadence 软件来设计一基本反相器(inverter),并利用仿真工具Analog Artist(Spectre)来测试反相器的电压传输特性曲线(VTC,Voltage transfer characteristic curves),并分析其五个关键电压:输出高电平VOH、输出低电平VOL、输入高电平VIH、输入低电平VIL、阈值电压 VTH。

三、实验步骤1.在cadence环境中绘制的反相器原理图如图所示。

2.在Analog Environment中,对反相器进行瞬态分析(tran),仿真时间设置为4ns。

其输入输出波形如图所示。

分开查看:分析:反相器的输出波形在由低跳变到高和由高跳变到底时都会出现尖脉冲,而不是直接跳变。

其主要原因是由于MOS管栅极和漏极上存在覆盖电容,在输出信号变化时,由于电容储存的电荷不能发生突变,所以在信号跳变时覆盖电容仍会发生充放电现象,进而产生了如图所示的尖脉冲。

3.测试反相器的电压传输特性曲线,采用的是直流分析(DC),我们把输入信号修改为5V直流电源,如图所示。

4.然后对该直流电源从0V到5V进行线性扫描,进而得到电压传输特性曲线如图所示。

5.为反相器创建symbol,并调用连成反相器环,如图。

6.测量延时,对环形振荡器进行瞬态分析,仿真时间为4ns,bcd 节点的输出波形如图所示。

7.测量上升延时和下降延时。

(1)测量上升延时:可以利用计算器(calculator)delay函数来计算信号c与信号b间的上升延时和下降延时如图所示。

集成电路实习报告(通用6篇)精选全文

集成电路实习报告(通用6篇)精选全文

可编辑修改精选全文完整版集成电路实习报告艰辛而又充满意义的实习生活又告一段落了,想必都收获了成长和成绩,是时候回头总结这段时间的实习生活了。

你所见过的实习报告应该是什么样的?下面是小编帮大家整理的集成电路实习报告(通用6篇),仅供参考,大家一起来看看吧。

集成电路实习报告1一:实习目的1、学习焊接电路板的有关知识,熟练焊接的具体操作。

2、看懂收音机的原理电路图,了解收音机的基本原理,学会动手组装和焊接收音机。

3、学会调试收音机,能够清晰的收到电台。

4、学习使用protel电路设计软件,动手绘制电路图。

二:焊接的技巧或注意事项焊接是安装电路的基础,我们必须重视他的技巧和注意事项。

1、焊锡之前应该先插上电烙铁的插头,给电烙铁加热。

2、焊接时,焊锡与电路板、电烙铁与电路板的夹角最好成45度,这样焊锡与电烙铁夹角成90度。

3、焊接时,焊锡与电烙铁接触时间不要太长,以免焊锡过多或是造成漏锡;也不要过短,以免造成虚焊。

4、元件的腿尽量要直,而且不要伸出太长,以1毫米为好,多余的可以剪掉。

5、焊完时,焊锡最好呈圆滑的圆锥状,而且还要有金属光泽。

三:收音机的原理本收音机由输入回路高放混频级、一级中放、二级中放、前置低放兼检波级、低放级和功放级等部分组成接收频率范围为535千赫1065千赫的中段。

1、具体原理如下原理图所示:2、安装工艺要求:动手焊接前用万用表将各元件测量一下,做到心中有数,安装时先安装低矮和耐热元件(如电阻),然后再装大一点的元件(如中周、变压器),最后装怕热的元件(如三极管)。

电阻的安装:将电阻的阻值选择好后根据两孔的距离弯曲电阻脚可采用卧式紧贴电路板安装,也可以采用立式安装,高度要统一。

瓷片电容和三极管的脚剪的长短要适中,它们不要超过中周的高度。

电解电容紧贴线路板立式焊接,太高会影响后盖的安装。

、棒线圈的四根引线头可直接用电烙铁配合松香焊锡丝来回摩擦几次即可自动上锡,四个线头对应的焊在线路板的铜泊面。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

《集成电路设计》课程设计实验报告(前端设计部分)课程设计题目:数字频率计所在专业班级:电子科作者姓名:作者学号:指导老师:目录(一)概述 22一、设计要求2二、设计原理 3三、参量说明3四、设计思路3五、主要模块的功能如下4六、4七、程序运行及仿真结果4八、有关用GW48-PK2中的数码管显示数据的几点说明5(三)方案分析 71011(一)概述在电子技术中,频率是最基本的参数之一,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此频率的测量就显得十分重要。

测量频率的方法有多种,数字频率计是其中一种。

数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器,是一种用十进制数字显示被测信号频率的数字测量仪器。

数字频率计基本功能是测量诸如方波等其它各种单位时间内变化的物理量。

在进行模拟、数字电路的设计、安装、调试过程中,由于其使用十进制数显示,测量迅速,精确度高,显示直观,经常要用到频率计。

频率计的基本原理是应用一个频率稳定度高的时基脉冲,对比测量其它信号的频率。

时基脉冲的周期越长,得到的频率值就越准确。

通常情况下是计算每秒内待测信号的脉冲个数,此时我们称闸门时间是1秒。

闸门时间也可以大于或小于1秒,闸门的时间越长,得到的频率值就越准确,但闸门的时间越长则每测一次频率的间隔就越长,闸门时间越短,测的频率值刷新就越快,但测得的频率精度就受影响。

本文内容粗略讲述了我们小组的整个设计过程及我在这个过程中的收获。

讲述了数字频率计的工作原理以及各个组成部分,记述了在整个设计过程中对各个部分的设计思路、程序编写、以及对它们的调试、对调试结果的分析。

(二)设计方案一、设计要求:⑴设计一个数字频率计,对方波进行频率测量。

⑵频率测量可以采用计算每秒内待测信号的脉冲个数的方法实现。

GW48-PK2上可以提供一个1Hz的标准信号,利用这一信号可以得到1s宽度的闸门信号。

⑶ GW48-PK2中的数码管可以用来显示数据。

二、设计原理:数字频率计是利用测量输入信号的频率并显示测量结果的系统。

当时基信号的高电平持续时间为T=1s,若在这T时间内被测信号的周期数为N,则被测信号的频率就是N。

其原理示意图如下:三、参量说明:signal待测信号,上升沿有效,clk时基信号,上升沿有效,en计数使能控制,高电平有效,clr清零控制,高电平有效,load锁存控制,高电平有效,cout1,cout2,cout3,cout4,cout5,cout6,cout7,cout8进位端。

四、设计思路:⑴以1Hz的信号clk作为时基信号,秒信号产生模块可由外界直接提供;⑵信号预处理模块是对被测信号signal进行分频处理,使得通过门控的被测信号频率不至于超出计数器的计数范围,本次设计不考虑分频;⑶门控模块是由时基信号控制,通过计数使能en来判断是否计数,当en为高电平时,若rst为低电平(无效)且clk信号上升沿到来,则开始计数;⑷控制器模块是由时基信号clk和启停信号rst来控制,通过clk和rst的组合来决定何时停止计数(en由高电平降为低电平时)、何时锁存计数(load由低电平上升为高电平时)及何时显示计数结果(锁存计数之后立即显示结果)。

五、主要模块的功能如下:⑴ module ctr(clk,rst,en,clr,load);时基信号控制模块,产生计数使能en、锁存信号load、清零信号clr;⑵ module latch_24(qo,din,load);控制数据输出模块,将计数结果送到输出端;⑶ module count10(out,cout,en,clr,clk);控制计数模块,包括低位和进位的控制;六、源程序及测试程序见附件。

七、程序运行及仿真结果⑴使用ModelSim编译及仿真步骤如下:①创建工程②添加Verilog代码③编译工程如果编译失败,双击错误信息可以直接转到出错代码处,更改完之后继续编译,直至编译成功。

④仿真若仿真无结果或结果不符合要求,可通过更改部分源程序或测试程序,反复查看仿真波形,直至仿真波形正确。

⑵仿真结果结果如上图所示,此处signal周期是10ns,clk周期是2000ns,仿真结果如预期所想。

八、有关用GW48-PK2中的数码管显示数据的几点说明⑴共用到两个clock信号脉冲,分别是:clock0和clock2,clock0用来产生待测信号脉冲,clock0接不同频率脉冲,数码管可显示对应频率;clock2作为时基脉冲,接1Hz。

⑵模式类型:模式5⑶电路示意图及部分过程图如下:⑷误差分析:实际测量时,当用1Hz时基脉冲测量低频率的信号时,数码管显示的数据没有偏差,而当测量的频率增大到5位数时,数码管显示结果与实际频率值并不相符,其可能原因是:ⅰ:由于实验器材GW48-PK2使用时间长,clock0和clock2所提供的信号频率值并不是严格等于所标注的频率值;ⅱ:时间延迟造成的。

(三)方案分析在本次程序编写过程中,只考虑了三个方面,符合要求、可行性及简便性,并没有添加一些更复杂的程序,如脉冲分频、自控量程等。

在完成此次设计之后,本组成员也对一些可能遇到的问题进行分析,如下所示:⑴分频,包括偶分频和奇分频如果待测信号的频率太高,将导致计数结果超过所设定的八位十进制数最高值,因此有必要将待测信号分频,使其频率减小,再测量。

所编写偶分频程序如下:module div1(clk,rst,count,clk_odd);input clk,rst;output clk_odd;output[3:0] count;reg clk_odd;reg[3:0] count;parameter N = x; //x为2,4,6…偶分频//always @ (posedge clk)if(! rst)begincount <= 1'b0;clk_odd <= 1'b0;endelseif (count < N/2-1)begincount <= count + 1'b1;endelsebegincount <= 1'b0;clk_odd <=~clk_odd;endendmodule所编写奇分频程序如下:module div2 (clk,rst,count1,count2,clk_even);input clk,rst;output[3:0] count1,count2;output clk_even;reg[3:0] count1,count2;reg clkA,clkB;wire clk_even,clk_re;parameter N = Y; //Y为1,3,5…奇分频//assign clk_re = ~clk;assign clk_even = clkA | clkB;always @(posedge clk)if(! rst)begincount1 <= 1'b0;clkA <= 1'b0;endelseif(count1 < (N - 1))begincount1 <= count1 + 1'b1; //阻塞赋值是先执行了下面的IF判断,最后再赋值。

//if(count1 == (N - 1)/2)beginclkA <= ~clkA;endendelsebeginclkA <= ~clkA;count1 <= 1'b0;endalways @ (posedge clk_re)if(! rst)begincount2 <= 1'b0;clkB <= 1'b0;endelseif(count2 < (N - 1))begincount2 <= count2 + 1'b1;if(count2 == (N - 1)/2)beginclkB <= ~clkB;endendelsebeginclkB <= ~clkB;count2 <= 1'b0;endendmodule⑵自控量程能根据输入被测频率信号,自动调节测试量程进行测试,显示结果。

以下是四位数字频率计自控量程的主要程序,其测量范围是0~10MHz,分四个档次:10kHz,100KHz,1000KHz,10000KHz,(最大值分别是9.999 kHz,99.99 kHz,999.9 kHz,9999 kHz)。

主要程序如下:always@(posedge lock or negedge start)if(!start)beginsel<=2b'11;ovflag<=1b'0;endelsebeginif(q[15:12]>4b'1001)beginif(sel= = 2b'10)beginovflag<=1b'1;sel<=2b'11;endelsesel<=sel+1b'1;endelseif(q[15:12]= =4b'0000&&q[11:8]<=4b'1001)if(sel= = 2b'11&&ovflag= =1b'0)sel<=sel;elsesel<=sel-1b'1;elsesel<=sel;⑶双脉冲和多脉冲计数即通过一个标准信号的控制,同时测量两个信号或多个信号的频率,如果想同时测量多个信号的频率,这样做可以提高效率。

⑷信号频率之间有一定关系,但都不确定具体值,用未知信号频率测量未知信号频率。

由于时间和精力有限,(3)(4)两个问题仅仅是作为一种参考,并没有写出具体的程序。

(四)心得与体会(1)我认为我们的工作是一个团队的工作,团队需要个人,个人也离不开团队,小组成员之间优势互补,悉心关照,发扬团结协作的精神,共同完成既定任务。

(2)做课程设计同时也是对课本知识的巩固和加强,经过这次课程设计,使我更加深刻了解了《Verilog数字统计教程》,由于课本上的知识太多,平时课间的学习并不能很好的理解和运用,而且考试内容有限,所以在这次课程设计过程中,我们对课本知识的运用(尤其是程序编写这方面)有了更多的认识,通过动手实践也让我们对仿真软件的使用印象更深刻,可以比较熟练地运用ModelSim软件进行程序编译和仿真.(3)认识来源于实践,实践是认识的动力和最终目的,实践是检验真理的唯一标准。

通过这次课程设计使我更加明白了理论与实际相结合是很重要的,只有理论知识是远远不够的,只有把所学的理论知识与实践相结合起来,从理论中得出结论,才能真正做出成绩,从而提高自己的实际动手能力和独立思考、解决问题的能力。

相关文档
最新文档