IC三态门Tanner EDA设计
三态门、OC门的设计与仿真实验报告
三态门的设计与仿真实验报告一、实验内容1、用逻辑图和VHDL语言设计三态门，三态门的使能端对低电平有效。
2、应用MaxplusII软件对三态门和OC门进行编译、仿真和模拟。
3、在“MaxplusII软件的基本操作”实验的基础上，能更加熟练的掌握应用MaxplusII软件，从而更形象更深层次的理解三态门和OC门。
二、实验平台及实验方法用VHDL语言编写三态门和OC门的程序，运用Maxplus软件进行仿真，再结合FPGA（即对实验箱的芯片进行编译）进行验证。
也可以用原理图进行文本设计，波形设计。
逻辑符号图：真值表：EN A OUT0 0 HI-Z0 1 HI-Z1 0 01 1 0电路图：三、实验过程1．启动MaxplusII软件；2．新建一个文本编辑文件，输入三态门的VHDL语言；3．编译。
点击file→save as,保存文件名为tri-s名称，扩展名为vhd，选择芯片类型为EPF10K20TI144-4，保存并进行编译，若编译结果出现0 error，0 warnings则说明编译通过。
4．仿真波形。
点Max+plus II→Waveform editor,出现波形图的设置界面，然后点Node→Enter Nodes from SNF→list,将输入输出端添加到界面，并设置其周期和输入波形，保存后，点Max+plus II→Simulator，即可仿真出输出的波形。
5．设计芯片。
点Max+plus II→Floorplan editor，将Unassigned Nodes & 栏中，电路的输入输出节点标号直接用鼠标“拖到” 想分配的引脚上(enabel:88,datain:89,dataout:12),点Max+plus II→programmer→configuer,然后就可以操作试验箱，观察三态门的工作情况。
四、实验结果实验步骤：1、用VHDL语言来编写程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY tri_s ISPORT(enable,datain:IN STD_LOGIC;dataout:OUT STD_LOGIC);END tri_s;ARCHITECTURE bhv OF tri_s ISBEGINPROCESS (enable,datain)BEGINIF enable='1' THEN dataout<=datain;ELSE dataout<='Z';END IF;END PROCESS;END bhv;2、将上述程序保存为文件名为tri_s.vhd的文件，点击Maxplus里的compiler进行编译，出现如下图，编译成功。
8位移位寄存器的电路设计与版图实现要点
8位移位寄存器的电路设计与版图实现要点8位移位寄存器的电路设计与版图实现摘要电⼦设计⾃动化，缩写为EDA，主要是以计算机为主要⼯具，⽽Tanner EDA则是⼀种在计算机windows平台上完成集成电路设计的⼀种软件，基本包括S-Edit，T-Spice，W-Edit，L-Edit与LVS等⼦软件，其S-Edit以及L-Edit为常⽤软件，前者主要实现电路设计，后者主要针对的是已知电路的版图绘制，⽽T-Spice主要可实现电路图及版图的仿真，可以⽤Tanner EDA实现电路的设计布局以及版图实现等⼀系列完整过程。
本⽂⽤Tanner EDA⼯具主要设计的是8位移位寄存器，移位寄存器主要是⽤来实现数据的并⾏和串⾏之间的转换以及对数据进⾏运算或专业处理的⼯具，主要结构构成是触发器，触发器是具有储存功能的，可以⽤来储存多进制代码，⼀般N 位寄存器就是由N个触发器构成，移位寄存器⼯作原理主要是数据在其脉冲的作⽤下实现左移或者右移的效果，输⼊输出的⽅式表现为串⾏及并⾏⾃由组合，本设计就是在Tanner EDA的软件平台上进⾏对8位移位寄存器的电路设计仿真，再根据电路图在专门的L-Edit 平台上完成此电路的版图实现，直⾄完成的结果和预期结果保持⼀致。
关键词：Tanner EDA；L-Edit；移位寄存器，S-Edit8 bits shift register circuit design and layoutAbstractElectronic design automation,referred to as EDA,it is based on computers as the main tool,and Tanner EDA is a kind of software that complete the integrated circuit design on Windows platforms.Its Sub-Softwares include S-Edit，T-Spice，W-Edit，L-Edit and LVS and so on.S-Edit and L-Edit are commonly used software,S-Edit is primarily designed to achieve circuit,the latter is aimed primarily known circuit layout drawing,T-Spice can achieve schematic and layout simulation.We can achieve layout of the circuit design and a series of complete process layout used Tanner EDA tools.In this paper, Tanner EDA tools are mainly designed an 8-bit shift register.The shift register is mainly used for data conversion between parallel and serial, and the data processing tool operation or professional,its main structure is the trigger composition,flip-flop is a storage function,it can be used to store more hexadecimal code,In general N-bits register is composed of N trigger.Working principle of the shift register data under the action of the pulse, mainly the effect of the shift to the left or right,input and output of the way of serial and parallel free combination.This design is in Tanner on the EDA software platform to 8 bits shift register circuit design and simulation,then according to the circuit diagram on special L - Edit platform to complete the circuit layout implementation,until the finish is consistent with the results and expected results.Keywords：Tanner EDA；L-Edit；Shift register，S-Edit⽬录1 前⾔ (1)1.1 课题的背景和⽬的 (1)1.2课题的设计内容 (1)2 设计软件简介 (2)2.1EDA技术的介绍 (2)2.2T ANNER EDA T OOLS的简述 (2)2.3T ANNER软件的组成及发展 (3)2.3.1 Tanner的设计流程 (4)2.3.2 Tanner软件的发展 (5)2.3.3 L-Edit软件的介绍 (6)2.48位移位寄存器的⼯作原理和设计要求 (9)2.4.1 ⼯作原理 (9)2.4.2 电路结构与设计 (11)3 8位移位寄存器的电路设计与版图实现过程 (13)3.1各个模块的设计与仿真 (13)3.1.1 带复位端D触发器的设计与版图实现 (13)3.1.2 与或⾮门的设计与版图实现 (16)3.28位移位寄存器的电路设计与版图实现 (18)3.2.1 8位移位寄存器的电路结构 (18)3.2.2 8位移位寄存器的版图实现 (19)3.2.3 LVS对⽐ (21)4 结束语 (21)参考⽂献 (22)巢湖学院2013届本科毕业论⽂(设计)1 前⾔1.1 课题的背景和⽬的随着科技的进步，近⼏个世纪寄存器技术不断成熟，在数字电路中，寄存器已经是⼀个经常被提出的概念，它主要指的是⽤来存放⼆进制数据或者代码的电路。
8.VHDL语言基础(六)
双向和三态电路设计
1
双向和三态电路信号赋值
1、三态门设计
三态门，简称TSL(Three-state Logic)门，是在普 通门电路的基础上，附加使能控制端和控制电路构成 的。三态门除了通常的高电平和低电平两种输出状态 外，还有第三种输出状态-高阻态。处于高阻态时，电 路与负载之间相当于开路。
双向和三态电路信号赋值
2、双向端口设计 用INOUT模式设计双向端口也必须考虑三 态的使用，因为双向端口的设计与三态端口的 设计十分相似，都必须考虑端口的三态控制。 这是由于双向端口在完成输入功能时，必须使 原来呈输出模式的端口呈高阻态，否则，待输 入的外部数据势必会与端口处原有电平发生 “线与”，导致无法将外部数据正确地读入， 从而实现“双向”的功能。
24
双向和三态电路信号赋值
课堂练习：
修改8位4通道三态总线驱动器的第一 个设计，使其能综合出正确的电路。
25
2
双向和三态电路信号赋值
1、三态门设计
3
双向和三态电路信号赋值
1、三态门设计 三态门用途之一是实现总线传输。总线 传输的方式有两种，单向总线和双向总线。 单向总线方式下，要求只有需要传输信息的 那个三态门的控制端处于使能状态，其余各 门皆处于禁止状态。
4
双向和三态电路信号赋值
三态门实现总线传输的原理：
11
双向和三态电路信号赋值
2、双向端口设计
双向端口设计实例
12
双向和三态电路信号赋值
2、双向端口设计
双向端口设计实例
13
双向和三态电路信号赋值
14
双向和三态电路信号赋值
2、双向端口设计
分析：
q定义为双向端口，而x定义为三态控制输出口。 在q履行输入功能时，前者没有将其设定为高 阻态输出，即执行语句：q<=“ZZZZZZZZ”，从 而没有使q成为真正的双向端口，导致了错误 的逻辑电路； 执行语句：q<=“ZZZZZZZZ”，使q 在IF 语句 中有了完整的条件描述，从而克服了时序元件 的引入。
IC设计前后端流程与EDA工具介绍
IC设计前后端流程与EDA工具介绍IC设计简介IC设计，Integrated Circuit Design，或称为集成电路设计，是电子工程学和计算机工程学的一个学科，其主要内容是运用专业的逻辑和电路设计技术设计集成电路（IC）。
IC的设计可以分为两个部分，分别为：前端设计（也称逻辑设计）和后端设计（也称物理设计），这两个部分并没有统一严格的界限，凡涉及到与工艺有关的设计可称为后端设计。
IC设计方法IC设计是将系统、逻辑与性能的设计要求转化为具体的物理版图的过程，也是一个把产品从抽象的过程一步步具体化、直至最终物理实现的过程。
为了完成这一过程，人们研究出了层次化和结构化的设计方法：层次化的设计方法能使复杂的系统简化，并能在不同的设计层次及时发现错误并加以纠正；结构化的设计方法是把复杂抽象的系统划分成一些可操作的模块，允许多个设计者同时设计，而且某些子模块的资源可以共享。
IC设计前后端流程与EDA工具介绍前段设计的主要流程：1、规格制定芯片规格也就像功能列表一样，是客户向芯片设计公司（称为Fabless，无晶圆设计公司）提出的设计要求，包括芯片需要达到的具体功能和性能方面的要求。
2、详细设计Fabless根据客户提出的规格要求，拿出设计解决方案和具体时间架构，划分模块功能。
3、HDL编码使用硬件描述语言（VHDL、Verilog HDL，业界公司一般都是用后者）将模块功能以代码来描述实现，也就是将实际的硬件电路功能通过HDL语言描述出来，形成RTL（寄存器传输级）代码。
4、仿真验证仿真验证就是检验编码设计的正确性，检验的标准就是第一步制定的规格。
看设计是否满足了规格中的所有要求。
规格是设计正确与否的黄金标准，一切违反不符合规格要求的，。
CMOS三态门集成电路课程设计
集成电路课程设计前言集成电路在当今社会中发挥着越来越重要的作用。
也越来越成为衡量一个国家高科技技术水平的重要指标。
作为一门重要的课程，集成电路课程设计是电子科学与技术专业要求的实践课程，主要目的是使学生熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础。
提高学生综合运用已掌握的知识，利用相关软件，进行集成电路芯片的能力。
集成电路设计主要包括以下几个方面。
系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。
1.设计需求分析1.1设计内容及其性能指标要求器件名称：CMOS三态门器件要求电路性能指标：（1）输出高电平时，|IOH |≤20μA，VOH，min=5V；（2）输出底电平时，|IOL |≤4mA，VOL，man=0V；（3）输出级充放电时间tr =tf，tpd＜25ns；（4）工作电源5V，常温工作，工作频率fwork =100HZ，最大功耗Pmax＝150mW。
1.2设计指标1.独立完成设计三态门芯片的全过程；2.设计时使用的工艺及设计规则： MOSIS:mhp_n12；3.根据所用的工艺，选取合理的模型库；4.选用以lambda(λ)为单位的设计规则；5.全手工、层次化设计版图；6.达到设计要各项指标要求。
2.设计实现2.1三态门芯片简介所谓三态门（TG）就是一种传输模拟信号的模拟开关。
CMOS三态门门由一个P沟道和一个N沟道增强型MOSFET并联而成，如下图所示。
它的管脚图如图1所示，其逻辑真值表如表1所示：三态门原理图图1 三态门芯片管脚图表1 三态门真值表从图1可以看出三态门芯片是一个反相器与一组互补的增强型场效应管组成，而反相器也可以由一组互补的增强型场效应管构成。
因此，本电路的重点是增强型场效应管的使用。
从真值表我们可以看出EN为使能端。
当其为1时，输出等于输入，当其为0时，输出为高阻态。
2.2电路工作原理TP和TN是结构对称的器件，它们的漏极和源极是可互换的。
常用EDA工具之Tanner
常用EDA工具之Tanner常用EDA工具之Tanner集成电路版图编辑器L-Edit(Layout-Editor)在国内已具有很高的知名度。
Tanner EDA Tools 也是在L-Edit 的基础上建立起来的。
整个设计工具总体上可以归纳为电路设计级和版图设计级两大部分。
即以S-Edit 为核心的集成电路设计、模拟、验证模块和以L-Edit 为核心的集成电路版图编辑与自动布图布线模块。
电路设计级包括电路图编辑器S-Edit、电路模拟器T-Spice 和高级模型软件、波形编辑器W-Edit、NetTran 网表转换器、门电路模拟器GateSim,以及工艺映射库、符合库SchemLib、Spice 元件库等软件包，构成一个完整的集成电路设计、模拟、验证体系，每个模块互相关联又相对独立，其中S-Edit 可以把设计的电路图转换成SPICE,VHDL，EDIF 和TPR 等网表文件输出，提供模拟或自动布图布线。
版图设计级包括集成电路版图编辑器L-Edit 和用于版图检查的网表比较器LVS 等模块。
L-Edit 本身又嵌入设计规则检查DRC、提供用户二次开发用的编辑界面UPI、标准版图单元库及自动布图布线SPR、器件剖面观察器Cross Section Viewer)版图的SPICE 网表和版图参数提取器Extract(LPE)等。
网表比较器LVS 则用于把由L-Edit 生成的版图反向提取的SPC 网表和由S- Edit 设计的逻辑电路图输出的SPC 网表进行比较实现版图检查、对照分析。
L-Edit 除了拥有自已的中间图形数据格式(TDB 格式)外，还提供了两种最常用的集成电路版图数据传递格式(CIF 格式和GDSII 格式)的输入、输出功能，可以非常方便地在不同的集成电路设计软件之间交换图形数据文件或把图形数据文件传递给光掩模制造系统。
EDA实验四组合逻辑电路设计(二)--三态门、数选器、逻辑运算器
西安邮电学院实验中心实验报告院系电子工程学院班级学号姓名成绩教师签字实验日期实验名称组合逻辑电路设计（二）--三态门、数选器、逻辑运算器_______________________________________________________一、实验目的二、实验所用仪表及主要器材三、实验原理简述四、实验测量记录：（如数据、表格、曲线、计算等）五、实验遇到的问题及解决办法：（余留问题，体会等）一、实验目的（1）掌握三态门、数选器、逻辑运算器三种组合逻辑电路的设计方法，及其BHDL描述方法。
（2）掌握利用CPLD器件开发组合逻辑电路的方法。
二、实验所用仪表及主要器材PC，可编程逻辑实验电路板，下载线，USB电源线，双踪示波器，数字万用表，导线若干。
三、实验原理简述应用VHDL设计简单的逻辑电路四、实验内容在MAX+PULSII环境下，用VHDL语言按照输入—>编译—>仿真。
（1）设计一个多数表决电路，要求：当输入A、B、C、D有三个或三个以上为1时输出F为1；输入为其他状态时输出为0。
在MAX+plusII环境下，用VHDL语言描述下列逻辑电路，并编译，仿真。
程序仿真结果：(2)二个二位二进制数相乘。
程序实现如下：仿真结果：五、实验结果见上述内容。
六、实验心得在本次实验中我学会了使用MAX+PLUSII软件的文本编程的方式设计电路。
在本次实验的文本编译环节中出现不少问题：（1）保存时文件名与实体名不一致，导致程序编译结果不正确。
（2）写程序时没有按照语法规则编写，使得文件编译频繁报错，标点的错误也会导致整个程序无法编译。
经过本次实验，加深了我对VHDL的文本编译设计的理解，今后我应该多练习MAX+PLUSII软件以减少错误。
精品文档-集成电路版图设计与TannerEDA工具的使用(王颖)-第6章
第6章 使用L-Edit设计版图实例
6.1 使用版图编辑器画PMOS晶体管的版图 6.2 使用版图编辑器画NMOS晶体管的版图 6.3 使用版图编辑器画反相器的版图 6.4 使用版图编辑器画并联晶体管的版图 6.5 使用版图编辑器画串联晶体管的版图 习题
第6章 使用L-Edit设计版图实例
后点击鼠标左键，然后点击Generate Cross-Section对话框
中的确认键(OK)，最后得到的版图与横截面窗口如图6.13所
示。
第6章 使用L-Edit设计版图实例
图6.12 产生横截面观察对话框
பைடு நூலகம்
第6章 使用L-Edit设计版图实例
图6.13 版图与横截面图
第6章 使用L-Edit设计版图实例
第6章 使用L-Edit设计版图实例
图6.6 绘制P Select层
第6章 使用L-Edit设计版图实例
③ 画Active层。在DRC文件中规定有源区的最小宽度 (Active Minimum Width)为0.35微米，PMOS晶体管的有源区 到N阱之间的最小距离(PMOS Source/Drain spacing to Well Edge)为0.75微米。在选择了有源区绘图层和方框绘图工具后， 在版图区域中画一个高0.55微米、宽1.55微米的有源区，即 PMOS晶体管的沟道宽度为0.55微米，如图6.7所示。
第6章 使用L-Edit设计版图实例
第6章 使用L-Edit设计版图实例
图6.11 DRC相关窗口
第6章 使用L-Edit设计版图实例
(7) 进行晶体管的横截面观察。Tanner的版图编辑器配
有版图横截面观察功能，利用此功能可以观察所画版图与实际