数字逻辑信测试器的设计
数字逻辑--数字频率计的设计
滁州学院之宇文皓月创作课程设计陈述课程名称：数字逻辑课程设计设计题目：数字频率计的设计系别：网络与通信工程系专业：网络工程组别：第四组起止日期:2012年5月28日~ 2012年6月 22日指导教师:计算机与信息工程学院二○一二年制课程设计任务书目录1 引言12 设计要求12.1题目12.2系统结构要求12.3制作要求12.4扩展指标12.5运行环境12.6设计条件12.7元件介绍2①计数显示器2② 74160N3③ 7473N4④ XFG143 整体设计方案54 详细分析64．1单元电路设计6 4．2控制电路64．3关于JK触发器7 4．4测试85 调试与操纵说明85.1第一次仿真95.2第二次仿真95.3第三次仿真10 5.4第四次仿真106 课程设计总结117 致谢118 参考文献121 引言数字频率计是近代电子技术领域的重要丈量工具之一，同时也是其他许多领域广泛应用的丈量仪器。
数字频率计是在基准时间内把丈量的脉冲数记录下来，换算成频率并以数字的形式显示出来。
数字频率计应用于丈量信号（方波、正玄波或其他周期信号）的频率，并用十进制数显示。
它具有精度高、丈量速度快、读数直观、使用方便等优点。
2 设计要求2.1题目频率计主要用于丈量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。
其扩展功能可以丈量信号的周期和脉冲宽度。
①频率丈量范围：1HZ~10HZ。
②数字显示位数：四位静态十进制数显示被测信号的频率。
2.2系统结构要求数字频率计的整体结构要求如图所示。
图中被测信号为外部信号，送入丈量电路进行处理、丈量，档位转换用于选择测试的项目—频率、周期或脉宽，若丈量频率则进一步选择档位2.3制作要求①被测信号波形：正弦波、三角波和矩形波。
②丈量频率范围：1Hz~10kHz。
③丈量周期范围：0.1ms~1s。
④丈量脉宽范围：0.1ms~1s。
⑤丈量精度：显示4有效数字（要求分析1Hz、1kHz和10kHZ丈量误差）。
数字逻辑实验报告
数字逻辑实验报告数字逻辑实验报告引言数字逻辑是计算机科学中的重要基础知识，通过对数字信号的处理和转换，实现了计算机的高效运算和各种复杂功能。
本实验旨在通过实际操作，加深对数字逻辑电路的理解和应用。
实验一：二进制加法器设计与实现在这个实验中，我们需要设计一个二进制加法器，实现两个二进制数的加法运算。
通过对二进制数的逐位相加，我们可以得到正确的结果。
首先，我们需要将两个二进制数输入到加法器中，然后通过逻辑门的组合，实现逐位相加的操作。
最后，将得到的结果输出。
实验二：数字比较器的应用在这个实验中，我们将学习数字比较器的应用。
数字比较器可以比较两个数字的大小，并输出比较结果。
通过使用数字比较器，我们可以实现各种判断和选择的功能。
比如，在一个电子秤中，通过将待测物品的重量与设定的标准重量进行比较，可以判断物品是否符合要求。
实验三：多路选择器的设计与实现在这个实验中，我们需要设计一个多路选择器，实现多个输入信号中的一路信号的选择输出。
通过使用多路选择器，我们可以实现多种条件下的信号选择，从而实现复杂的逻辑控制。
比如，在一个多功能遥控器中，通过选择不同的按钮，可以控制不同的家电设备。
实验四：时序电路的设计与实现在这个实验中，我们将学习时序电路的设计与实现。
时序电路是数字逻辑电路中的一种重要类型，通过控制时钟信号的输入和输出，实现对数据的存储和处理。
比如，在计数器中，通过时序电路的设计，可以实现对数字的逐位计数和显示。
实验五：状态机的设计与实现在这个实验中，我们将学习状态机的设计与实现。
状态机是一种特殊的时序电路，通过对输入信号和当前状态的判断，实现对输出信号和下一个状态的控制。
状态机广泛应用于各种自动控制系统中，比如电梯控制系统、交通信号灯控制系统等。
实验六：逻辑门电路的优化与设计在这个实验中，我们将学习逻辑门电路的优化与设计。
通过对逻辑门电路的布局和连接方式进行优化，可以减少电路的复杂性和功耗，提高电路的性能和可靠性。
数字逻辑电路实验仪器仪表的使用与脉冲信号的实验报告
数电实验报告电子科学系班级实验日期2017年5月16日组员姓名：实验一数字逻辑电路实验仪器仪表的使用与脉冲信号的一.实验目的1.学会数字电路实验装置的使用方法2.学会双踪数字示波器的使用方法3.掌握脉冲信号的测量方法二.主要仪器仪表、材料数字逻辑电路实验装置、双踪数字示波器、数字万用表、74LS04 反相器(标记引脚图见图1.1)图1.1 74LS0引脚图三.实验内容及步骤1.脉冲信号周期和幅值的测量将数字双踪示波器的第一通道Y1端连接到1KHZ的测试方波信号(用于检测垂直和水平电路的基本功能)，Y1置0.5V档、Y2置1V 档。
调整示波器相应的开关和旋钮，在示波器上显示出稳定的Y1、Y2两路信号。
分别用示波器的0.2ms、0.5ms、1ms时间档测量及记录波形，填表1.1。
表1.1通道时间1ms 0.2ms 0.5msY12.直流电平测量(1)用示波器测量逻辑电平：示波器的第一通道Y1端连接数字逻辑电路实验装置的逻辑电平，分别用0.5V、1V、2V、5V幅度档测量并记录，填入表1.2。
表1.2(2)用示波器测量单脉冲：示波器Y1输入端连接数字逻辑电路实验装置的单脉冲,1V幅度档测量并记录，填表1.3。
(3用数字万用表测量单脉冲、逻辑电平：数字万用的5V直流电压档分别测量并记录数字逻辑电路实验装置的单脉冲、逻辑电平信号，填表1.4。
表1.43.逻辑门电路传输延时时间t pd的测量平均传输延迟时间tpd是衡量门电路开关速度的参数。
它是指输出波形边沿的0.5Vm点相对于输入波形对应边沿的0.5Vm点的时间延迟。
通常将从输入波上沿中点到输出波下沿中点的时间延迟称为导通延迟时间tpdL，从输入波下沿中点到输出波上沿中点的时间延迟称为截止延迟时间tpdH。
如图1.2所示，门电路的导通延迟时间为tpdL，截止延迟时间为tpdH，则平均传输延迟时间为：tpd=1 2(tpdL+tpdH) 。
图1.2 门电路的导通延迟时间与截止延迟时间用74LS04六反相器(非门)按图1.3接线，输入100KHZ的连续脉冲，用双踪数字示波器测量输入与输出信号的相位差，并计算每个门的平均传输延迟时间t pd的值。
逻辑信号电平测试器的设计
毕业设计说明书（论文）中文摘要逻辑信号电平测试器的设计摘要本文介绍了一个逻辑信号电平测试器，它可以方便快捷的测量某一点的电位的高低，通过声音的有无和声音的频率来判定被测电位的电平范围，从而能解决平常对电路中某点的逻辑电平进行测试其高低电平时，采用很不方便的万用表或示波器等仪器仪表的麻烦。
该电路主要包括三部分电路：输入电路、逻辑状态识别电路和音响声调产生电路。
其主要应用了集成运放的非线性电路特性，开环增益很大，从而可以制作成双限比较器；用555定时器构成的多谐振荡器作为音响产生电路，利用对电容的充放电，得到一定频率的信号。
输入的逻辑信号电平大于或小于所设定的高低电平电位，则音响电路发声，如若在高低电平之间，则音响电路不发声。
利用这种方式设计电路，计算元器件参数，选择成本合适的器件，确定电路形式并进行仿真实验验证，最后做出符合全部要求的实物。
关键词逻辑信号；电平测试；高电平；低电平毕业设计说明书（论文）外文摘要Logic-level test signal designAbstractThis paper, a logic level signal tester, it can be a convenient measurement that the level of potential through the availability of voice and sound frequencies to determine the level of the measured potential range. Thus can solve common circuit at some point in the logic level test its height electricity at ordinary times, it is not convenient by the multimeter or oscillograph instrument, etc .The design of the circuit mainly includes three parts: input circuit, the logic of the state of voice recognition and audio circuits have circuit. The main application of an integrated circuit operational amplifier nonlinear characteristics of a large open-loop gain, which can limit the production of dual comparators; used consisting of 555 timer Multivibrator circuit as a sound generated by the charging and discharging of the capacitor , a certain frequency signal. The logic input signal level is greater than or less than the high-low set potential, the audible sound circuit, if in between the high-low, the sound is not audible circuit. In this way the use of circuit design, component parameters of the calculation, select the appropriate cost of the device torequirements.and circuit simulation, and finally to meet all physical requirements. Keyword：s logic signal, level testing, high, lowKeywords logic signal, level testing, high, low目录1 绪论 (1)1.1课题研究及其意义 (1)1.2国内外研究现状及发展趋势 (1)2 逻辑电平信号测试系统简介 (2)2.1 测试电路的设计思路 (2)2.2 测试电路的要求 (3)2.3 测试电路的原理介绍 (3)3 测试电路中所涉及的芯片 (3)3.1 LM311高灵活性的电压比较器芯片介绍 (4)3.1.1 典型的比较设计配置 (4)3.1.2 LM311性能参数 (5)3.2 555定时器芯片电路 (7)3.2.1 芯片简介 (7)3.2.2 电路结构和控制特性 (8)3.2.3 555定时器构成的多谐振荡器 (10)4 整体电路的设计 (12)4.1 输入电路 (13)4.2逻辑信号判断短路 (13)4.3 声响部分的电路图设计和工作原理 (14)5 电路的仿真 (15)5.1 protues仿真软件的概述 (15)5.1.1 protues的功能特点 (16)5.1.2 电路功能仿真 (16)5.2 模拟逻辑信号的仿真 (17)5.3 比较电压仿真 (17)5.4 声响波形仿真 (18)5.4.1 高电平信号输入仿真 (18)5.4.2 无电平信号输入仿真 (19)5.4.3低电平信号输入仿真 (20)5.5 仿真结论 (20)总结 (21)参考文献 (22)致谢 (23)附录：完整电路图 (24)逻辑信号电平测试器的设计1 绪论在集成电路中，存在着高电平和低电平两个概念，在数字电路中与传统的模拟电路中有很大的区别：首先，模拟电路和数字电路都属于电子电路，模拟电路要求把握对模拟量变化掌控，这点是其相对于数字电路来讲的难点。
数字逻辑信号测试器的设计
一、设计任务书1、设计时间：2010.7.5～2010.7.92、地点：I4043、课程设计题目：数字逻辑信号测试器的设计4、设计内容及要求：设计一个逻辑信号测试器。
在数字电路测试、调试和检修时，经常要对电路中某点的逻辑电平进行测试，采用万用表或示波器等仪器仪表很不方便，而采用逻辑信号电平测试器可以通过声音来表示被测信号的逻辑状态，使用简单方便。
电路由输入电路、逻辑状态识别电路和音响信号产生电路等组成。
1）、设计一个数字逻辑信号测试器，要求能正常测试高电平、低电平或高阻。
（1）、掌握集成运算放大器的工作原理及其应用。
（2）、掌握数字逻辑信号测试器的原理。
2）、设计要求（1）、选取单元电路及元件；（2）、逻辑信号测试器的原理分析；（3）、音响产生和驱动电路的设计与调试；（4）、各单元电路的参数计算；（5）、整体电路的联调（完成全电路理论设计、仿真、调试）；（6）、撰写设计报告。
3）、设计参数（1）、测量范围：低电平<0.8V，高电平>3.5V（2）、高低电平分别用1KHZ和800HZ的音响表示，被测信号在0.8～3.5V之间不发出声响。
（3）、工作电源为5V，输入电阻大于20K欧姆。
二、设计框图及整机概述为了方便进行对某点的电平测试，设计一个逻辑信号测试器。
在数字电路测试、调试和检修时，经常要对电路中某点的逻辑电平进行测试，采用万用表或示波器等仪器仪表很不方便，而采用逻辑信号电平测试器可以通过声音来表示被测信号的逻辑状态，使用简单方便。
电路由输入电路、逻辑状态识别电路和音响信号产生电路等组成。
输入的逻辑信号电平大于或小于所设定的高低电平电位，则音响发声，如若在高低电平之间，则音响不发声。
利用这种方式设计电路，计算元器件参数，选择成本合适的器件，确定电路形式并进行仿真实验验证。
1、原理框图图1 逻辑信号测试器的原理框图2、对原理框图的描述：1）、方案论证：如图1，逻辑信号测试器由三部分电路组成，分别是输入电路、逻辑信号识别电路和音响产生电路。
数字逻辑实验指导书(multisim)
实验一集成电路的逻辑功能测试一、实验目的1、掌握Multisim软件的使用方法。
2、掌握集成逻辑门的逻辑功能。
3、掌握集成与非门的测试方法。
二、实验原理TTL集成电路的输入端和输出端均为三极管结构，所以称作三极管、三极管逻辑电路（Transistor -Transistor Logic ）简称TTL电路。
54 系列的TTL电路和74 系列的TTL电路具有完全相同的电路结构和电气性能参数。
所不同的是54 系列比74 系列的工作温度范围更宽，电源允许的范围也更大。
74 系列的工作环境温度规定为0—700C，电源电压工作范围为5V±5%V，而54 系列工作环境温度规定为-55—±1250C，电源电压工作范围为5V±10%V。
54H 与74H,54S 与74S 以及54LS 与74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同，就像54 系列和74 系列的区别那样。
在不同系列的TTL 器件中，只要器件型号的后几位数码一样，则它们的逻辑功能、外形尺寸、引脚排列就完全相同。
TTL 集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对我们进行实验论证，选用TTL 电路比较合适。
因此，本实训教材大多采用74LS(或74)系列TTL 集成电路，它的电源电压工作范围为5V±5%V，逻辑高电平为“1”时≥2.4V，低电平为“0”时≤0.4V。
它们的逻辑表达式分别为：图1.1 分别是本次实验所用基本逻辑门电路的逻辑符号图。
图1.1 TTL 基本逻辑门电路与门的逻辑功能为“有0 则0，全1 则1”；或门的逻辑功能为“有1则1，全0 则0”；非门的逻辑功能为输出与输入相反；与非门的逻辑功能为“有0 则1，全1 则0”；或非门的逻辑功能为“有1 则0，全0 则1”；异或门的逻辑功能为“不同则1，相同则0”。
三、实验设备1、硬件：计算机2、软件：Multisim四、实验内容及实验步骤1、基本集成门逻辑电路测试 （1）测试与门逻辑功能74LS08是四个2输入端与门集成电路（见附录1），请按下图搭建电路，再检测与门的逻辑功能，结果填入下表中。
数字逻辑设计课题
2.1 原理图方式设计3-8译码器一、设计目的1、通过设计一个3-8译码器，掌握组合逻辑电路设计的方法。
2、初步了解QuartusII采用原理图方式进行设计的流程。
3、初步掌握FPGA开发的流程以及基本的设计方法、基本的仿真分析方法。
二、设计原理三、设计内容四、设计步骤1、建立工程文件1）双击桌面上的Quartus II的图标运行此软件。
开始界面2）选择File下拉菜单中的New Project Wizard，新建一个工程。
如图所示。
新建工程向导3）点击图中的next进入工作目录。
新建工程对话框4）下图第一个输入框为工程目录输入框，用来指定工程存放路径，建议可根据自己需要更改路径，若直接使用默认路径，可能造成默认目录下存放多个工程文件影响自己的设计，本步骤结束后系统会有提示（当然你可不必理会，不会出现错误的）。
第二个输入框为工程名称输入框。
第三个输入框为顶层实体名称输入框，一般情况下保证工程名称与顶层实体名称相同。
设定完成后点击next。
指定工程路径、名称5）设计中需要包含的其它设计文件，在此对话框中可不做任何修改，直接点击next。
工程所需其它文件对话框6）在弹出的对话框中进行器件的选择。
在Device Family框中选用Cyclone II，然后在Available device框中选择EP2C35F484C8（根据实际情况选择）,点击next进入下一步。
器件选择界面7）下面的对话框提示可以勾选其它的第三方EDA设计、仿真的工具，暂时不作任何选择，在对话框中按默认选项，点击next。
第三方EDA工具选择8）出现新建工程以前所有的设定信息后，点击finish完成新建工程的建立。
工程信息2、建立图形设计文件1）在创建好设计工程后，选择File下拉菜单中New菜单。
工程下新建设计文件2）在New对话框中选择Device Design Files页下的Block Diagram/Schematic File，点击OK，出现原理图编辑窗口。
实验四 数字逻辑系统设计
实验四数字逻辑系统综合设计
一、实验目的
1、掌握quartus II软件环境下,综合利用原理图设计方法,VHDL文本
方法设计数字逻辑系统的基本流程与技巧。
2、掌握quartus II环境下数字逻辑系统的多层设计方法及系统下载
测试的基本过程及要求。
二、实验环境
软件环境：windows XP操作系统/quartus ii9.0软件环境
硬件环境：EDA综合实验箱，USB下载器，数据线
三、实验内容及要求
在现有软硬件条件下，利用所掌握的EDA设计方法，设计一个数字逻辑系统，完成系统的设计、仿真及下载测试，整个设计过程应完整包括设计输入、编译、综合、适配、仿真及下载测试等过程。
具体要求如下：
1、进入实验室之前，应结合实验室设备的实际情况，事先设计好方案，
并报指导教师审核后方可实施；
2、所设计的数字逻辑系统方法至少应包括原理图输入法、VHDL文本
输入法，并运用多层次设计方法
3、所设计数字逻辑系统不能过于简单，所设计的数字逻辑系统应能在
现有实验箱上完成下载测试，且能综合应用现有实验箱上的各种外
部资源，如开关按键、矩阵键盘、LED、数码管、液晶屏等，所设
计系统应包括明确的输入和输出设备，测试结果可直观显示。
四、实验报告：
根据设计及测试过程写出完整实验报告，包括设计输入、软件编译、仿真分析、多层设计过程，综合仿真，硬件测试等详细实验过程；
所设计的VHDL源程序应有文字注释，并要根据仿真及硬件测试结果，完成详细的系统设计总结分析。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2012~ 2013 学年第二学期《模拟电子技术基础》课程设计报告题目：数字逻辑信号测试器的设计专业：电子信息工程班级：组成员：指导教师：电气工程学院2013年6月5 日任务书数字逻辑电平测试仪设计摘要在检修数字集成电路组成的设备时，经常需要使用万用表和示波器对电路中的故障部位的高低电平进行测量，以便分析故障的原因。
使用这些仪器能较准确的测出被测点信号的电平的高低和被测电平的周期，但是使用者必须一方面用眼睛看着万用表的表盘或示波器的屏幕，另一方面还要寻找测试点，因此使用起来很不方便。
本文介绍了一个逻辑信号电平测试器，它可以方便快捷的测量某一点的电位的高低，通过声音的有无和声音的频率来判定被测电位的电平范围，从而能解决平常对电路中某点的逻辑电平进行测试其高低电平时，采用很不方便的万用表或示波器等仪器仪表的麻烦。
该测试器采用运算放大器作电压比较器进行电平判断，根据电平高低使音响电路产生不同频率方波驱动扬声器，使扬声器有相应不同的声调输出提示。
从而达到了测试效果。
关键词放大器；逻辑信号；电平测试；高电平；低电平目录一、设计框图及整机概述 .................................................1、原理框图 .........................................................2、对原理框图的描述：............................................（1）、方案论证 ...................................................（2）、步骤 .......................................................二、各单元电路的设计方案及原理说明 .....................................1、输入及逻辑信号识别电路 ...........................................2、音响信号产生电路 .................................................3、音响驱动电路 .....................................................4、参数计算、元器件选择 .............................................（1）参数计算 ....................................................（2）元器件选择 ..................................................5、整合电路图 .......................................................三、仿真调试过程及结果分析 .............................................四、设计、调试中的体会 .................................................五、对本次课程设计的意见及建议 .........................................六、参考资料 ...........................................................七、附录................................................................1、附录1............................................................2、元器件清单 .......................................................八、答辩记录及评分表 ...................................................数字逻辑电平测试仪设计一、设计框图及整机概述为了方便进行对某点的电平测试，设计一个逻辑信号测试器。
在数字电路测试、调试和检修时，经常要对电路中某点的逻辑电平进行测试，采用万用表或示波器等仪器仪表很不方便，而采用逻辑信号电平测试器可以通过声音来表示被测信号的逻辑状态，使用简单方便。
电路由输入电路、逻辑状态识别电路和音响信号产生电路等组成。
输入的逻辑信号电平大于或小于所设定的高低电平电位，则音响发声，如若在高低电平之间，则音响不发声。
利用这种方式设计电路，计算元器件参数，选择成本合适的器件，确定电路形式并进行仿真实验验证。
1、原理框图图1 逻辑信号测试器的原理框图2、对原理框图的描述：（1）、方案论证如图1，逻辑信号测试器由三部分电路组成，分别是输入电路、逻辑信号识别电路和音响产生电路。
输入一个逻辑信号，其电平值高于3.5V或低于0.8V音响发声，在0.8V和3.5V之间音响不发声，再观察输出Vo是否符合标准。
（2）、步骤1）输入电压Vcc=5V。
通过电阻分压得到高低两电平。
2）输入一个逻辑信号，比较两个运算放大器同相端与反相端电压的高低。
若同相端电压高于反相端，则输出电压为5V；若反相端电压高于同相端，则输出电压为0V。
3）两个输出电压再通过一个窗口比较器，若两个输出电压均为低电平，则输出Vo 一直保持高电平，输出为一条直线；若一个高电平、一个低电平就会相应的在输出端形成矩形脉冲信号。
二、各单元电路的设计方案及原理说明1、输入及逻辑信号识别电路如图2所示，Vi是输入的被测逻辑电平信号，输入电路是由电阻R1和R2组成，其作用是保证输入端悬空时，Vi既不是高电平，也不是低电平。
U1和U2组成的窗口比较器对输入信号进行检测识别，U1的反相端为高电平值电位参考端，其电压值由电阻R3和R4分压后获得，记为VH。
同理，U2的同相端为低电平值电位参考端，其值由R5和R6分压决定，记为VL。
比较器的同相输入端高于反相输入端电压时，比较器输出为高电平（5V），反之，则比较器输出为低电平（0V）。
在保证VH >VL的条件下，输入、输出状态有以下关系：见表1表1 输入、输出状态关系输入 U1（V A ） U2（V B ）Vi<V L <V H 低 高V L <Vi<V H 低 低Vi>V H >V L 高 低通过分析比较器的输出状态，就能够判断输入逻辑信号电平的高低。
被测逻辑电平信号高于高电位、低于低电位时音响发声；在高、低电位之间音响图2 输入及逻辑信号识别2、音响信号产生电路图3 音响信号产生电路如图3所示为音响信号产生电路原理图，主要由两个比较器U3和U4组成，根据前面对逻辑判断电路输出的研究，分3种情况介绍本电路的工作原理。
（1）当V A =V B =0V （均为低电平）时：由于稳态时，电容C1两端电压为0，并且此时V A 和V B 两输入端均为低电平，二极管D1和D2截止，电容C1没有充电回路，而U3的同相输入端为基准电压3.5V ，使得U3的同相端电位高于反相端电位，U3输出Vo 通过电阻R3按指数规律为电容C2充电，达到稳态时电容C2的电压为高电平，U4的同相端（5V ）高于反相端（3.5V ），虽然输出为高电平，但是由于D3的存在，电路的稳定状态不受影响。
故电路输出Vo 一直保持高电平。
（2）当V A =5V ，V B =0V 时：此时二极管D1导通，电容C1通过电阻R1充电，Vc1按指数规律逐渐升高，由于U3同相输入端电压为3.5V ，则在Vc1未达到3.5V 之前，U3输出端电压保持为高电平。
在Vc1升高到3.5V 后，U3的反相端电压高于同相端电压，U3输出电压由5V 跳变为0V ，使C2通过电阻R3和U3的输出电阻Ro3放电，Vc2由5V 逐渐下降，当Vc2下降到小于U4反相端电压（3.5V ）时，U4的输出电压跳变为0V ，二极管D3导通，C1通过D3和U4的输出电阻放电。
因为U4输出电阻很小，所以Vc1将迅速降到0V 左右，这导致U3反相端电压小于同相端电压，U3的输出电压又跳变到5V ，C1再一次充电，如此周而复始，就会在U3输出端形成矩形脉冲信号。
（3）当V A =0V ，V B =5V 时：此时电路的工作过程与V A =5V ，V B =0V 时相同，唯一区别在于D2导通时，V B 高电平通过R2向C1充电，所以C1的充电时间常数改变了，使得Vo 的周期会发生相应的变化。
3、音响驱动电路如图3所示，由于音响负载工作电压较低而且功率较小，因此对驱动三极管的耐压等条件要求不高，故选去9012作为驱动管，可完全满足电路要求。
图4 音响驱动电路4、参数计算、元器件选择（1）参数计算根据技术指标要求，输入电阻大于20 K Ω，并且输入悬空时，V i =1.6V （一般在V H =3.5V 和V L =0.8V 中间位置选取）。
因此V i =(R 2/(R 1+R 2))Vcc=1.6V R i = R 1R 2/(R 1+R 2)≧20K Ω 解得 R 1=70K Ω R 2=35K Ω根据分压公式得V H =(R 4/(R 3+R 4)) Vcc=3.5V R i = R 3 R 4/(R 3+R)4≧20K Ω 解得 R 3=150K Ω R 4=350K Ω 同理 V L =(R 6/(R 5+R 6)) Vcc=0.8V R i = R 5 R 6/(R 5+R 6)≧20K Ω 解得 R 5=210K Ω R 6=40K Ω 根据电容电压公式得Vc1（t ）=5(1-e1τt-) (t 1期间C 1充电)Vc2（t ）=5e2τt- （t 2期间C 2放电）其中 输出Vo 的周期T= t 1+ t 2t 1=-τ1ln0.3=1.2τ1t 2=-τ2ln0.7=0.36τ2 取τ2=R 9C 2=0.5ms则当C 2=0.01uf 时，R 9=τ2/C 2=0.5ms/0.01=50K Ω同时选取C1=0.1uf，由于技术指标要求，被测信号为高电平时，音响频率为1KHZ。
即T=t1 + t2=1.2 τ1+0.36 τ2=1/f=1ms代入τ2=0.5 ms，得，τ1= R7C1=0.68ms所以 R7=τ1/C1=6.8KΩ被测信号为低电平时，音响频率为800HZ同理，计算求得R8=8.9KΩ（2）元器件选择选取标称值，即元件库里所有的实际元件，按最接近的值选取。
即： R1=75KΩ， R2=30KΩR3=150KΩ， R4=350KΩR5=210KΩ， R6=40KΩR7=6.8KΩ， R8=8.9KΩR9=50KΩ， R10=5KΩR11=1KΩC1=0.1uf C2=0.01uf运算放大器：LM324 三极管：90125、整合电路图经过前面的分析，有各个模块框图可以画出整体的电路图，整合电路图如下图：图5 数字逻辑信号测试器的全图三、仿真调试过程及结果分析按照电路图连接仿真电路，如图6所示,由于在仿真过程中，观察到电容C1之充电不能放电，是因为比较电压过高，为此我在比较电压器加上了一个分压电路，可以保证C1能放电，同时有发现输出频率不满足要求，所以又把R7和R8的电阻值减小，就满足了频率在高电平是为1KHz，在低电平是为800Hz。