半导体器件物理-MOSFET4
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
的进行，VOut上升，VSD下降，脱离饱和区后，ID减小，直到VSD＝0，ID＝0 ，VOut＝ VOH=VDD，充电完成。随后，Vin维持低，静态,ID＝0。
t2时刻， Vi＝0到1, nMOS导通，VDS始=VDD，有ID，CL通过NMOS放电，随着放电的 进行，Vout下降，VDS下降，脱离饱和区后，ID减小，直到VSD＝0，ID＝0 ，VOut＝ VOL=0，放电完成。随后，Vin维持高，静态,ID＝0。
END
2015-1-14
XIDIAN UNIVERSITY
VTN 2qN a 2fp VSB Cox Cox － － Q'ss ＋2 fp ms Cox 2qN a （ 2fp VSB 2fp） Cox
2qN a 2fp
Q'ss ＋2 fp ms Cox
VT 0 （ S VSB S）
Vd / RL Id g mVgs jC gd (Vd Vgs ) T
1 g m RL I i j C gs T C gd T 1 jRL C gd T j[C gs T CM ]Vgs
Vgs j[C gs C gd (1 g m RL )]Vgs T T 通常RLCgd T 1
理想截止频率 fT
gm gm ，实际f T 2Cgs T 2 (Cgs T CM )
密勒电容 CM Cgd T (1 gm RL ) CgsT Cgs Cgsp，Cgd T Cgd Cgdp，
2015-1-14 13
4.2 MOSFET
开关原理
共源连接的MOS开关相当于一个反相器 VIN=VDD，NMOS导通，稳态时MOSFET处于深线性Ron<RL,VOUT=0; VIN=0，NMOS截止，MOSFET处于截止区，Roff>>RL,VOUT=VDD; 反相器电路 NMOS工艺：耗尽型NMOS作为负载，直流功耗大 CMOS工艺：增强型PMOS作为负载，即CMOS反相器（均为增强性器件）
场效应器件物理
西安电子科技大学
XIDIDIAN UNIVERSITY
第四章 MOS场效应晶体管
MOSFET频率特性和CMOS开关
2015-1-14
1
4.2 MOSFET
MOSFET等效电路
本节内容
频率限制因素
NMOS开关 CMOS电路
2015-1-14
4.2 MOSFET
等效电路概述
等效电路是器件模型的一种形式，用于器件的仿真
仿真：利用电路仿真软件围绕器件建立电路的IV关系，对电路进行
仿真验证，仿真是一数学求解的过程
仿真时，无真正的器件，元器件要用模型和模型参数来替代
模型：反映器件特性，可采用数学表达式、等效电路等形式 常用模型：等效电路模型 模型参数：描述等效电路中各元件值所用的参数。
2015-1-14 7
4.2 MOSFET
MOSFET频率限制
MOSFET可作为放大器件，工作频率能不能无限大？ MOSFET存在很多电容，包括本征电容和寄生电容 输入工作频率不同，器件电容的容抗不同 频率太高，器件输出可能无法响应输入的变化，器件的特性变 差，甚至无法实现放大。
2015-1-14 8
密勒电容 CM Cgd T (1 gm RL )
Vgs j[C gs C gd (1 g m RL )]Vgs T T
米勒电容对MOSFET输入阻抗的影响： 使输入阻抗减小
2015-1-14 11
4.2 MOSFET
截止频率推导
输入电流I i j[C gs T CM ]Vgs Id gm 电流增益 Ii 2f (C gs T CM ) 输出电流I d g mVgs
2015-1-14
3
4.2 MOSFET
G-S：Cgs，Cgsp，rs； G-D：Cgd，Cgdp ，rd；
MOSFET等效电路：等效元器件
栅源电容 栅源交叠电容 栅漏电容 栅漏交叠电容
Cgs,Cgd: 体现了栅和源、漏附近的 沟道电荷间的相互作用 线性区： Cgs≈ Cgd ≈ (CoxWL)/2 饱和区： Cgd ≈ 0, Cgs≈2 (CoxWL)/3 源极串联电阻
fT f I
d
主要频率限制因素
Ii
1
2015-1-14
9
4.2 MOSFET
的充放电电流；输出端DS，输出电流Id
输入电流 输出电流 负载电阻
电流-频率关系
共源连接的NMOS：输入端GS，输入电流Ii，即栅压对MOS电容
I i jC gs Vgs jC gd (Vgs Vd ) T T
18
2015-1-14
4.2 MOSFET
开关时间
开关时间：输出相对于输入的时间延迟，包括导通时间ton和关断时间toff 载流子沟道输运时间，（本征延迟） 输出端对地电容的充放电时间。（负载延迟）
提高开关速度途径（降低开关时间）： 减小沟长L（L<5um,开关速度由负载延迟决定） 减小对地总电容：引线电容、NOMS PMOS的DB间PN结电容等寄生电容 增加跨导，提高充放电电流。（跨导和I都正比于增益因子）
n (VGS VT ) 迁移率 n fT 2L2 L2的倒数 沟道长度的平方
2015-1-14 12
4.2 MOSFET
提高频率特性途径
n (VGS VT ) 迁移率 n 在理想情况下， fT 2 2L L2的倒数 沟道长度的平方
提高迁移率（100方向，工艺优质） 缩短L 减小寄生电容
4.2 MOSFET
MOSFET频率限制因素
对Si MOSFET 饱和漂移速度 vsl ＝ 107 cm/s 设沟道长度 L 1μm
限制因素1：沟道载流子的沟道渡越时间
沟道渡越时间 t 截止频率f t 1
L 10ps vsl
t
100GHz
沟道渡越时间通常不是
限制因素2：栅电容充放电需要的时间 截止频率fT：器件电流增益为1时的频率
相对复杂的模型： LEVEL3 –经验模型，公式简单, 模拟效率高。包括一些短沟道效应，适合于0.8um以
下器件
目前计算机常用仿真模型 BSIM3 （Berkly Short-channel IGET Model LEVEL ，47、49） – 基于物理模型，而不是经验公式。 – 在保持物理模型的基础上改进精度和计算效率，适用于不同的尺寸范围。 – 尽可能减少器件模型参数（BSIM2 60个，BSIM3 33个）
密勒效应：
密勒电容 CM Cgd T (1 gm RL )
将跨越输入-输出端的电容等效到输入端，C值会扩大（1＋K）倍，K为常数
2015-1-14 10
4.2 MOSFET
含有密勒电容等效电路
输入电流公式：
1 g m RL I i j C gs T C gd T 1 jRL C gd T j[C gs T CM ]Vgs
跨导 漏极串联电阻 漏-衬底pn结电容
Cgsp,Cgdp:交叠电容 D-S：gm ， Id＝ gm×V`gs Cds：漏-衬底pn结电容 （DB结势垒电容＋BS结势垒电容）
2015-1-14
寄生参数 本征参数
4
4.2 MOSFET
总的栅源电容 Cgs+Cgsp
完整的小信号等效电路
总的栅漏电容
Cgd+Cgdp
rds：沟道电阻， 沟道电导的倒数
共源n沟MOSFET小信号等效电路（VBS=0）
2015-1-14 5
4.2 MOSFET
模型参数
模型参数：描述等效电路中各元件值所用的参数。 与IDS相关的模型参数：W，L，KP(ucox)，LAMBDA W nCox WnCox 2 2 (VGS VT )（ 1 VDS） ID [2(VGS VT )VDS VDS ] I D ( sat ) 2 L 2L 与VT相关的模型参数：VT0，GAMMA， PHI
跨导g m gm gm 截止频率 f T f 等效输入栅极电容 Id 2 (C gs CM ) 2CG 1 T C C gs CM Ii T G
在理想情况下，饱和区 C gdT 0, CG C gsT CoxWL , g m
W nCox (VGS VT ) L
2015-1-14 14
4.2 MOSFET
CMOS导向器
P阱
CMOS（Complentary 互补CMOS） n沟MOSFET与p沟MOSFET互补
实现低功耗、全电平摆幅
数字逻辑电路的首选工艺 阱：局部衬底
4.2 MOSFET
CMOS导向器
Biblioteka Baidu
NMOS高导通(VIN=VDD )，PMOS低导通(VIN=0) VIN=VDD，VGSN=VDD>VTN，NMOS导通
VIN=0，VGSP=-VDD<VTP，PMOS导通
4.2 MOSFET
CMOS如何实现低功耗，全电平摆幅？
CMOS
CLT：输出端对地总电容(下一级负载C、引线C、 NMOS和PMOS的漏衬PN结C)
t1时刻，Vout初=0。Vi＝1到0, PMOS导通，VSD始=VDD，有ID对CL充电，随着充电
4.2 MOSFET
CMOS反相器
全电平摆幅：VOH- VOL=VDD-0=VDD
静态功耗：充放电完成后电路的功耗，近似为零， 静态时一管导通，另一管截止，不存在直流通路
动态功耗：输入高低电平转换过程中的功耗。
对CLT充放电的功耗 + N、P两管同时导通时的功耗 减小寄生电容，减小高低电平转换的时间
19
2015-1-14
4.2 MOSFET
电路常用工艺：P衬N阱 P衬底接地，N阱电位接阱内最高电 位,不同的阱可接不同的电位，PMOS 器件设计灵活
CMOS的工艺类型
P阱
n阱
双阱：优化每种阱中的掺杂，可以 分别控制每种MOSFET的阈值电压和 跨导，改进CMOS电路的性能。
2015-1-14 20
: 体效应系数
与栅相关的三个电容参数：CGD，CGS，CGB
2015-1-14 6
4.2 MOSFET
最简单的模型： LEVEL1
模型和模型参数特点
随着沟长的缩短，短沟窄沟效应凸现，IV公式和阈值电压公式都需修
正，模型的发展级别特别多，模型也越来越复杂。
适合长沟道器件，均匀掺杂的预分析，用作手工计算
t2时刻， Vi＝0到1, nMOS导通，VDS始=VDD，有ID，CL通过NMOS放电，随着放电的 进行，Vout下降，VDS下降，脱离饱和区后，ID减小，直到VSD＝0，ID＝0 ，VOut＝ VOL=0，放电完成。随后，Vin维持高，静态,ID＝0。
END
2015-1-14
XIDIAN UNIVERSITY
VTN 2qN a 2fp VSB Cox Cox － － Q'ss ＋2 fp ms Cox 2qN a （ 2fp VSB 2fp） Cox
2qN a 2fp
Q'ss ＋2 fp ms Cox
VT 0 （ S VSB S）
Vd / RL Id g mVgs jC gd (Vd Vgs ) T
1 g m RL I i j C gs T C gd T 1 jRL C gd T j[C gs T CM ]Vgs
Vgs j[C gs C gd (1 g m RL )]Vgs T T 通常RLCgd T 1
理想截止频率 fT
gm gm ，实际f T 2Cgs T 2 (Cgs T CM )
密勒电容 CM Cgd T (1 gm RL ) CgsT Cgs Cgsp，Cgd T Cgd Cgdp，
2015-1-14 13
4.2 MOSFET
开关原理
共源连接的MOS开关相当于一个反相器 VIN=VDD，NMOS导通，稳态时MOSFET处于深线性Ron<RL,VOUT=0; VIN=0，NMOS截止，MOSFET处于截止区，Roff>>RL,VOUT=VDD; 反相器电路 NMOS工艺：耗尽型NMOS作为负载，直流功耗大 CMOS工艺：增强型PMOS作为负载，即CMOS反相器（均为增强性器件）
场效应器件物理
西安电子科技大学
XIDIDIAN UNIVERSITY
第四章 MOS场效应晶体管
MOSFET频率特性和CMOS开关
2015-1-14
1
4.2 MOSFET
MOSFET等效电路
本节内容
频率限制因素
NMOS开关 CMOS电路
2015-1-14
4.2 MOSFET
等效电路概述
等效电路是器件模型的一种形式，用于器件的仿真
仿真：利用电路仿真软件围绕器件建立电路的IV关系，对电路进行
仿真验证，仿真是一数学求解的过程
仿真时，无真正的器件，元器件要用模型和模型参数来替代
模型：反映器件特性，可采用数学表达式、等效电路等形式 常用模型：等效电路模型 模型参数：描述等效电路中各元件值所用的参数。
2015-1-14 7
4.2 MOSFET
MOSFET频率限制
MOSFET可作为放大器件，工作频率能不能无限大？ MOSFET存在很多电容，包括本征电容和寄生电容 输入工作频率不同，器件电容的容抗不同 频率太高，器件输出可能无法响应输入的变化，器件的特性变 差，甚至无法实现放大。
2015-1-14 8
密勒电容 CM Cgd T (1 gm RL )
Vgs j[C gs C gd (1 g m RL )]Vgs T T
米勒电容对MOSFET输入阻抗的影响： 使输入阻抗减小
2015-1-14 11
4.2 MOSFET
截止频率推导
输入电流I i j[C gs T CM ]Vgs Id gm 电流增益 Ii 2f (C gs T CM ) 输出电流I d g mVgs
2015-1-14
3
4.2 MOSFET
G-S：Cgs，Cgsp，rs； G-D：Cgd，Cgdp ，rd；
MOSFET等效电路：等效元器件
栅源电容 栅源交叠电容 栅漏电容 栅漏交叠电容
Cgs,Cgd: 体现了栅和源、漏附近的 沟道电荷间的相互作用 线性区： Cgs≈ Cgd ≈ (CoxWL)/2 饱和区： Cgd ≈ 0, Cgs≈2 (CoxWL)/3 源极串联电阻
fT f I
d
主要频率限制因素
Ii
1
2015-1-14
9
4.2 MOSFET
的充放电电流；输出端DS，输出电流Id
输入电流 输出电流 负载电阻
电流-频率关系
共源连接的NMOS：输入端GS，输入电流Ii，即栅压对MOS电容
I i jC gs Vgs jC gd (Vgs Vd ) T T
18
2015-1-14
4.2 MOSFET
开关时间
开关时间：输出相对于输入的时间延迟，包括导通时间ton和关断时间toff 载流子沟道输运时间，（本征延迟） 输出端对地电容的充放电时间。（负载延迟）
提高开关速度途径（降低开关时间）： 减小沟长L（L<5um,开关速度由负载延迟决定） 减小对地总电容：引线电容、NOMS PMOS的DB间PN结电容等寄生电容 增加跨导，提高充放电电流。（跨导和I都正比于增益因子）
n (VGS VT ) 迁移率 n fT 2L2 L2的倒数 沟道长度的平方
2015-1-14 12
4.2 MOSFET
提高频率特性途径
n (VGS VT ) 迁移率 n 在理想情况下， fT 2 2L L2的倒数 沟道长度的平方
提高迁移率（100方向，工艺优质） 缩短L 减小寄生电容
4.2 MOSFET
MOSFET频率限制因素
对Si MOSFET 饱和漂移速度 vsl ＝ 107 cm/s 设沟道长度 L 1μm
限制因素1：沟道载流子的沟道渡越时间
沟道渡越时间 t 截止频率f t 1
L 10ps vsl
t
100GHz
沟道渡越时间通常不是
限制因素2：栅电容充放电需要的时间 截止频率fT：器件电流增益为1时的频率
相对复杂的模型： LEVEL3 –经验模型，公式简单, 模拟效率高。包括一些短沟道效应，适合于0.8um以
下器件
目前计算机常用仿真模型 BSIM3 （Berkly Short-channel IGET Model LEVEL ，47、49） – 基于物理模型，而不是经验公式。 – 在保持物理模型的基础上改进精度和计算效率，适用于不同的尺寸范围。 – 尽可能减少器件模型参数（BSIM2 60个，BSIM3 33个）
密勒效应：
密勒电容 CM Cgd T (1 gm RL )
将跨越输入-输出端的电容等效到输入端，C值会扩大（1＋K）倍，K为常数
2015-1-14 10
4.2 MOSFET
含有密勒电容等效电路
输入电流公式：
1 g m RL I i j C gs T C gd T 1 jRL C gd T j[C gs T CM ]Vgs
跨导 漏极串联电阻 漏-衬底pn结电容
Cgsp,Cgdp:交叠电容 D-S：gm ， Id＝ gm×V`gs Cds：漏-衬底pn结电容 （DB结势垒电容＋BS结势垒电容）
2015-1-14
寄生参数 本征参数
4
4.2 MOSFET
总的栅源电容 Cgs+Cgsp
完整的小信号等效电路
总的栅漏电容
Cgd+Cgdp
rds：沟道电阻， 沟道电导的倒数
共源n沟MOSFET小信号等效电路（VBS=0）
2015-1-14 5
4.2 MOSFET
模型参数
模型参数：描述等效电路中各元件值所用的参数。 与IDS相关的模型参数：W，L，KP(ucox)，LAMBDA W nCox WnCox 2 2 (VGS VT )（ 1 VDS） ID [2(VGS VT )VDS VDS ] I D ( sat ) 2 L 2L 与VT相关的模型参数：VT0，GAMMA， PHI
跨导g m gm gm 截止频率 f T f 等效输入栅极电容 Id 2 (C gs CM ) 2CG 1 T C C gs CM Ii T G
在理想情况下，饱和区 C gdT 0, CG C gsT CoxWL , g m
W nCox (VGS VT ) L
2015-1-14 14
4.2 MOSFET
CMOS导向器
P阱
CMOS（Complentary 互补CMOS） n沟MOSFET与p沟MOSFET互补
实现低功耗、全电平摆幅
数字逻辑电路的首选工艺 阱：局部衬底
4.2 MOSFET
CMOS导向器
Biblioteka Baidu
NMOS高导通(VIN=VDD )，PMOS低导通(VIN=0) VIN=VDD，VGSN=VDD>VTN，NMOS导通
VIN=0，VGSP=-VDD<VTP，PMOS导通
4.2 MOSFET
CMOS如何实现低功耗，全电平摆幅？
CMOS
CLT：输出端对地总电容(下一级负载C、引线C、 NMOS和PMOS的漏衬PN结C)
t1时刻，Vout初=0。Vi＝1到0, PMOS导通，VSD始=VDD，有ID对CL充电，随着充电
4.2 MOSFET
CMOS反相器
全电平摆幅：VOH- VOL=VDD-0=VDD
静态功耗：充放电完成后电路的功耗，近似为零， 静态时一管导通，另一管截止，不存在直流通路
动态功耗：输入高低电平转换过程中的功耗。
对CLT充放电的功耗 + N、P两管同时导通时的功耗 减小寄生电容，减小高低电平转换的时间
19
2015-1-14
4.2 MOSFET
电路常用工艺：P衬N阱 P衬底接地，N阱电位接阱内最高电 位,不同的阱可接不同的电位，PMOS 器件设计灵活
CMOS的工艺类型
P阱
n阱
双阱：优化每种阱中的掺杂，可以 分别控制每种MOSFET的阈值电压和 跨导，改进CMOS电路的性能。
2015-1-14 20
: 体效应系数
与栅相关的三个电容参数：CGD，CGS，CGB
2015-1-14 6
4.2 MOSFET
最简单的模型： LEVEL1
模型和模型参数特点
随着沟长的缩短，短沟窄沟效应凸现，IV公式和阈值电压公式都需修
正，模型的发展级别特别多，模型也越来越复杂。
适合长沟道器件，均匀掺杂的预分析，用作手工计算