运算器实验
实验一 运算器应用实验
实验一运算器应用实验运算器是计算机进行数据处理的核心部件。
它主要由算术逻辑运算部件ALU、累加器、暂存器、通用寄存器堆、移位器、进位控制电路及其结果判断电路等组成。
运算方法的基本思想是：各种复杂的运算处理最终可分解为四则运算和基本的逻辑运算，而四则运算的核心是加法运算。
通过补码运算可以化减为加，减法运算与移位运算配合可以实现乘除运算，阶码运算与尾数的运算组合可以实现浮点运算。
§1 算术逻辑运算实验一、实验目的1．了解运算器的组成结构。
2．掌握运算器的工作原理。
3．学习运算器的设计方法。
4．掌握简单运算器的数据传送通路。
5．验证运算功能发生器74LS181 的组合功能。
二、实验设备TDN-CM+教学实验系统一套。
三、实验原理实验中所用的运算器数据通路图如图3.1-1。
图中所示的是由两片74LS181 芯片以并/串形式构成的8 位字长的运算器。
右方为低4 位运算芯片，左方为高4 位运算芯片。
低位芯片的进位输出端Cn+4 与高位芯片的进位输入端Cn 相连，使低4 位运算产生的进位送进高4位运算中。
低位芯片的进位输入端Cn 可与外来进位相连，高位芯片的进位输出引至外部。
两个芯片的控制端S0～S3 和M 各自相连。
为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器DR1、DR2（用锁存器74LS273 实现）来锁存数据。
要将内总线上的数据锁存到DR1 或DR2 中，则锁存器74LS273 的控制端LDDR1 或LDDR2 须为高电平。
当T4 脉冲来到的时候，总线上的数据就被锁存进DR1 或DR2 中了。
为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门（用74LS245 实现）。
若要将运算结果输出到总线上，则要将三态门74LS245 的控制端ALU-B 置低电平。
否则输出高阻态。
数据输入单元(实验板上印有INPUT DEVICE)用以给出参与运算的数据。
其中，输入开关经过一个三态门（74LS245）和内总线相连，该三态门的控制信号为SW-B，取低电平时，开关上的数据则通过三态门而送入内总线中。
实验报告_运算器实验
实验报告_运算器实验一、实验目的本次运算器实验的主要目的是深入了解运算器的工作原理和功能，通过实际操作和观察，掌握其基本运算逻辑和数据处理过程，培养对计算机硬件系统的理解和实践能力。
二、实验设备本次实验所使用的设备包括计算机一台、相关的实验软件以及连接线路等。
三、实验原理运算器是计算机的核心部件之一，它负责执行各种算术和逻辑运算。
其基本组成包括算术逻辑单元（ALU）、寄存器、数据总线等。
算术逻辑单元（ALU）是运算器的核心，能够进行加法、减法、乘法、除法等算术运算，以及与、或、非等逻辑运算。
寄存器用于暂时存储参与运算的数据和运算结果。
数据总线则用于在各个部件之间传输数据。
在运算过程中，数据从寄存器通过数据总线传输到ALU 进行运算，运算结果再通过数据总线存储回寄存器或传输到其他部件。
四、实验内容与步骤（一）实验内容1、进行简单的算术运算，如加法、减法、乘法和除法。
2、执行逻辑运算，包括与、或、非操作。
3、观察运算结果在寄存器和数据总线上的传输和存储过程。
（二）实验步骤1、打开实验软件，连接好实验设备。
2、选择要进行的运算类型，如加法运算。
3、在相应的输入框中输入两个操作数。
4、点击“计算”按钮，观察运算结果在寄存器中的显示。
5、重复上述步骤，进行其他类型的运算。
五、实验结果与分析（一）实验结果1、加法运算：当输入操作数分别为 5 和 3 时，运算结果为 8，准确无误。
2、减法运算：输入 8 和 3，结果为 5，符合预期。
3、乘法运算：输入 2 和 4，得到结果 8，正确。
4、除法运算：输入 10 和 2，结果为 5，无差错。
5、逻辑运算：与运算：输入 1010 和 1100，结果为 1000。
或运算：输入 0101 和 1010，结果为 1111。
非运算：输入 1010，结果为 0101。
（二）结果分析通过对实验结果的观察和分析，可以得出以下结论：1、运算器能够准确地执行各种算术和逻辑运算，结果符合预期。
运算器实验实验报告
运算器实验实验报告一、实验目的运算器是计算机中进行算术和逻辑运算的部件，本次实验的目的在于深入理解运算器的工作原理，掌握其基本结构和功能，并通过实际操作和测试，提高对计算机硬件系统的认识和实践能力。
二、实验设备本次实验所使用的设备包括：计算机、数字逻辑实验箱、导线若干等。
三、实验原理运算器主要由算术逻辑单元（ALU）、寄存器、数据通路和控制逻辑等组成。
ALU 是运算器的核心部件，能够执行加法、减法、乘法、除法等算术运算以及与、或、非等逻辑运算。
寄存器用于存储参与运算的数据和运算结果，数据通路负责在各部件之间传输数据，控制逻辑则根据指令控制运算器的操作。
在本次实验中，我们采用数字逻辑电路来构建运算器的基本功能单元，并通过连线和设置控制信号来实现不同的运算操作。
四、实验内容1、算术运算实验（1）加法运算首先，将两个 8 位二进制数分别输入到两个寄存器中，然后通过控制信号使 ALU 执行加法运算，将结果存储在另一个寄存器中，并通过数码管显示出来。
通过改变输入的数值，多次进行加法运算，观察结果是否正确。
（2）减法运算与加法运算类似，将两个 8 位二进制数输入到寄存器中，使 ALU 执行减法运算，观察结果的正确性。
2、逻辑运算实验（1）与运算输入两个 8 位二进制数，控制 ALU 进行与运算，查看结果。
（2）或运算同样输入两个 8 位二进制数，进行或运算并验证结果。
（3）非运算对一个 8 位二进制数进行非运算，观察输出结果。
3、移位运算实验（1）逻辑左移将一个 8 位二进制数进行逻辑左移操作，观察移位后的结果。
（2）逻辑右移执行逻辑右移操作，对比移位前后的数据。
五、实验步骤1、连接实验设备按照实验箱的说明书，将计算机与数字逻辑实验箱正确连接，并接通电源。
2、构建电路根据实验要求，使用导线将数字逻辑芯片连接起来，构建运算器的电路结构。
3、输入数据通过实验箱上的开关或按键，将待运算的数据输入到相应的寄存器中。
运算器实验-计算机组成原理
实验题目运算器实验一、算术逻辑运算器1.实验目的与要求：1.掌握算术逻辑运算器单元ALU（74LS181）的工作原理。
2.掌握简单运算器的数据传送通道。
3.验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能。
4.能够按给定数据，完成实验指定的算术/逻辑运算。
2.实验方案：（一）实验方法与步骤1实验连线按书中图1－2在实验仪上接好线后，仔细检查正确与否，无误后才接通电源。
每次实验都要接一些线，先接线再开电源，这样可以避免烧坏实验仪。
2 用二进制数据开关分别向DR1寄存器和DR2寄存器置数。
3 通过总线输出寄存器DR1和DR2的内容。
（二）测试结果3.实验结果和数据处理：1)SW-B=0时有效，SW-B=1时无效，因其是低电平有效。
ALU-B=0时有效，ALU-B=1时无效，因其是低电平有效。
S3,S2,S1,S0高电平有效。
2)做算术运算和逻辑运算时应设以下各控制端：ALU-B SW-B S3 S2 S1 S0 M Cn DR1 DR23)输入三态门控制端SW-B和输出三态门控制端ALU-B不能同时为“0”状态，否则存在寄存器中的数据无法准确输出。
4)S3,S2,S1,S0是运算选择控制端,有它们决定运算器执行哪一种运算;M是算术逻辑运算选择,M=0时,执行算术运算,M=1时,执行逻辑运算;Cn是算术运算的进位控制端，Cn=0(低电平)，表示有进位，运算时相当于在最低位上加进位1，Cn=1(高电平)，表示无进位。
逻辑运算与进位无关;、ALU-B是输出三态门控制端，控制运算器的运算结果是否送到数据总线BUS上。
低电平有效。
SW-B是输入三态门的控制端，控制“INPUT DEVICE”中的8位数据开关D7～D0的数据是否送到数据总线BUS上。
低电平有效。
5)DR1、DR2置数完成后之所以要关闭控制端LDDR1、LDDR2是为了确保输入数据不会丢失。
6)A+B是逻辑运算，控制信号状态000101；A加B是算术运算，控制信号状态100101。
实验2 运算器 实验报告
实验2 运算器实验报告一、实验目的本次实验的主要目的是深入了解运算器的工作原理和功能，通过实际操作和观察，掌握运算器在计算机系统中的重要作用，提高对计算机硬件结构的理解和认识。
二、实验设备本次实验使用了以下设备：1、计算机一台，配置为_____处理器、＿____内存、＿____硬盘。
2、实验软件：＿____。
三、实验原理运算器是计算机中执行算术和逻辑运算的部件。
它主要由算术逻辑单元（ALU）、寄存器、数据通路和控制电路等组成。
算术逻辑单元（ALU）能够进行加、减、乘、除等算术运算，以及与、或、非、异或等逻辑运算。
寄存器用于暂存操作数和运算结果，数据通路负责在各个部件之间传输数据，控制电路则根据指令控制运算器的操作。
在运算过程中，数据从寄存器或内存中读取，经过 ALU 处理后，结果再存回寄存器或内存中。
四、实验内容与步骤（一）加法运算实验1、打开实验软件，进入运算器实验界面。
2、在操作数输入框中分别输入两个整数，例如 5 和 10。
3、点击“加法”按钮，观察运算结果显示框中的数值。
4、重复上述步骤，输入不同的操作数，验证加法运算的正确性。
（二）减法运算实验1、在实验界面中，输入被减数和减数，例如 15 和 8。
2、点击“减法”按钮，查看结果是否正确。
3、尝试输入负数作为操作数，观察减法运算的处理方式。
（三）乘法运算实验1、输入两个整数作为乘数和被乘数，例如 3 和 7。
2、启动乘法运算功能，检查结果的准确性。
3、对较大的数值进行乘法运算，观察运算时间和结果。
（四）除法运算实验1、给定被除数和除数，如 20 和 4。
2、执行除法运算，查看商和余数的显示。
3、尝试除数为 0 的情况，观察系统的处理方式。
（五）逻辑运算实验1、分别进行与、或、非、异或等逻辑运算，输入相应的操作数。
2、观察逻辑运算的结果，理解不同逻辑运算的特点和用途。
五、实验结果与分析（一）加法运算结果通过多次输入不同的操作数进行加法运算，结果均准确无误。
计组实验-运算器实验
计算机组成原理实验课程实验报告实验名称运算器实验
实验二运算器
一．实验目的
了解简单运算器的数据传输通路。
验证运算功能发生器的组合功能。
掌握算术逻辑运算加、减、与的工作原理。
二．实验环境
Quartus 2 9.1
三．实验基本原理及步骤
算术逻辑单元运算器ALU181根据74LS181的功能，用VHDL硬件描述语言编辑而成，构成8位字长的ALU。
参加运算的两个8位数据分别为A[7..0]和B[7..0]，运算模式由S[3..0]的16种组合决定，S[3..0]的值由4位2进制计数器LPM_COUNTER产生，计数时钟是Sclk（图2-1）；此外，设M=0，选择算术运算，M=1为逻辑运算，C N为低位的进位位；
F[7..0]为输出结果，C O为运算后的输出进位位。
两个8位数据由总线IN[7..0]分别通过两个电平锁存器74373锁入，ALU功能如表所示。
四．仿真及软件设计
Vhd编程（非自己写，粘贴了群里文件）：
将编程存为器件以及定制74373b，如图
bdf电路图:
五．实验结果分析及回答问题（或测试环境及测试结果）实验问题：
发现是
后来将IN[7…0]改为IN[7..0]
运行成功
仿真结果：
经检验结果正确：。
运算器实验报告
运算器实验报告
实验目的
本次实验的主要目的是研究计算机运算器的工作原理，并通过实验模拟计算器的加减乘除运算，以达到对运算器工作原理的理解与掌握的目的。
实验器材
该实验所需的器材主要有：
1.计算机运算器实验板
2.示波器
3.数字信号发生器
4.电缆线
5.万用表
6.电子元器件
实验步骤
1.根据实验板说明书进行组装，接通电源，检查实验板是否能够正常工作。
2.使用数字信号发生器提供输入信号，将输入信号通过运算器
进行运算，从而得到相应的输出信号。
3.使用示波器观测输入信号和输出信号的波形，以评估运算器
的各项性能指标。
4.通过电缆线将运算器连接到计算机，将运算器的输出信号保
存至计算机硬盘，以方便后续处理和分析。
实验结果
通过对实验板的组装和调试，我们成功地实现了模拟计算器的
加减乘除运算。
同时，我们还使用示波器观测到了输入信号和输
出信号的波形，并通过电缆线将运算器连接到计算机，将运算器
的输出信号保存到了计算机硬盘中。
实验总结
本次实验结束后，我们深刻地认识到了计算机运算器的重要性。
在计算机系统中，运算器扮演着极为关键的角色，通过对各种数
字信号进行加减乘除等运算，完成了计算机的复杂计算任务。
因此，对运算器的研究和掌握显得十分必要，尤其是在计算机科学
与技术领域，更是必不可少的一部分。
最后，我们要感谢老师对我们的指导和支持，在这个实验中，我们更加深入地了解了计算机的原理与工作机制。
希望在未来的学习中能够发扬这种学习精神，更好地掌握计算机科学与技术的核心内容，为我们的学习和研究提供有力的支撑。
实验一 运算器实验
实验一 运算器实验
实验目的、器材和内容
一、实验目的 ① 掌握16位串/并运算器的工作原理及设计方法。 ② 掌握4位函数发生器74LS181、 先行进位发生器74LS182 以及多功能8位移位寄存器74198的工作原理和使用方法。 二、实验器材 FD-CES-B实验仪一台，FD-CES-B运算器实验板一块，示波器 一台。 三、实验内容 ① 用四片4位并行算术逻辑单元74181、一片先行进位发生 器74182、两片74198及两片74377等，组装一个组间串行/ 并行进位可变的16位运算器。 ② 验证集成电路74181、74198的功能。 ③ 分别测试16位运算器组间串行进位和组间并行进位情况 下的延迟时间。
四、实验原理
四、实验原理（续）
实验原理图
见单独的幻灯片
五、验证
五、验证（续）
五、验证（续）
在实验箱上各开关的作用： K0～K7：数据低8位，K16～K23：数据高8位 K8、K9：用来将结果从74181传送到74198（K8、K9 必须和单脉冲开关S2一起使用）
K10：M，控制选择算术或逻辑运算 K11：CN，算术运算时来自低位的进位 K12～K15：S0～S3，选择16个状态中的一个
六、验证举例
例1：F=A加B （设A=2，B=3）（注：F=A加 B是算术加，F=A+B是逻辑加） ① 设置第一个数据：利用逻辑运算F=B
六、验证举例（续）
六、验证举例（续）
七、延迟时间波形
串行
并行
基本运算器实验实验报告
基本运算器实验实验报告一、实验目的本次基本运算器实验的主要目的是深入理解计算机中基本运算的原理和实现方式，通过实际搭建和测试运算器电路，掌握加法、减法、乘法和除法等基本运算的逻辑实现，以及运算过程中的进位、借位和溢出等概念。
同时，通过实验培养我们的动手能力、逻辑思维能力和问题解决能力，为进一步学习计算机组成原理和数字电路等相关课程打下坚实的基础。
二、实验设备与环境1、实验设备数字电路实验箱示波器逻辑分析仪万用表2、实验环境实验室提供稳定的电源和良好的通风条件。
三、实验原理1、加法器半加器：只考虑两个一位二进制数相加，不考虑低位进位的加法电路。
其逻辑表达式为：和＝ A ⊕ B，进位＝ A ∧ B。
全加器：考虑两个一位二进制数相加以及低位进位的加法电路。
其逻辑表达式为：和＝ A ⊕ B ⊕ C_in，进位＝（A ∧ B) ∨（A ∧C_in) ∨（B ∧ C_in)。
多位加法器：通过将多个全加器级联可以实现多位二进制数的加法运算。
2、减法器利用补码原理实现减法运算。
将减数取反加 1 得到其补码，然后与被减数相加，结果即为减法的结果。
3、乘法器移位相加乘法器：通过将被乘数逐位与乘数相乘，并根据乘数对应位的值进行移位相加，得到乘法结果。
4、除法器恢复余数法除法器：通过不断试商、减去除数、恢复余数等操作，逐步得到商和余数。
四、实验内容与步骤1、加法器实验按照实验原理图，在数字电路实验箱上连接全加器电路。
输入不同的两位二进制数 A 和 B 以及低位进位 C_in，观察输出的和 S 和进位 C_out。
使用示波器和逻辑分析仪监测输入和输出信号的波形，验证加法器的功能。
2、减法器实验按照补码原理，设计减法器电路。
输入被减数和减数，观察输出的差和借位标志。
使用万用表测量相关节点的电压，验证减法器的正确性。
3、乘法器实验搭建移位相加乘法器电路。
输入两位二进制被乘数和乘数，观察输出的乘积。
通过逻辑分析仪分析乘法运算过程中的信号变化。
(计算机组成原理)实验一运算器实验
D
红色：运算器控制信号
BUS UNIT
蓝色：器件中信号
运算器电路图
M
S3
当为减
S2
法算术
S1
运算时
S0
输出1
ALU TO BUS
D7-D0
ALU-B
B7 B6 B5 B4 B3 B2 B1 B0 +5
A7
A6
A74LS2455
A4
A3
A2
A1
DIR E
A0
+5 +5
ZI D SET Q
1K
Q
CLR
Ci
返回
CN+4 F3 F2 F1 F0
S3
S2
ALU(74LS181)
S1 S0
M
CN
A3 A2 A1 A0 B3 B2 B1 B0
F3 F2 F1 F0
S3
S2
ALU(74LS181)
S1 S0
M
CN+4
A3 A2 A1 A0 B3 B2 B1 B0CN
S3 S2 S1 S0 M
Cn181
DA1，DA2：两片74LS273
T4 T1 B-IR
I3-I0
寄存器 译码
B-R0
MA6 -MA0
B-R1 B-R2
B-R3
R0-B
R1-B
R2-B
MA6-MA0
R3-B
D6-D0
J1
I7-I2
T1 微地址锁存器 OE CLK Q6-Q0 CLR
|
J5
FZ
指令译码器
FC
INT
T4 KA
7
KB
Q6-Q0
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算机科学与技术系实验报告专业名称计算机科学与技术课程名称计算机组成原理项目名称运算器实验班级 15学号姓名 L同组人员无实验日期 2015/10/29一、实验目的与要求目的：①了解运算器的组成结构。
②掌握运算器的工作原理。
要求：①实验之前，应认真准备，写出实验步骤和具体设计内容。
②应在实验前掌握所有控制信号的作用。
③实验过程中，应认真进行实验操作。
④实验之后，应认真思考总结，写出实验报告，包括实验步骤二、实验逻辑原理图与分析2.1 画实验逻辑原理图图3-1 运算器原理图2.2 逻辑原理图分析如上图3-1，运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A和暂存器B，三个部件同时接受来自A和B的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3……S0和CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。
如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU零标志。
ALU中所有模块集成在一片CPLD中。
逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。
移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图3-2所示。
图中显示的是一个4*4的矩阵（系统中是一个8*8的矩阵）。
每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即：⑴对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连，而没有同任何输入相连的则输出连接0。
⑵对于循环右移功能，右移对角线同互补的左移对角线一起激活。
列如，在4位矩阵中使用‘右1’和‘左3’对角线来实现右循环1位。
⑶对于未连接的输出位，移位时使用符号扩展或是0填充，具体由相应的指令控制。
使用另外的逻辑进行移位总量译码和符号判别。
图3-2 交叉开关桶形移位器原理图运算器部件由一片CPLD 实现。
ALU 的输入和输出通过三态门74LS245连到CPU 内总线上，另外还有指示灯标明进位标志FC 和零标志FZ 。
请注意：实现箱上凡丝印标注有马蹄形标记‘ ’，表示这两根排针之间是连通的。
图中除T4和CLR ，其余信号均来自于ALU 单元的排线座，实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的T1、T2、T3、T4，CLR 都连接至CON 单元的CLR 按钮。
T4由时序单元的TS4提供，其余控制信号均由CON 单元的二进制数据开关模拟给出。
控制信号中除T4为脉冲信号外，其余均为电平信号，其中ALU_B 为低有效，其余为高有效。
暂存器A 和暂存器B 的数据能在LED 灯上实时显示，原理如图3-3所示（以A0为例，其它相同）。
进位标志FC 、零标志FZ 和总线总线D7……D0的显示原理也是如此。
图3-3 A0 显示原理图ALU 和外围电路的连接如图3-4所示，图中的小方框代表排针座。
运算器的逻辑功能表如下表所示，其中S3 S2 S1 S0 CN 为控制信号，FC 为进位标志，FZ 为运算器零标志，表中功能栏内的FC 、FZ 表示当前运算会影响到该标志。
三、数据通路图及分析连接好实验电路，并检查无误。
将时序与操作台单元的开关KK2置为‘单拍’档，开关KK1、KK3置为‘运行’档。
打开电源开关，如果听到有滴报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。
然后按动CON单元的CLR按钮，将运算器的A、B和FC、FZ清零。
用输入开关向暂存器A置数。
拨动CON单元的SD27……SD20数据开关形成二进制数01100101（或其它数值），数据显示亮为‘1’，灭为‘0’。
置LDA=1，LDB=0，连续按动时序单元的ST按钮，产生一个T4上沿，则将二进制数01100101置入暂存器A中，暂存器A的值通过ALU单元的A7……A0八位LED灯显示。
用输入开关向暂存器B置数。
拨动CON单元的SD27……SD20数据开关，形成二进制数10100111（或其它数值）。
置LDA=0，LDB=1，连续拨动时序单元的ST按钮，产生一个T4上沿，则将二进制数10100111置入暂存器B中，暂存器B的值通过ALU单元的B7……B0八位LED灯显示。
改变运算器的功能设置，观察运算器的输出。
置ALU_B=0、LDA=0、LDB=0,然后按下表置S3、S2、S1、S0为0010，运算器作逻辑与运算，置S3、S2、S1、S0为1001，运算器作加法运算。
改变S3、S2、S1、S0的值就在下表中有对应的操作。
4.2 结果数据分析用输入开关向暂存器A置数为65（01100101），此时S3 S2 S1 S0为0000，F=A（直通），ALU_B=0，使三态门有效用输入开关向暂存器B置数为A7（10100111），此时S3 S2 S1 S0为0000，F=A（直通），如果置S3 S2 S1 S0为0001就是F=B(直通)。
此时S3 S2 S1 S0 为0001进行A和B与运算，结果为25此时S3 S2 S1 S0 为0011进行A和B或运算，结果为E7此时S3 S2 S1 S0 为0100进行A非运算，结果为9A此时S3 S2 S1 S0 为0101，把A不带进位循环右移B位，结果为CA,SHF为移位运算部件。
此时S3 S2 S1 S0 为0110，CN=0，A逻辑右移一位，结果为32此时S3 S2 S1 S0 为1000，CN=1，置FC=CN=1，ART为算术运算部件（1）用输入开关向暂存器A置数。
拨动CON单元的SD27……SD20数据开关形成二进制数01100101（或其它数值），数据显示亮为‘1’，灭为‘0’。
此时S3 S2 S1 S0为0000，F=A（直通），ALU_B=0，使三态门有效置LDA=1，LDB=0，连续按动时序单元的ST按钮，产生一个T4上沿，则将二进制数01100101置入暂存器A中，暂存器A的值通过ALU单元的A7……A0八位LED 灯显示。
（2）用输入开关向暂存器B置数。
拨动CON单元的SD27……SD20数据开关，形成二进制数10100111（或其它数值）。
置LDA=0，LDB=1，连续拨动时序单元的ST按钮，产生一个T4上沿，则将二进制数10100111置入暂存器B中，暂存器B的值通过ALU单元的B7……B0八位LED灯显示。
此时S3 S2 S1 S0为0001，F=B(直通)。
4.2 结果数据分析(1)、根据S3 S2 S1 S0 的值对运算器进行逻辑、算术、移位运算进行运算器运算时将控制信号ALU_B、LDA，LDB，置000，S3 S2 S1 S0 为0001进行A和B与运算，结果为25(2)、进行运算器运算时将控制信号ALU_B、LDA，LDB，置000，此时S3 S2 S1 S0 为0011进行A和B或运算，结果为E7(3)、进行运算器运算时将控制信号ALU_B、LDA，LDB，置000，此时S3 S2 S1 S0 为0100进行A非运算，结果为9A(4)、进行运算器运算时将控制信号ALU_B、LDA，LDB，置000，此时S3 S2 S1 S0 为0101，把A不带进位循环右移B位，结果为CA,SHF为移位运算部件。
(5)、进行运算器运算时将控制信号ALU_B、LDA，LDB，置000，此时S3 S2 S1 S0 为0110，CN=0，A逻辑右移一位，结果为32(6)、进行运算器运算时将控制信号ALU_B、LDA，LDB，置000，此时S3 S2 S1 S0 为1000，CN=1，置FC=CN=1，ART为算术运算部件(7)、进行运算器运算时将控制信号ALU_B、LDA，LDB，置000，此时S3 S2 S1 S0 为1001，F=A+B，结果为0C1001，F=A+B，结果为0CF=A+B+FC，结果为0D,FC=1（10)、进行运算器运算时将控制信号ALU_B、LDA，LDB，置000，此时S3 S2 S1 S0 为1011，F=A-B，结果为BE1100，F=A-1，结果为64（12）、进行运算器运算时将控制信号ALU_B、LDA，LDB，置000，此时S3 S2 S1 S0 为1101，F=A+1，结果为66总的运算结果图四、实验问题分析、思考题与小结分析：(1)、74181ALU有两种工作方式，对正逻辑操作来说，算术运算称正逻辑操作，对于负逻辑操作数来说，正好相反。
由于S0－S3有16种状态组合,因此对正逻辑输入与输出而言，有16种算术运算功能和16种逻辑算术功能。
(2)、经比较，实验结果与理论值只有一处是不一样的，算术运算F=A+B+FC的进位标志FC应为0，而实验结果为1,最后证明实验结果是错的。
思考题：1、CON单元的SD27.....SD20数据开关置一个二进制(任意)、LDA=1、LDB=0，连续按动时序单元的ST按钮，实现什么数据通路？答：将SD27.....SD20数据开关置的二进制数置入暂存器A。
2、CON单元的SD27.....SD20数据开关置一个二进制(任意)、LDA=1、LDB=0，连续按动时序单元的ST按钮，实现什么数据通路？答：将SD27.....SD20数据开关置的二进制数置入暂存器B。
3、置ALU_B=0、LDA=0、LDB=0、只（S3、S2、S1、S0、M）=11111，实现了什么数据通路，进行什么运算。
答：允许结果输出，禁止向暂存器Ａ、Ｂ写入数据，且当S3、S2、S1、S0=1111时，为实现任何功能，保留。
4、置ALU_B=0、LDA=0、LDB=0、只（S3、S2、S1、S0、M）=10101，实现了什么数据通路，进行什么运算。
答：允许结果输出，禁止向暂存器Ａ、Ｂ写入数据，且实现了算术运算F=A+B+FC 功能。
５、置ALU_B=0、LDA=0、LDB=0、只（S3、S2、S1、S0、M）=10101运算结果是多少？答：F=OD，FC=0，FZ=0.6、多74181的功能有哪些认识？答：74181是4位的算逻单元，其中红色的标示为输入信号；绿色的标示为输出信号；其中A/B为两个输入的操作数据；F为输出的结果；S为ALU功能选择线：包括各种算术元算和逻辑运算等；Cn为低位向他的进位，Cn+4为他向高位的进位；G为进位产生函数；P为进位传递函数；A=B指示A与B相等的输出信号。
利用它可以组成多位全加器。
小结：通过本次实验了解了运算器的组成结构以及本次实验中用到的一些芯片，掌握了运算器的工作原理。
得分（百分制）实验报告分析评价。