运算器组成实验
计算机组成原理实验三运算器
实验三：八位运算器组成实验一：实验目的：1：掌握运算器的组成原理、工作原理；2：了解总线数据传输结构；3：熟悉简单的运算器的数据通路与控制信号的关系；4：完成给定数据的算术操作、逻辑操作；二：实验条件：1：PC机一台；2：MAX+PLUSⅡ软件；三：实验内容（一）1：所用到的芯片74181：四位算术逻辑运算单元；74244：收发器（双向的三态缓冲器）74273：八位D触发器；74374：八位D锁存器；74163：八进制计数器；7449：七段译码器2:实验电路图（1）运算器电路图（A）数据输入电路由两个十六进制计数器连接成16*16=256进制的计数器，可以实现八位的输入。
（B）运算功能选择电路由一个十六进制计数器组成，可以实现16种不同运算的选择。
再加上逻辑运算器上的M位和Cn位的选择，一共可以实现16*3=48种运算功能。
内部由一个74163构成。
内部结构：（C）数码管扫描显示电路由一个扫描电路scan和一个七段译码器7449组成，scan 内部是一个二选一的多路复用器。
scan内部结构：（D）运算器电路图（2）波形仿真图（A）输入两个数A=05H,B=0AH,O5H DR1,0AH DR2,并通过经由74181在总线上显示。
（B ）对两个数进行各种数学运算和逻辑运算。
加法运算：输出控制：s4s3s2s1=0001,M=0,CN=0 输出使能：ALU_BUS=0 计算结果：05H+0AH=10H四：实验内容（二）给定A,B两个数，设A=05H,B=0AH,完成几种常见的算术运算和逻辑运算画出运算的波形和仿真图（1）逻辑运算：A and B,A or B,取反/A,A⊙B,A⊕B;（2）算术运算：A加B，A加B（带进位），A减B；（3）复合运算：A加B 减（（/A）〃B）加B；（/(A⊙B)减（A⊕B）））加1计算(A加B)减((/A)〃B)后需要重新送入数据B，存入R5并且装载到LDDR2中。
运算器实验实验报告(计算机组成原理)
运算器实验实验报告（计算机组成原理）西安财经学院信息学院《计算机组成原理》实验报告实验名称运算器实验实验室实验楼 418实验日期第一部分8 位算术逻辑运算实验一、实验目的 1、掌握算术逻辑运算器单元 ALU（74LS181）的工作原理。
2、掌握简单运算器的数据传送通路组成原理。
3、验证算术逻辑运算功能发生器 74LSl8l 的组合功能。
4、按给定数据，完成实验指导书中的算术／逻辑运算。
二、实验内容 1 、实验原理实验中所用的运算器数据通路如图 1－1 所示。
其中运算器由两片 74LS181以并/串形成 8 位字长的 ALU 构成。
运算器的输出经过一个三态门 74LS245(U33)到内部数据总线 BUSD0～D7 插座 BUS1～2 中的任一个（跳线器JA3 为高阻时为不接通），内部数据总线通过 LZD0～LZD7 显示灯显示；运算器的两个数据输入端分别由二个锁存器 74LS273（U29、U30）锁存，两个锁存器的输入并联后连至内部总线BUS，实验时通过 8 芯排线连至外部数据总线 E_D0～D7 插座E_J1～E_J3 中的任一个；参与运算的数据来自于 8 位数据开并KD0～KD7，并经过一三态门 74LS245（U51）直接连至外部数据总线 E_D0～E_D7，通过数据开关输入的数据由 LD0～LD7 显示。
图 1-1 中算术逻辑运算功能发生器 74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M 并行相连后连至 6 位功能开关，以手动方式用二进制开关 S3、S2、S1、S0、CN、M 来模拟74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M；其它电平控制信号 LDDR1、LDDR2、ALUB`、SWB`以手动方式用二进制开关 LDDR1、LDDR2、ALUB、SWB 来模拟，这几个信号姓名学号班级年级指导教师李芳有自动和手动两种方式产生，通过跳线器切换，其中ALUB`、SWB`为低电平有效，LDDR1、LDDR2 为高电平有效。
实验2： 运算器组成实验 ----独立方式
河北环境工程学院《计算机组成原理》实验报告作者：系（部）：专业班级：学号：成绩：__________________评阅教师：__________________年月日一、实验目的（1）熟悉逻辑测试笔的使用方法（2）熟悉 TEC-8 模型计算机的节拍脉冲 T1、T2、T3（3）熟悉双端口通用寄存器组的读写操作（4）熟悉运算器的数据传送通路（5）验证 74LS181 的加、减等各种功能（6）按照表中提供的功能自行验证其中几种即可二、预习内容1.什么是机器字长？2.4位操作码可包含多少条指令？3.预习实验指导书相关内容，熟悉实验步骤。
4.复习本次实验所用的各种数字集成电路的性能及工作原理三、实验环境及主要器件1．TEC-8实验系统 1台2. 逻辑测试笔 1支四、实验内容1、用逻辑测试笔测试节拍脉冲信号T1、T2、T32、对下述7组数据进行加、减、与或运算五、实验步骤1.按电路图所示，将运算器模块与实验台操作板上的线路进行连接2.用开关 K15-K0 向通用寄存器堆 RF 内的 R3-R0 寄存器置数据。
然后读出 R3-R0 的数据，在数据总线 DBUS 上显示出来3.验证 ALU 的正逻辑算术、逻辑运算功能4.将“控制转换”开关拨到最中间位置既“独立”灯亮。
测试寄存器写入和读出；【操作模式：1100】接线表和置开关如下表：寄存器完成后可以直接在写寄存器操作模式下，通过 K6、K5 拨动开关查看写入寄存器中的数据，对应的数据灯：A7~A0。
通过 K2、K1 拨动开关也可以查看写入寄存器中的数据，对应的数据灯 B7~B0运算器实验【操作模式：1101】接线表和置开关如下表：。
组成原理实验报告_运算器组成实验
课程实验报告课程名称：计算机组成原理计算机科学与技术学院一、实验名称实验名称：运算器组成实验二、实验目的1、掌握带累加器的运算器实验2、掌握溢出检测的原理及实现方法3、理解有符号数和无符号数运算的区别4、理解基于补码的加\减运算实现原理5、熟悉运算器的数据传输通路三、实验设备JZYL—Ⅱ型计算机组成原理实验仪一台芯片：74LS181运算器芯片2片74LS373 8D锁存器3片四、实验任务自己设计一个电路和利用实验参考电路进行实验，实验要求先将多个运算数据事先存入存储器中，再由地址选中，选择不同的运算指令，进行运算，并将结果显示，还可以进行连续运算和移位，最后将最终结果写入到存储器中。
参考电路：技术要点1）利用74181设计8位运算器；2）设计基于单符号位的溢出检测方法和实现电路。
要求能支持有符号数和无符号数加法运算的溢出检测。
选择适当的数据验证你所设计的电路的功能。
3）利用373芯片增加累加器功能对上述电路进行综合集成，利用多路选择器设计电路，实现对有符号数（用补码进行计算）和无符号数运算、加/减运算的支持；五、设计实验74LS373管脚图74LS373真值表Dn LE OE OnH H L HL H L LX L L Q0X X H 高阻态2）74LS181：74LS181是一个四位运算器。
实验中要用多个如下图所示的异或门来实现数据的奇偶校验。
74LS181 管脚图74LS181 功能表2、设计思路1）将两片74LS181通过373连在一起，通过373的锁存功能实现八位运算2）溢出检测的设计：无符号：无符号运算中，若最高位存在进位，则表示有溢出，否则则表示无溢出，所以只需直接将最高进位位（即Cn+4）与灯相接，高电位表示有溢出，低电位表示无溢出（电路图略）有符号：根据运算过程中最高数据位的进位与符号位的进位位是否一致进行检测，设运算过程中最高数据位的进位产生的进位信号为Cd ，符号位产生的进位信号为Cf ，当参加运算的两数均为正数时，则Cf = 0且符号位之和为Sf = 0，此时若Cd = 1，则导致运算结果的符号位与参加运算的数的符号位不同，会发生溢出；当参加运算的两数为负数，则Cf = 1，且之和为Sf = 0，此时只有Cd = 1才能使Sf = 1，运算结果的符号位才与参加运算的符号相同，若Cd = 0，则Sf = 0导致运算结果的符号位与参与运算的数的符号位不同，也会发生溢出。
运算器组成实验
运算器组成原理实验目的1,掌握算术逻辑运算加、减、乘、与的逻辑运算。
2，熟悉简单运算器的数据传送通路。
3，验证实验台运算器的8位加、减、乘、与、直通功能。
实验电路（注明每一个部件即每一个信号作用）出厂时提供的微程序控制器由下述部件组成:（1）由5片28C64组成的控制存储器，存放微指令。
微指令格式采用全水平型，微指令字长35位。
其中顺序控制部分10位，操作控制字段25位，操作控制字段全部采用直接表示法。
（2）微地址寄存器，对控制存储器提供微程序地址。
（3）跳转开关JUMP。
这是一组6跳线开关。
当用短路子将它们连通时，微地址寄存器从本实验系统提供的微程序地址译码电路得到新的微程序地址。
当他们被断开时，用户提供自己的新微程序地址。
这样用户能够使用自己设计的微程序地址译码电路。
（4）微程序地址译码电路。
微程序地址译码电路产生后继微程序地址，它由4片小规模器件构成。
控制台由若干指示灯和若干拨动开关组成，用于给数据通路置数、设置控制信号、显示各种数据使用。
数据开关SW7—SW0 ，用于向数据通路中的器件置数。
双位拨动开关K15—K0，实验中用于模拟数据通路部分所需的电平控制信号。
8个红色发光二极管组成数据指示灯，显示数据总线或者指令寄存器的状态。
8个绿色发光二极管组成地址指示灯，显示地址寄存器AR1和AR2的内容。
6个黄色发光二极管组成微地址指示灯，显示微程序地址。
其他指示灯显示判断标志P3、P2、P1、P0，中断允许标志IE、进位C。
微动开关CLR#、QD、INTR产生CLR#、QD、INTR单脉冲，负的CLR#脉冲对全机进行复位，正的INTR脉冲作为中断请求信号，正的QD脉冲启动计算机运行。
单步、单拍、单指开关设置单步、单拍、单指三种非连续工作方式。
单拍方式，每次只执行一条微指令。
在单指方式下，每次只执行一条指令。
单步方式实际上是硬连线控制器下的单指方式。
控制台方式开关SWC、SWB、SWA定义了五种工作方式：启动程序，读双端口存储器，写双端口存储器，加载寄存器堆，读寄存器堆。
实验01 运算器组成实验
实验一运算器组成实验一、实验目的1、通过实验进一步熟悉运算器的组成结构。
2、通过实验理解多功能ALU的设计方法。
3、通过实验理解程序标志位的产生和管理方法。
二、实验步骤1、打开已有的实验工程目录：“ALU”。
通过双击目录中的QuartusII工程文件“4BitALU.qpf”，利用QuartusII软件打开已经建好的实验工程。
图1 打开QuartusII工程2、打开工程后，QuartusII软件的界面如图2所示。
在软件窗口的左边区域的“Project Navigator”列表栏中，选择“files”选项卡，我们可以看到列表栏中列出了这个工程中的设计文件。
本工程的设计文件说明在表1中列举出来。
表1 工程设计文件说明表设计文件说明对应组件文件DFFCE.vhd VHDL设计文件，设计一个带锁存信号的D触发器DFFCE.bsf4BitReg.bdf 使用DFFCE组件创建的4位寄存器，且带有锁存信号4BitReg.bsfFulladder.bdf 一位全加器Fulladder.bsf4BitAdder.bdf 由Fulladder组件创建的4位行波进位加法器4BitAdder.bsf4BitSuber.bdf 利用4BitAdder组件创建的4位减法器4BitSuber.bsf4BitAnder.bdf 4位与运算部件4BitAnder.bsf4BitOrer.bdf 4位或运算部件4BitOrer.bdf4Mux1.bdf 4选1选择器4Mux1.bsfJustALU.bdf 利用以上组件创建的多功能ALU，可以完成“加、减、与、或”运算JustALU.bsf4BitALU.bdf 运算器设计文件其中，设计文件“4BitALU.bdf”还没有完成，需要由实验者在原有设计基础上添加合理设计，完成运算器的功能。
图2 工程界面图3、如图3上所示，“运算器”构建在4BitALU的设计文件中，ALU与缓存数据的寄存器已经实现直连。
运算器实验-计算机组成原理
实验题目运算器实验一、算术逻辑运算器1.实验目的与要求：1.掌握算术逻辑运算器单元ALU（74LS181）的工作原理。
2.掌握简单运算器的数据传送通道。
3.验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能。
4.能够按给定数据，完成实验指定的算术/逻辑运算。
2.实验方案：（一）实验方法与步骤1实验连线按书中图1－2在实验仪上接好线后，仔细检查正确与否，无误后才接通电源。
每次实验都要接一些线，先接线再开电源，这样可以避免烧坏实验仪。
2 用二进制数据开关分别向DR1寄存器和DR2寄存器置数。
3 通过总线输出寄存器DR1和DR2的内容。
（二）测试结果3.实验结果和数据处理：1)SW-B=0时有效，SW-B=1时无效，因其是低电平有效。
ALU-B=0时有效，ALU-B=1时无效，因其是低电平有效。
S3,S2,S1,S0高电平有效。
2)做算术运算和逻辑运算时应设以下各控制端：ALU-B SW-B S3 S2 S1 S0 M Cn DR1 DR23)输入三态门控制端SW-B和输出三态门控制端ALU-B不能同时为“0”状态，否则存在寄存器中的数据无法准确输出。
4)S3,S2,S1,S0是运算选择控制端,有它们决定运算器执行哪一种运算;M是算术逻辑运算选择,M=0时,执行算术运算,M=1时,执行逻辑运算;Cn是算术运算的进位控制端，Cn=0(低电平)，表示有进位，运算时相当于在最低位上加进位1，Cn=1(高电平)，表示无进位。
逻辑运算与进位无关;、ALU-B是输出三态门控制端，控制运算器的运算结果是否送到数据总线BUS上。
低电平有效。
SW-B是输入三态门的控制端，控制“INPUT DEVICE”中的8位数据开关D7～D0的数据是否送到数据总线BUS上。
低电平有效。
5)DR1、DR2置数完成后之所以要关闭控制端LDDR1、LDDR2是为了确保输入数据不会丢失。
6)A+B是逻辑运算，控制信号状态000101；A加B是算术运算，控制信号状态100101。
运算器组成实验1
运算器组成实验（1）---计算机组成原理一、实验目的：1、在理解有关运算器基本知识基础上，掌握运算器的基本组成和工作原理。
2、熟悉ALU的工作原理，掌握四位ALU（74ls181）芯片运算功能和具体操作。
3、熟悉本实验中运算器的数据传送通路。
二、实验设备：JYS-3型计算机组成原理教学试验仪三、实验内容：了解运算器基本组成和工作原理，设计实验，完成电路图，验证电路逻辑功能。
四、电路工作原理与电路：运算器组成实验电路主要分两大部分:两片4位ALU和两片8D触发器构成的数据寄存器DR1、DR2,8位运算单元ALU的运算结果通过三态门缓冲器，经过ALU->BUS控制决定是否送往数据总线。
实验中参与运算的输入实验数据，在SW0->SW7设置开关量，经过另一个三态门缓冲器，在SW->BUS控制下送往总线，接电平显示灯，以及在LDDR1（或LDDR2）高电平时，在T4前沿时刻将总线上的数据打入DR1（或DR2）。
如下图是运算器组成原理图：五、实验步骤：1、按照下图连接电路线：2、复核检查无误后，开启电源。
将K22、K23置“11”，使电路处于单步状态运行，时序发生器处于单拍输出状态。
3、将K8、K9置“10”，关闭ALU输出端三态门缓冲器IC28,打开三态门缓冲器IC27。
4、K13-K20模拟开关，向寄存器送数据。
先将K6K7置“10”，设置开关为55H（01010101），按下P0按钮，将数据送入DR1。
然后K6K7置“01”，设置开关为AAH（10101010），按下P0按钮，将数据送入DR2。
5、然后将K8K9置“01”，将输出端三态门打开，并将其他都置低电平。
6、用K0-K3模拟S3-S0,K4模拟M,K5模拟Cn。
将K0-K5设置相应的高低电平，来验证下表的功能。
7、实验完成，拆线，整理试验箱。
六、实验总结：1、验证逻辑功能时，要将K13-K20开关全部置低电平，保证实验的正确性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验二 运算器组成实验1．算术逻辑运算实验一．实验目的1． 了解简单运算器的数据传输通路。
2． 验证运算功能发生器的组合功能。
3． 掌握算术逻辑运算加、减、与的工作原理。
4． 验证实验台运算的8位加、减、与、直通功能。
5． 按给定数据，完成几种指定的算术和逻辑运算。
二．实验内容1．实验原理算术逻辑单元ALU 的数据通路如图2-1所示。
其中运算器ALU181根据74LS181的功能用VHDL 硬件描述语言编辑而成，构成8位字长的ALU 。
参加运算的两个8位数据分别为A[7..0]和B[7..0]，运算模式由S[3..0]的16种组合决定，而S[3..0]的值由4位2进制计数器LPM_COUNTER 产生，计数时钟是Sclk （图2-1）；此外，设M=0，选择算术运算，M=1为逻辑运算，C N 为低位的进位位；F[7..0]为输出结果，C O 为运算后的输出进位位。
两个8位数据由总线IN[7..0]分别通过两个电平锁存器74373锁入，ALU 功能如表2-1所示。
表2-1ALU181的运算功能 选择端 高电平作用数据S3 S2 S1 S0 M=H M=L 算术操作逻辑功能Cn=L （无进位）Cn=H （有进位）0 0 0 0 A F =A F = 1加A F =0 0 0 1 B A F += B A F +=)(B A F +=加10 0 1 0 B A F = B A F += B A F +=+10 0 1 1 0=F=F 减1（2的补码）0=F0 1 0 0 AB F =B A A F 加=B A A F 加=加10 1 0 1 B F = )(B A F +=加B A)(B A F +=加B A +10 1 1 0 B A F ⊕= B A F 减=1减减B A F =0 1 1 1 B A F = B A F +=1)(减B A F +=1 0 0 0 B A F +=AB A F 加= AB A F 加=加1 1 0 0 1 B A F ⊕=B A F 加= B A F 加=加11 0 1 0 B F =AB B A F ）加（+=AB B A F 加)(+=加11 0 1 1 AB F = AB F =1减AB F =1 1 0 0 1=FA A F 加=* 1加加A A F =1 1 0 1 B A F +=A B A F ）加（+= A B A F ）加（+=加1 1 1 1 0 B A F += A B A F ）加（+=A B A F ）加（+=加11 1 1 1A F =A F =1减A F =注1、* 表示每一位都移至下一更高有效位, “+”是逻辑或，“加”是算术加 注2、在借位减法表达上，表2-1与标准的74181的真值表略有不同。
三．实验步骤（1）设计ALU 元件在Quartus II 环境下，用文本输入编辑器Text Editor 输入ALU181.VHD 算术逻辑单元文件，编译VHDL 文件，并将ALU181.VHD 文件制作成一个可调用的原理图元件。
（2）以原理图方式建立顶层文件工程选择图形方式。
根据图2-1输入实验电路图，从Quartus II的基本元件库中将各元件调入图形编辑窗口、连线，添加输入输出引脚。
将所设计的图形文件ALU.bdf保存到原先建立的文件夹中，将当前文件设置成工程文件，以后的操作就都是对当前工程文件进行的。
（3）器件选择选择Cyclone系列，在Devices中选择器件EP1C6QC240C8。
编译，引脚锁定，再编译。
引脚锁定后需要再次进行编译，才能将锁定信息确定下来，同时生成芯片编程/配置所需要的各种文件。
（4）芯片编程Programming（可以直接选择光盘中的示例已完成的设计进行验证实验）打开编程窗口。
将配置文件ALU.sof下载进GW48系列现代计算机组成原理系统中的FPGA中。
（5）选择实验系统的电路模式是NO.0，验证ALU的运算器的算术运算和逻辑运算功能根据表2-1，从键盘输入数据A[7..0]和B[7..0]，并设置S[3..0]、M、Cy，验证ALU运算器的算术运算和逻辑运算功能，记录实验数据。
图2-1 算术逻辑单元ALU实验原理图四．实验任务（1）按图2-1所示，在本验证性示例中用数据选择开关（键3控制）的高/低电平选择总线通道上的8位数据进入对应的74373中；即首先将键3输入高电平，用键2、键1分别向A[7..0] 置数01010101（55H），这时在数码管4/3上显示输入的数据（55H）；然后用键3输入低电平，再用键2、键1分别向B[7..0]置数10101010（AAH），这时在数码管2/1上显示输入的数据（AAH）；这时表示在图2-1中的两个74373锁存器中分别被锁入了加数55H和被加数AAH。
可双击图2-1的ALU181元件，了解其VHDL描述。
（2）设定键8为低电平，即M=0（允许算术操作），键6控制时钟SCLK，可设置表2-1的S[3..0]=0 ~ F。
现连续按动键6，设置操作方式选择S[3..0]=9（加法操作），使数码管8显示9，以验证ALU的算术运算功能：当键7设置cn=0（最低位无进位）时，数码管7/6/5=0FF（55H+AAH=0FFH）；当键7设置cn=1（最低位有进位）时，数码管7/6/5=100（55H+AAH+1=100H）；（3）若设定键8为高电平，即M=1，键KEY6控制时钟SCLK，设置S[3..0]=0~F，KEY7设置cn=0或cn=1，验证ALU 的逻辑运算功能，并记录实验数据。
表2-2 A[7..0]，B[7..0]设置值检查F[7..0] SW_B 寄存器内容S3 S2 S1 S0 M BUSA[7..0] B[7..0]01010101 101010101001010101 1010101010(4) 验证ALU181的算术运算和逻辑运算功能，ALU181模块功能可参照表2-1。
表2-3给定了寄存器DRl=A[7..0]和DR2=B[7..0]的数据(十六进制)，要求根据此数据对照逻辑功能表所得的理论值(要求课前完成)与实验结果值进行比较(均采用正逻辑0)。
(4)表2-4列出了8种常用的算术与逻辑运算要求指定的操作内容，正确选择运算器数据通路、控制参数S3、S2、S1、S0、M，并将实验结果值填入括号内，表中给定原始数据DR1=A[7..0]和DR2=B[7..0]，以后的数据取自前面运算的结果。
表2-3S3 S2 S1 S0 A[7..0] B[7..0]算术运算M=0逻辑运算（M=1）cn=0（无进位）cn=1（有进位）0000 A A 5 5 F=（）F=（）F=（）000 1 A A 5 5 F=（）F=（）F=（）0010 A A 5 5 F=（）F=（）F=（）001 1 A A 5 5 F=（）F=（）F=（）0100 F F 0 1 F=（）F=（）F=（）010 1 F F 0 1 F=（）F=（）F=（）0110 F F 0 1 F=（）F=（）F=（）011 1 F F 0 1 F=（）F=（）F=（）1000 F F F F F=（）F=（）F=（）100 1 F F F F F=（）F=（）F=（）1010 F F F F F=（）F=（）F=（）101 1 F F F F F=（）F=（）F=（）1100 5 5 0 1 F=（）F=（）F=（）110 1 5 5 0 1 F=（）F=（）F=（）1110 5 5 0 1 F=（）F=（）F=（）111 1 5 5 0 1 F=（）F=（）F=（）表2-4 8种常用的算术与逻辑运算操作S3 S2S1S0 M Cn DR1 DR2 运算关系及结果显示Cn4 逻辑乘66 FF D R1．D R2→D R2()传送D R1→D R2()按位加D R1 D R2→D R2()取反1DR→D R2()加1 D R2+1→D R2()求负2DR+1→D R2()加法D R1+D R2→D R2()减法D R1–D R2→D R2()五．实验要求1、做好实验预习，掌握运算器的数据传送通路和ALU的功能特性，并熟悉本实验中所用的控制台开关的作用和使用方法。
2、写出实验报告，内容是：①实验目的；②按理论分析值填写好表2-2、表2-3和表2-4，给出对应的仿真波形。
③列表比较实验数据（2）的理论分析值与实验结果值；并对结果进行分析。
实验结果与理论分析值比较，有没有不同？为什么? ④通过本实验，你对运算器ALU有何认识，有什么心得体会？六．实验题与思考题1．用VHDL实现输入暂存器74373B的功能，及模式选择计数器LPM_COUNTER的功能。
3．用VHDL表达整个ALU实验电路的功能，对电路进行仿真、引脚锁定、并在实验台上实现其功能。
4．用VHDL设计一个简化的8位alu，具有基本算术运算（加、减、带进位加、减）功能和逻辑运算（与AND、或OR、异或XOR、非NOT等）功能，给出仿真波形，并在实验台上实现。
5．用VHDL设计一个16位的ALU，实现基本的算术逻辑运算，为了节省逻辑资源，建议使用两个8位ALU模块级联而成。
6．对ALU181进行算术运算和逻辑运算的功能仿真，并记录仿真波形。
2．带进位算术运算实验一．实验目的1、验证带进位控制的算术运算功能发生器的功能。
2、按指定数据完成几种指定的算术运算。
二．实验原理在实验（1）的基础上增加进位控制电路，将运算器ALU181的进位位送入D锁存器，由T4和CN控制其写入，在此，T4是由键5产生的脉冲信号，这时，CN的功能是电平控制信号（高电平时，CN有效），控制是否允许将进位信号co加入下一加法周期的最低进位位，从而可实现带进位控制运算。
图2-2A 带进位控制的ALU三．实验步骤（1）根据电路图2-2A和波形图B，首先使键5（T4）和键7（CN）=0；键8（M）和键3（A0_B1）=1；连续按键6，使产生9个脉冲，这时数码管8显示9(作加法运算)；再用键2，键1输入加数9DH（数码管4/3显示9D）；（2）按键3=0，再用键2，键1输入被加数E5H（数码管4、3、2、1分别显示加数和被加数）；再将键8（M）置0，使ALU作算术运算，这时可以从数码管6，5上看到9DH+E5H=82H（低8位和）；（3）先将键7（CN）置为1(允许锁存ALU的进位)，再用键5（T4）产生一个正脉冲，就能将进位锁入D触发器中：数码管7将显示1，表示加法有进位，并被锁；同时可以看到此进位被累加，使数码管6，5=83H。
（4）置键8=1，在实验箱上作逻辑运算方面的实验，给出相应的仿真波形图；（5）利用带进位控制，控制T4，分别由低到高输入3个8位加数和被加数，计算24位加法：7AC5E9 H+ BD5AF8H = ？最后按照下表完成实验，记录实验数据，给出对应仿真波形图。