《计算机组成原理》实验报告---8位算术逻辑运算实验
计算机组成实验报告-算数逻辑运算实验
计算机组成实验报告:算术逻辑运算姓名(学号):组号: 18 试验日期:2011/11/111·实验目的: 了解运算器的组成结构及工作原理，学习运算器的设计方法，掌握简单运算器的数据传输通路，验证运算功能发生器74LS181的组合功能。
2·试验仪器: TDN-CM++教学实验系统一套3·实验原理：由两片181器件组成8位算术逻辑运算器，8位数据开关提供运算器的操作数，通过三态门（SW-B）的控制信号送入数据总线，由LDDR1•T4或LDDR2•T4控制信号分别打入DR1或DR2锁存器，置入181数据输入端A、B。
然后由181的S0、S1、S2、S3、M、CN控制信号，进行运算（有32种运算，功能表在34页），结果由181的F端输出，通过三态门（ALU-B）的控制信号送入数据总线。
例如5+3的操作图2.6-1 运算器通路图掌握主要的控制信号的作用：SW-B、ALU-B、LDDR1、LDDR2、T4、S0、S1、S2、S3、M、CN4·实验步骤：（1）按图连接电路，检查无误（图中有小圆圈标明的需要用户连接）算术逻辑实验接线图（2）打开电源开关（3）用输入开关向暂存器DR1置数：拨动输入开关形成二进制数01100101。
亮灯为0，熄灯为1。
使用SWITCH UNIT单元中的开关SE-B=0、ALU-B=1、LDDR1=1、LDDR2=0。
按动微动开关KK2，将二进制数01100101置入DR1中。
（4）用输入开关向暂存器DR2置数：拨动输入开关形成二进制数10100111。
SW-B=0、ALU-B=1保持不变，改变LDDR1、LDDR2，使LDDR1=0、LDDR2=1。
按动微动开关KK2，将10100111置入DR2中。
（5）检验DR1和DR2中存在的数是否正确：关闭数据输入三态门（SW-B=1），打开ALU输出三态门（ALU-B=0），并使LDDR1=0，LDDR2=0，关闭寄存器。
计算机组成原理实验报告-八位补码加减法器的设计与实现
计算机科学与技术学院计算机组成原理实验报告书实验名称八位补码加/减法器的设计与实现班级学号姓名指导教师日期成绩实验1八位补码加/减法器的设计与实现一、实验目的1.掌握算术逻辑运算单元（ALU）的工作原理。
2.熟悉简单运算器的数据传送通路。
3.掌握8位补码加/减法运算器的设计方法。
4.掌握运算器电路的仿真测试方法二、实验任务1．设计一个8位补码加/减法运算器（1）参考图1，在QUARTUS II里输入原理图，设计一个8位补码加/减法运算器。
（2）创建波形文件，对该8位补码加/减法运算器进行功能仿真测试。
（3）测试通过后，封装成一个芯片。
2．设计8位运算器通路电路参考下图，利用实验任务1设计的8位补码加/减法运算器芯片建立运算器通路。
3．利用仿真波形，测试数据通路的正确性。
设定各控制信号的状态，完成下列操作，要求记录各控制信号的值及时序关系。
（1）在输入数据IN7~IN0上输入数据后，开启输入缓冲三态门，检查总线BUS7~BUS0上的值与IN0~IN7端输入的数据是否一致。
（2）给DR1存入55H，检查数据是否存入，请说明检查方法。
（3）给DR2存入AAH，检查数据是否存入，请说明检查方法。
（4）完成加法运算，求55H+AAH，检查运算结果是否正确，请说明检查方法。
（5）完成减法运算，分别求55H-AAH和AAH-55H，检查运算结果是否正确，请说明检查方法。
（6）求12H+34H-56H，将结果存入寄存器R0，检查运算结果是否正确，同时检查数据是否存入，请说明检查方法。
三、实验要求（1）做好实验预习，掌握运算器的数据传送通路和ALU的功能特性。
（2）实验完毕，写出实验报告，内容如下：①实验目的。
②实验电路图。
③按实验任务3的要求，填写下表，以记录各控制信号的值及时序关系。
表中的序号表示各控制信号之间的时序关系。
要求一个控制任务填一张表，并可用文字对有关内容进行说明。
⑤实验体会与小结。
四、实验预习内容1.实验电路设计原理及思路说明本实验利用基本逻辑门电路设计一位全加器（FA），如表1：加法又可以实现减法，所以使用了一个M输入来进行方式控制加减。
计算机组成原理算术逻辑运算实验
实验2 算术逻辑运算实验一、实验目的1.掌握简单运算器的组成以及数据传送通路2.验证运算功能发生器（74LS181）的组合功能二、实验设备74LS181（两片）,74LS273(两片), 74LS245(一片),开关若干,灯泡若干,单脉冲一片三、实验原理实验中的运算器由两片74LS181以并/串形式构成8位字长的ALU。
运算器的输出经过一个三态门（74LS245）和数据总线相连，运算器的两个数据输入端分别由两个锁存器（74LS373）锁存，锁存器的输入连至数据总线，数据开关用来给出参与运算的数据(A和B)，并经过一个三态门（74LS245）和数据显示灯相连，显示结果。
74LS181：完成加法运算74LS273：输入端接数据开关，输出端181。
在收到上升沿的时钟信号前181和其输出数据线之间是隔断的。
在收到上升沿信号后，其将输出端的数据将传到181，同时，作为触发器，其也将输入的数据进行保存。
因此，通过增加该芯片，可以通过顺序输入时钟信号，将不同寄存器中的数据通过同一组输出数据线传输到181芯片的不同引脚之中74LS245：相当于181的输出和数据显示灯泡组件之间的一个开关，在开始实验后将其打开，可以使181的运算结果输出并显示到灯泡上四、实验步骤1. 选择实验设备：根据实验原理图，将所需要的组件从组件列表中拖到实验设计流程栏中。
2. 搭建实验流程：将已选择的组件进行连线（鼠标从一个引脚的端点拖动到另一组件的引脚端，即完成连线）。
搭建好的实验流程图如图2所示。
具体操作如下:①将74LS273芯片的0-7号引脚（数据端从低到高）及9号引脚（复位端）接到开关上，8号引脚接至单脉冲组件，左右两个74LS273芯片分别保存参与运算的数据A和B。
接着把两个74LS273组件的11-14号引脚（数据的低四位）分别接到74LS181组件（左）的0-7号引脚上，其中0－3号引脚为A的低四位，4－7号引脚为B的低四位。
计算机组成原理实验报告 算术逻辑运算单元实验
西华大学数学与计算机学院实验报告课程名称：计算机组成原理年级：2011级实验成绩：指导教师：祝昌宇姓名：蒋俊实验名称：算术逻辑运算单元实验学号：312011*********实验日期：2013-12-15一、目的1. 掌握简单运算器的数据传输方式2. 掌握74LS181的功能和应用二、实验原理（1）ALU单元实验构成1、结构试验箱上的算术逻辑运算单元上的运算器是由运算器由2片74LS181构成8字长的ALU 单元。
2、2片74LS373作为2个数据锁存器（DR1、DR2），8芯插座ALU-OUT作为数据输入端，可通过短8芯扁平电缆，把数据输入端连接到数据总线上。
3、运算器的数据输出由一片74LS244（输出缓冲器）来控制，8芯插座ALU-OUT作为数据输出端，可通过短8芯扁平电缆把数据输出端连接到数据总线上。
（2）ALU单元的工作原理数据输入锁存器DR1的EDR1为低电平，并且D1CK有上升沿时，把来自数据总线上的数据打入锁存器DR1。
同样，使EDR2为低电平，并且D2CK有上升沿时，把来自数据总线上的数据打入锁存器DR2。
算术逻辑运算单元的核心是由2片74LS181构成，它可以进行2个8位二进制数的算术逻辑运算，74LS181的各种工作方式可通过设置其控制信号来实现（S0、S1、S2、S3、M、CN）。
当实验者正确设置了74LS181的各个控制信号，74LS181会运算数据锁存器DR1、DR2内的数据。
由于DR1、DR2已经把数据锁存，只要74LS181的控制信号不变，那么74LS181的输出数据也不会发生改变。
输出缓冲器采用74LS244，当控制信号ALU-O为低电平时，74LS244导通，把74LS181的运算结果输出到数据总线；ALU-O为高电平时，74LS244的输出为高阻。
图1 算术逻辑单元原理图三、使用环境计算机组成原理实验箱四、实验步骤（一）．逻辑或运算实验1．把ALU-IN（8芯的盒型插座）与CPT-B板上的二进制开关单元中J1插座相连（对应二进制开关H16~H23）, 把ALU-OUT（8芯的盒型插座）与数据总线上的DJ2相连。
计算机组成原理实验报告
计算机组成原理实验报告实验报告运算器实验⼀、实验⽬的掌握⼋位运算器的数据传输格式，验证运算功能发⽣器及进位控制的组合功能。
⼆、实验要求完成算术、逻辑、移位运算实验，熟悉ALU运算控制位的运⽤。
三、实验原理实验中所⽤的运算器数据通路如图2-3-1所⽰。
ALU运算器由CPLD描述。
运算器的输出FUN经过74LS245三态门与数据总线相连，运算源寄存器A和暂存器B的数据输⼊端分别由2个74LS574锁存器锁存，锁存器的输⼊端与数据总线相连，准双向I/O 输⼊输出端⼝⽤来给出参与运算的数据，经2⽚74LS245三态门与数据总线相连。
图2-3-1运算器数据通路图中A WR、BWR在“搭接态”由实验连接对应的⼆进制开关控制，“0”有效，通过【单拍】按钮产⽣的脉冲把总线上的数据打⼊，实现运算源寄存器A、暂存器B的写⼊操作。
四、运算器功能编码算术运算逻辑运算K23~K0置“1”，灭M23~M0控位显⽰灯。
然后按下表要求“搭接”部件控制路。
表2.3.2 运算实验电路搭接表算术运算1.运算源寄存器写流程通过I/O单元“S7~S0”开关向累加器A和暂存器B置数，具体操作步骤如下：2.运算源寄存器读流程关闭A、B写使能，令K18=K17=“1”，按下流程分别读A、B。
3.加法与减法运算令M S2 S1 S0（K15 K13~K11=0100），为算术加，FUN及总线单元显⽰A+B的结果令M S2 S1 S0（K15 K13~K11=0101），为算术减，FUN及总线单元显⽰A－B的结果。
逻辑运算1.运算源寄存器写流程通过“I/O输⼊输出单元”开关向寄存器A和B置数，具体操作步骤如下：2.运算源寄存器读流程关闭A、B写使能，令K17= K18=1，按下流程分别读A、B。
①若运算控制位设为（M S2 S1 S0=1111）则F=A，即A内容送到数据总线。
②若运算控制位设为（M S2 S1 S0=1000）则F=B，即B内容送到数据总线。
计算机组成原理实验三运算器
实验三：八位运算器组成实验一：实验目的：1：掌握运算器的组成原理、工作原理；2：了解总线数据传输结构；3：熟悉简单的运算器的数据通路与控制信号的关系；4：完成给定数据的算术操作、逻辑操作；二：实验条件：1：PC机一台；2：MAX+PLUSⅡ软件；三：实验内容（一）1：所用到的芯片74181：四位算术逻辑运算单元；74244：收发器（双向的三态缓冲器）74273：八位D触发器；74374：八位D锁存器；74163：八进制计数器；7449：七段译码器2:实验电路图（1）运算器电路图（A）数据输入电路由两个十六进制计数器连接成16*16=256进制的计数器，可以实现八位的输入。
（B）运算功能选择电路由一个十六进制计数器组成，可以实现16种不同运算的选择。
再加上逻辑运算器上的M位和Cn位的选择，一共可以实现16*3=48种运算功能。
内部由一个74163构成。
内部结构：（C）数码管扫描显示电路由一个扫描电路scan和一个七段译码器7449组成，scan 内部是一个二选一的多路复用器。
scan内部结构：（D）运算器电路图（2）波形仿真图（A）输入两个数A=05H,B=0AH,O5H DR1,0AH DR2,并通过经由74181在总线上显示。
（B ）对两个数进行各种数学运算和逻辑运算。
加法运算：输出控制：s4s3s2s1=0001,M=0,CN=0 输出使能：ALU_BUS=0 计算结果：05H+0AH=10H四：实验内容（二）给定A,B两个数，设A=05H,B=0AH,完成几种常见的算术运算和逻辑运算画出运算的波形和仿真图（1）逻辑运算：A and B,A or B,取反/A,A⊙B,A⊕B;（2）算术运算：A加B，A加B（带进位），A减B；（3）复合运算：A加B 减（（/A）〃B）加B；（/(A⊙B)减（A⊕B）））加1计算(A加B)减((/A)〃B)后需要重新送入数据B，存入R5并且装载到LDDR2中。
《计算机组成原理》学生实验报告
《计算机组成原理》学生实验报告（2011~2012学年第二学期）专业：信息管理与信息系统班级： A0922学号：10914030230姓名：李斌目录实验准备------------------------------------------------------------------------3 实验一运算器实验-----------------------------------------------------------7 实验二数据通路实验-------------------------------------------------------13 实验三微控制器实验--------------------------------------------------------18 实验四基本模型机的设计与实现------------------------------------------22实验准备一、DVCC实验机系统硬件设备1、运算器模块运算器由两片74LS181构成8位字长的ALU。
它是运算器的核心。
可以实现两个8位的二进制数进行多种算术或逻辑运算，具体由74181的功能控制条件M、CN、S3、S2、S1、S0来决定，见下表。
两个参与运算的数分别来自于暂存器U29和U30（采用8位锁存器），运算结果直接输出到输出缓冲器U33（采用74LS245，由ALUB信号控制，ALUB=0，表示U33开通，ALUB=1，表示U33不通，其输出呈高阻），由输出缓冲器发送到系统的数据总线上，以便进行移位操作或参加下一次运算。
进位输入信号来自于两个方面：其一对运算器74LS181的进位输出/CN+4进位倒相所得CN4；其二由移位寄存器74LS299的选择参数S0、S1、AQ0、AQ7决定所得。
触发器的输出QCY就是ALU结果的进位标志位。
QCY为“0”，表示ALU结果没有进位，相应的指示灯CY灭；QCY为“1”，表示ALU结果有进位，相应的指示灯CY点亮。
实验报告算术逻辑单元
一、实验目的1. 理解算术逻辑单元（ALU）的基本原理和功能。
2. 掌握ALU的设计方法和实现过程。
3. 通过实验加深对计算机组成原理的理解。
二、实验原理算术逻辑单元（ALU）是计算机中执行算术运算和逻辑运算的核心部件。
它主要完成加、减、乘、除等算术运算以及与、或、非、异或等逻辑运算。
ALU的设计和实现是计算机组成原理中的基础内容。
三、实验内容1. 设计一个8位ALU，能够完成加、减、乘、除、与、或、非、异或等运算。
2. 使用Verilog HDL语言实现该ALU。
3. 在FPGA平台上进行测试，验证ALU的功能。
四、实验步骤1. 分析ALU的功能需求，确定输入和输出信号。
2. 设计ALU的内部结构，包括运算单元、控制单元和寄存器。
3. 使用Verilog HDL语言编写ALU的代码。
4. 在FPGA平台上进行测试，验证ALU的功能。
五、实验结果与分析1. 实验结果根据实验要求，我们设计了一个8位ALU，能够完成加、减、乘、除、与、或、非、异或等运算。
以下是部分实验结果：（1）加法运算输入：A = 10101010，B = 11001100输出：10111010（2）减法运算输入：A = 11001100，B = 10101010输出：01010100（3）乘法运算输入：A = 10101010，B = 11001100输出：1111100000（4）除法运算输入：A = 11111111，B = 10000000输出：11111111（5）与运算输入：A = 10101010，B = 11001100输出：10001000（6）或运算输入：A = 10101010，B = 11001100输出：11101110（7）非运算输入：A = 10101010输出：01010101（8）异或运算输入：A = 10101010，B = 11001100输出：011001102. 实验分析通过实验，我们成功设计并实现了8位ALU。
运算器实验实验报告(计算机组成原理)
运算器实验实验报告（计算机组成原理）西安财经学院信息学院《计算机组成原理》实验报告实验名称运算器实验实验室实验楼 418实验日期第一部分8 位算术逻辑运算实验一、实验目的 1、掌握算术逻辑运算器单元 ALU（74LS181）的工作原理。
2、掌握简单运算器的数据传送通路组成原理。
3、验证算术逻辑运算功能发生器 74LSl8l 的组合功能。
4、按给定数据，完成实验指导书中的算术／逻辑运算。
二、实验内容 1 、实验原理实验中所用的运算器数据通路如图 1－1 所示。
其中运算器由两片 74LS181以并/串形成 8 位字长的 ALU 构成。
运算器的输出经过一个三态门 74LS245(U33)到内部数据总线 BUSD0～D7 插座 BUS1～2 中的任一个（跳线器JA3 为高阻时为不接通），内部数据总线通过 LZD0～LZD7 显示灯显示；运算器的两个数据输入端分别由二个锁存器 74LS273（U29、U30）锁存，两个锁存器的输入并联后连至内部总线BUS，实验时通过 8 芯排线连至外部数据总线 E_D0～D7 插座E_J1～E_J3 中的任一个；参与运算的数据来自于 8 位数据开并KD0～KD7，并经过一三态门 74LS245（U51）直接连至外部数据总线 E_D0～E_D7，通过数据开关输入的数据由 LD0～LD7 显示。
图 1-1 中算术逻辑运算功能发生器 74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M 并行相连后连至 6 位功能开关，以手动方式用二进制开关 S3、S2、S1、S0、CN、M 来模拟74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M；其它电平控制信号 LDDR1、LDDR2、ALUB`、SWB`以手动方式用二进制开关 LDDR1、LDDR2、ALUB、SWB 来模拟，这几个信号姓名学号班级年级指导教师李芳有自动和手动两种方式产生，通过跳线器切换，其中ALUB`、SWB`为低电平有效，LDDR1、LDDR2 为高电平有效。
计算机组成原理实验运算器实验
计算机硬件实验室实验报告课程名称：姓名学号班级成绩设备名称及软件环境Untitled ISIS 7 professional实验名称运算器实验实验日期2013.4.15一．实验内容1.基本要求：(1)熟悉proteus仿真系统；(2)设计并验证4位算数逻辑单元的功能；2.扩展要求：(1)实现输入输出锁存；(2)实现8位算数逻辑单元；二．理论分析或算法分析1.首先验证使用过的74LS181是正逻辑还是负逻辑，然后验证思维算数逻辑单元的功能。
2.在输入数据之前和输出数据之前都加一个74LS373锁存器，实现输入输出数据的锁存。
3.利用两个74LS181实现8位算数逻辑数的输入，最后加一个74LS373锁存器（8位数据），通过读取74LS373的输出端来实现8位算数逻辑单元的功能。
三．实现方法（含实现思路、程序流程图、实验电路图和源程序列表等）1.将每个芯片的输入端都接一个单刀双掷开关，以实现对输入高低电平的控制；2.在输出端接一个发光二极管，以正确判断输出端输出电平的高低。
四．实验结果分析（含执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方法等）1.4位算数逻辑单元的功能：S3S2S1S0 M Cn A3A2A1A0 B3B2B1B0 F3F2F1F0 Cn+4 A=B 功能0 0 0 0 1 0 1 0 1 0 0 0 0 1 0 1 0 1 1 0 F=A反0 0 0 1 1 1 1 1 0 1 0 1 0 1 0 0 1 0 1 0 F=（A或B）的反0 0 1 0 1 1 0 1 0 0 1 1 1 0 1 0 1 0 1 0 F=（A的反）与B0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 0 0 0 0 0 F=00 1 0 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1 0 F=(A与B)的反0 1 0 1 1 0 0 1 1 1 1 0 0 0 0 1 1 1 0 0 F=B的反0 1 1 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 F=A异或B0 1 1 1 1 1 0 0 1 1 0 0 0 0 0 0 1 1 0 0 F=A与（B的反）1 0 0 0 1 0 1 1 1 0 1 1 0 1 1 1 0 1 0 0 F=（A的反）或B1 0 0 1 1 0 0 0 0 0 0 1 1 0 1 0 0 1 1 0 F=（A异或B）的反1 0 1 0 1 1 1 1 1 1 1 0 1 0 1 0 1 0 0 0 F=B1 0 1 1 1 1 0 1 1 0 0 0 1 1 0 0 1 0 0 0 F=A与B1 1 0 0 1 1 0 1 0 0 1 0 0 0 1 1 1 1 1 F=11 1 0 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 0 F=A或（B的反）1 1 1 0 1 1 0 0 1 1 1 0 1 1 1 0 1 1 1 0 F=A或B1 1 1 1 1 0 1 0 0 0 0 1 1 0 1 0 0 0 0 0 F=A2.实现数据的输入输出锁存：3.实现8位算数逻辑功能：五．结论思考题：单总线结构：所有部件都接到同一总线上，在同一时间内，只能有一个操作数放在单总线上，把两个操作数输入到ALU，需要分两次来做，而且还需要两个缓冲寄存器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
.
'.
计算机专业类课程
实验报告
课程名称：计算机组成原理
学 院：信息与软件工程学院
专 业：软件工程
学生姓名：
学 号：
指导教师：
日 期： 2012 年 12 月 15 日
电子科技大学
实验报告
一、实验名称：8位算术逻辑运算实验
二、实验学时：2
三、实验内容、目的和实验原理：
实验目的：
1.掌握算术逻辑运算器单元ALU（74LS181）的工作原理。
2.掌握模型机运算器的数据传送通路组成原理。
3.验证74LS181的组合功能。
4.按给定数据，完成实验指导书中的算术／逻辑运算。
实验内容：
使用模型机运算器，置入两个数据DR1=35，DR2=48，改变运算器的功能设定，观察运算器的输出，记录到实验表格中，将实验结果对比分析，得出结论。
实验原理：
1.运算器由两片74LS181以并/串形式构成8位字长的ALU。
.
'. 2.运算器的输出经过一个三态门（74LS245）和数据总线相连。
3.运算器的两个数据输入端分别由两个锁存器（74LS273）锁存。
4.锁存器的输入连至数据总线，数据开关（INPUT DEVICE）用来给
出参与运算的数据，并经过一三态门（74LS245）和数据总线相连。
5.数据显示灯（BUS UNIT）已和数据总线相连，用来显示数据总线内
容。
实验器材（设备、元器件）：模型机运算器
四、实验步骤：
1. 仔细查看试验箱，按以下步骤连线
1）ALUBUS连EXJ3
2) ALU01连BUS1
3) SJ2连UJ2
4) 跳线器J23上T4连SD
5) LDDR1,LDDR2,ALUB,SWB四个跳线器拨在左边
6) AR跳线器拨在左边，同时开关AR拨在“1”电平
2. 核对线路，核对正确后接通电源
3. 用二进制数据开关KD0-KD7向DR1和DR2寄存器置入8位运算数据。
①调拨8位数据开关KD0-KD7为01100101（35H），准备向DR1
送二进制数据。
②数据输出三态缓冲器门控信号ALUB=1（关闭）。
③数据输入三态缓冲器门控信号SWB=0（打开）。
④数据锁存DRi控制信号LDDR1=1（打开），同时，LDDR2=0（关
闭）。
⑤打入脉冲信号T4 ，将数据65H置入DR1。
重复步骤1-5，同理将数据A7H置入DR2
4. 检验DR1和DR2置入的数据是否正确。
1）数据输出三态缓冲器门控信号ALUB=0（打开）；
2）数据输入三态缓冲器门控信号SWB=1（关闭）；
3）数据锁存DRi控制信号LDDR1、LDDR2=0（关闭）
4）设置开关M 、开关S3、S2、S1、S0 相应值
如M=1，S3、S2、S1、S0=1111，验证8位数据DR1；S3、S2、S1、S0=1010验证8位数据DR2
5.验证74LS181的算术和逻辑运算功能。
1）在给定DR1=65、DR2=A7的情况下，改变算术逻辑运算功能发
生器的功能设置，观察运算器的输出。
2）将输出结果填入实验报告表中，并和理论分析进行比较、验证。
.
'. 6.填写实验数据。
五、实验数据及结果分析（包括各种截图：实验过程截图、界面截图、操作截图、运算结果截图）：
运算器数据通路图：
模型机运算器连线及跳线完毕图：
实验数据输出表：
六、实验结论、心得体会和改进建议：
.
'.
通过这次试验，掌握了算术逻辑运算器单元ALU（74LS181）的工作原理，，掌握了简单运算器的数据传送通道，了解了由74LS181等组合逻辑电路的运算功能发生器运算功能，能够按给定数据，完成实验指定的算术/逻辑运算。