《8位算术逻辑运算实验》
实验一运算器实验
实验一运算器实验简介：运算器是数据的加工处理部件，是CPU的重要组成部分，各类计算机的运算器结构可能有所不同，但是他们的最基本的结构中必须有算术/逻辑运算单元、数据缓冲寄存器、通用寄存器、多路转换器的数据总线的逻辑构件。
一、实验目的1、了解算术逻辑运算器（74LS181）的组成和功能。
2、掌握基本算术和逻辑运算的实现方法。
二、实验内容运用算术逻辑运算器74LS181 进行有符号数/无符号数的算术运算和逻辑运算。
三、实验元器件1、算术逻辑运算器（74LS181）。
2、三态门（74LS244、74LS245）及寄存器（74LS273、74LS373）。
3、二进制拨码开关SW-SPDT四、实验原理图1.1运算器电路原理图本实验的算术逻辑运算器电路如图 1.1所示：输入和输出单元跟上述实验相同：缓冲输入区八位拨码开关用来给出参与运算的数据，并经过三态门74LS245 和数据总线BUS相连，在控制开关SW_BUS处于高电平时允许输出到数据总线。
运算器则由两个74LS181以串行进位形式构成8位字长的算术/逻辑运算单元（ALU）：ALU_L4B的进位输出端CN+4与ALU_H4B的进位输入端CN相连，使低4位运算产生的进位送进高4位运算中。
其中ALU_L4B为低4位运算芯片，参与低四位数据运算，ALU_H4B为高4位运算芯片，参与高四位数据运算。
ALU_L4B的进位输入端CN通过三态门连接到二进制开关CN，控制运算器仅为，ALU_H4B的进位输出端CN+4经过反相器74LS04，通过三态门接到溢出标志位CF指示灯（CF=1，即ALU运算结果溢出）。
ALU 除了溢出标志位CF外，还有两个标志位：零标志位ZF（ZF=1，即ALU运算结果为0，ZF对应发光二极管点亮）和符号标志位SF（SF=1，即运算结果为负数；SF=0 即运算结果为正数或0对应发光二极管点亮）。
图 1.2 运算器通路图ALU 的工作方式可通过设置两个74181芯片的控制信号（S0、S1、S2、S3、M、CN）来实现, 其74LS181逻辑功能表由表1-1给出，运算器ALU 的输出经过三态门（两片74LS244或一片74LS245）和数据总线BUS 相连。
计算机组成原理--实验二算术逻辑运算实验
计算机组成原理--实验⼆算术逻辑运算实验实验⼆算术逻辑运算实验⼀、实验⽬的（1）了解运算器芯⽚（74LS181）的逻辑功能。
（2）掌握运算器数据的载⼊、读取⽅法，掌握运算器⼯作模式的设置。
（3）观察在不同⼯作模式下数据运算的规则。
⼆、实验原理1.运算器芯⽚（74LS181）的逻辑功能74LS181是⼀种数据宽度为4个⼆进制位的多功能运算器芯⽚，封装在壳中，封装形式如图2-3所⽰。
5V A1 B1 A2 B2 A3 B3 Cn4 F3BO A0 S3 S2 S1 S0 Cn M F0 F1 F2 GND图2-374LS181封装图主要引脚有：（1）A0—A3：第⼀组操作数据输⼊端。
（2）B0—B3：第⼆组操作数据输⼊端。
（3）F0—F3：操作结果数据输⼊端。
（4）F0—F3：操作功能控制端。
（5）Cn：低端进位接收端。
（6）（7）M：算数/逻辑功能控制端。
芯⽚的逻辑功能见表2-1.从表中可以看到当控制端S0—S3为1001、M为0、Cn为1时，操作结果数据输出端F0—F3上的数据等于第⼀组操作数据输⼊端A0—A3上的数据加第⼆组操作数据输⼊端B0—B3上的数据。
当S0—S3、M、Cn上控制信号电平不同时，74LS181芯⽚完成不同功能的逻辑运算操作或算数运算操作。
在加法运算操作时，Cn、Cn4进位信号低电平有效；减法运算操作时，Cn、Cn4借位信号⾼电平有效；⽽逻辑运算操作时，Cn、进位信号⽆意义。
2.运算器实验逻辑电路试验台运算器实验逻辑电路中，两⽚74LS181芯⽚构成⼀个长度为8位的运算器，两⽚74LS181分别作为第⼀操作数据寄存器和第⼆操作数据寄存器，⼀⽚74LS254作为操作结果数据输出缓冲器，逻辑结构如图2-4所⽰。
途中算术运算操作时的进位Cy 判别进位指⽰电路；判零Zi和零标志电路指⽰电路，将在实验三中使⽤。
第⼀操作数据由B-DA1(BUS TO DATA1)负脉冲控制信号送⼊名为DA1的第⼀操作数据寄存器，第⼆操作数据由B-DA2(BUS TO DATA2)负脉冲控制信号送⼊名为DA2的第⼆操作数据寄存器。
运算器组成实验
第二节运算器组成实验一、实验目的（1）掌握算术逻辑运算加、减、乘、与的工作原理。
（2）熟悉简单运算器的数据传送通路。
（3）验证实验台运算器的8位加、减、与、直通功能。
（4）验证实验台的4位乘4位功能。
（5）按给定数据，完成几种指定的算术和逻辑运算。
二、实验电路图6示出了本实验所用的运算器数据通路图。
ALU由1片ispLSI1024构成。
四片４位的二选一输入寄存器74HC298构成两个操作数寄存器DR1和DR2，保存参与运算的数据。
DR1接ALU的B 数据输入端口，DR2接ALU的A数据输入端口，ALU的输出在ispLSI1024内通过三态门发送到数据总线DBUS7—DBUS0上，进位信号C保存在ispLSI1024内的一个Ｄ寄存器中。
当实验台下部的IR/DBUS 开关拨到DBUS位置时，8个红色发光二极管指示灯接在数据总线DBUS上，可显示运算结果或输入数据。
另有一个指示灯C显示运算器进位信号状态。
由ispLSI1024构成的8位运算器的运算类型由选择端S2、S1、S0选择，功能如表3所示：进位C只在加法运算和减法运算时产生，与、乘、直通操作不影响进位C的状态，即进位C保持不变。
减法运算采用加减数的反码再加以1实现。
在加法运算中，C代表进位；在减法运算中，C 代表借位。
运算产生的进位在T4的上升沿送入ispLSI1024内的C寄存器保存。
在SW_BUS#信号为0时,参与运算的数据通过一个三态门74HC244（SW_BUS）送到DBUS总线上，进而送至DR1或DR2操作数寄存器。
输入数据可由实验台上的8个二进制数据开关SW0—SW7来设置，其中SW0是最低位，SW7是最高位。
开关向上时为1，开关向下时为0。
图中尾巴上带粗短线标记的信号都是控制信号，控制信号均为电位信号。
T3、T4是脉冲信号，印制板上已连接到实验台的时序电路产生的T3、T4信号上。
S2、S1、S0、ALU_BUS、LD_DR2、LDDR1、M1、M2、SW_BUS#各电位控制信号用电平开关K0—K15来模拟。
华中科技大学 组成原理实验报告 运算器组成实验
课程实验报告课程名称：计算机组成原理专业班级：信息安全1003班学号：U**********名：***同组成员：张源信报告日期：2012年5月计算机科学与技术学院目录一、实验名称 (3)二、实验目的 (3)三、实验设备 (3)四、实验任务 (3)五、预备知识 (4)1、运算器的相关知识 (4)2、注意事项： (4)六、设计思路、电路实现与电路分析说明 (4)1、任务分析 (4)2、设计思路 (6)3、电路实现与详细分析说明 (7)七、实验结果的记录与分析 (9)八、实验中碰到的问题及解决办法 (10)九、收获与体会 (10)十、参考书目 (11)一、实验名称实验名称：运算器组成实验二、实验目的1、掌握带累加器的运算器实验2、掌握溢出检测的原理及实现方法3、理解有符号数和无符号数运算的区别4、理解基于补码的加\减运算实现原理5、熟悉运算器的数据传输通路6、利用74181和74182以及适当的门电路和多路选择器设计一个运算，要求支持有符号数和无符号数的运算支持补码加减法运算，支持有符号数溢出检测等功能三、实验设备JZYL—Ⅱ型计算机组成原理实验仪一台芯片：74LS181运算器芯片2片74LS373 8D锁存器3片四、实验任务自己设计一个电路和利用实验参考电路进行实验，实验要求先将多个运算数据事先存入存储器中，再由地址选中，选择不同的运算指令，进行运算，并将结果显示，还可以进行连续运算和移位，最后将最终结果写入到存储器中。
五、预备知识 1、运算器的相关知识运算器是对数据进行加工处理的部件，它具体实现数据的算术运算和逻辑运算，所以又称算术逻辑运算部件，简称ALU ，它是中央处理器的重要组成部分。
计算机中的运算器结构一般都包含如下几个部分：加法器、一组通用寄存器、输入数据选择电路和输出数据控制电路等。
74LS181能执行16种算术运算和16种逻辑运算，当工作方式控制端（M ）为低电平时执行算术运算，当工作方式控制端（M ）为高电平时执行逻辑运算，运算功能由功能选择端（S0-S3）决定。
计算机组成原理实验报告
计算机组成原理实验报告实验报告运算器实验⼀、实验⽬的掌握⼋位运算器的数据传输格式，验证运算功能发⽣器及进位控制的组合功能。
⼆、实验要求完成算术、逻辑、移位运算实验，熟悉ALU运算控制位的运⽤。
三、实验原理实验中所⽤的运算器数据通路如图2-3-1所⽰。
ALU运算器由CPLD描述。
运算器的输出FUN经过74LS245三态门与数据总线相连，运算源寄存器A和暂存器B的数据输⼊端分别由2个74LS574锁存器锁存，锁存器的输⼊端与数据总线相连，准双向I/O 输⼊输出端⼝⽤来给出参与运算的数据，经2⽚74LS245三态门与数据总线相连。
图2-3-1运算器数据通路图中A WR、BWR在“搭接态”由实验连接对应的⼆进制开关控制，“0”有效，通过【单拍】按钮产⽣的脉冲把总线上的数据打⼊，实现运算源寄存器A、暂存器B的写⼊操作。
四、运算器功能编码算术运算逻辑运算K23~K0置“1”，灭M23~M0控位显⽰灯。
然后按下表要求“搭接”部件控制路。
表2.3.2 运算实验电路搭接表算术运算1.运算源寄存器写流程通过I/O单元“S7~S0”开关向累加器A和暂存器B置数，具体操作步骤如下：2.运算源寄存器读流程关闭A、B写使能，令K18=K17=“1”，按下流程分别读A、B。
3.加法与减法运算令M S2 S1 S0（K15 K13~K11=0100），为算术加，FUN及总线单元显⽰A+B的结果令M S2 S1 S0（K15 K13~K11=0101），为算术减，FUN及总线单元显⽰A－B的结果。
逻辑运算1.运算源寄存器写流程通过“I/O输⼊输出单元”开关向寄存器A和B置数，具体操作步骤如下：2.运算源寄存器读流程关闭A、B写使能，令K17= K18=1，按下流程分别读A、B。
①若运算控制位设为（M S2 S1 S0=1111）则F=A，即A内容送到数据总线。
②若运算控制位设为（M S2 S1 S0=1000）则F=B，即B内容送到数据总线。
《计算机组成原理》学生实验报告
《计算机组成原理》学生实验报告（2011~2012学年第二学期）专业：信息管理与信息系统班级： A0922学号：10914030230姓名：李斌目录实验准备------------------------------------------------------------------------3 实验一运算器实验-----------------------------------------------------------7 实验二数据通路实验-------------------------------------------------------13 实验三微控制器实验--------------------------------------------------------18 实验四基本模型机的设计与实现------------------------------------------22实验准备一、DVCC实验机系统硬件设备1、运算器模块运算器由两片74LS181构成8位字长的ALU。
它是运算器的核心。
可以实现两个8位的二进制数进行多种算术或逻辑运算，具体由74181的功能控制条件M、CN、S3、S2、S1、S0来决定，见下表。
两个参与运算的数分别来自于暂存器U29和U30（采用8位锁存器），运算结果直接输出到输出缓冲器U33（采用74LS245，由ALUB信号控制，ALUB=0，表示U33开通，ALUB=1，表示U33不通，其输出呈高阻），由输出缓冲器发送到系统的数据总线上，以便进行移位操作或参加下一次运算。
进位输入信号来自于两个方面：其一对运算器74LS181的进位输出/CN+4进位倒相所得CN4；其二由移位寄存器74LS299的选择参数S0、S1、AQ0、AQ7决定所得。
触发器的输出QCY就是ALU结果的进位标志位。
QCY为“0”，表示ALU结果没有进位，相应的指示灯CY灭；QCY为“1”，表示ALU结果有进位，相应的指示灯CY点亮。
8位运算器课程设计
8位运算器课程设计一、课程目标知识目标：1. 学生能理解8位运算器的原理与功能，掌握二进制与十进制的转换方法。
2. 学生能运用8位运算器进行基本的算术运算，如加、减、乘、除，并理解运算过程中的溢出与进位现象。
3. 学生了解8位运算器在计算机硬件中的作用，及其在信息技术中的应用。
技能目标：1. 学生能够独立完成8位运算器的模拟操作，解决实际问题。
2. 学生通过8位运算器的操作，提高逻辑思维和问题解决能力。
3. 学生能够运用所学知识，对简单的计算机程序进行初步的分析与设计。
情感态度价值观目标：1. 学生培养对计算机硬件及编程的兴趣，激发学习信息技术的热情。
2. 学生通过学习8位运算器，认识到科技发展对生活的影响，增强创新意识。
3. 学生在团队协作中培养沟通与合作的意识，提高团队荣誉感。
课程性质：本课程为信息技术学科的教学内容，旨在帮助学生掌握计算机硬件基础知识，提高编程技能。
学生特点：考虑到学生所在年级，已具备一定的逻辑思维和问题解决能力，对信息技术有较高的兴趣。
教学要求：结合学生特点，通过实例教学，使学生在实践中掌握8位运算器的相关知识，提高学生的动手操作能力和团队协作能力。
将课程目标分解为具体的学习成果，以便于教学设计和评估。
二、教学内容1. 引言：介绍8位运算器的基本概念，引出二进制与十进制的转换，让学生初步了解8位运算器的原理。
- 教材章节：第一章 计算机硬件基础，第1节 计算机硬件概述2. 二进制与十进制的转换方法：- 教材章节：第一章 计算机硬件基础，第2节 数字逻辑基础3. 8位运算器的算术运算：- 加法、减法、乘法、除法的运算规则及运算过程- 溢出与进位现象的分析- 教材章节：第一章 计算机硬件基础，第3节 算术逻辑单元4. 8位运算器在实际应用中的案例分析：- 简单计算机程序的初步分析与设计- 教材章节：第二章 计算机指令与编程，第1节 计算机指令概述5. 8位运算器在计算机硬件中的作用：- 介绍CPU中的算术逻辑单元（ALU）- 教材章节：第一章 计算机硬件基础，第4节 中央处理器6. 实践操作：- 使用模拟软件进行8位运算器的操作- 解决实际问题，提高逻辑思维和问题解决能力- 教材章节：第三章 计算机操作实践，第1节 计算机操作基础教学进度安排：本章节内容共需6个课时，其中理论教学4课时，实践操作2课时。
8位减法器设计课程设计
8位减法器设计课程设计一、课程目标知识目标：1. 学生理解8位减法器的基本原理和组成结构，掌握其工作流程。
2. 学生掌握二进制数的减法运算规则，能够正确进行8位二进制数的减法运算。
3. 学生了解并掌握逻辑门电路在8位减法器中的应用，如与门、非门、异或门等。
技能目标：1. 学生能够设计并搭建简单的8位减法器电路，运用逻辑门实现减法运算。
2. 学生能够分析8位减法器的性能，对其进行简单的优化和改进。
3. 学生掌握使用相关软件工具（如Multisim、Proteus等）进行8位减法器电路仿真和调试。
情感态度价值观目标：1. 培养学生动手实践、解决问题的能力，增强对电子技术和计算机硬件的兴趣。
2. 培养学生团队协作意识，学会与他人共同分析问题、探讨解决方案。
3. 培养学生严谨的科学态度，养成良好的学习习惯，注重学习过程中的思考与总结。
本课程针对高中年级学生，课程性质为电子技术实践课程。
在教学过程中，充分考虑学生的知识水平和实际操作能力，注重理论联系实际，引导学生通过实践探索，掌握8位减法器的设计与应用。
课程目标明确具体，可衡量，有助于指导后续的教学设计和评估工作。
二、教学内容1. 二进制减法运算原理：讲解二进制减法的运算规则，以及与十进制的区别和联系。
- 教材章节：第三章第二节《二进制加减法运算》2. 8位减法器的组成结构：介绍8位减法器的基本组成，包括全加器、与门、非门、异或门等。
- 教材章节：第四章第三节《组合逻辑电路设计》3. 逻辑门电路原理：阐述逻辑门电路的工作原理，及其在8位减法器中的应用。
- 教材章节：第三章第四节《逻辑门电路》4. 8位减法器设计方法：讲解如何设计8位减法器电路，包括全加器的级联方式、时序控制等。
- 教材章节：第四章第五节《算术逻辑单元设计》5. 8位减法器电路仿真与调试：指导学生使用Multisim、Proteus等软件进行电路仿真和调试。
- 教材章节：第五章第三节《电子电路仿真与调试》教学内容安排与进度：第一课时：二进制减法运算原理，逻辑门电路原理。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3.2 算术逻辑运算部件
1位全加器
n 位并行加法器 ALU 单元 乘、除 法器 运算器
3.2.1 加法单元
若：+1101，+1111
两数相加，且分别放入A 、B 两个寄存器。
0 0 1 1 0 1 （补码、双符号位表示） +） 0 0 1 1 1 1 0 1 1 1 0 0
第3位：输入量： Ai(1),Bi(1), C ｉ-1(1) 本位进位 C ｉ ∑ｉ
C ｉ-1 A ｉ B ｉ 低位进位 本位操作数
输入、输出量之间的关系式：
Σi =（A B i C i-1 (1) C i = A i B i A B i ）C i-1 (2)
根据上式，得出一位全加器的逻辑电路图：
根据（1）式得：
如果三个输人中1的个数为奇数，则本位和为1，否则为0。
根据（2）式得：
当本位的两个输入A i 、B i 均为1时，不管低位有无进位C i-1传来，都必然产生进位C i ；若C i-1为1，只要A i 、B i 中有一个为1，也必然产生进位。
i-1 i-1 i
i
i i （a ） （b ） 进位链 选择逻 辑控制 移位器
寄存器组
选择器
3.3.1 2并行加法器与进位逻辑结构 一、串行加法器
1.定义：如果每步只求一位和，将n 位加分成n 步实现，这样的加法器称为串行
加法器。
2.组成： 1
个一位全加器
1个移位寄存器：从低到高串行提供操作数相加；
1个寄存器 1个触发器
3.特点：结构简单，速度极慢。
二、并行加法器
1.定义：如果用n 位全加器一步实现n 位相加，即n 位同步相加，这样的加法器称为并行加法器。
2.组成： n 位加法器
并行加法器 串行进位链 进位链
并行进位链
根据（指C i-1 ）输入量提供时间的不同，将进位链分为带串行进位链的并行加法器，带并行进位链的并行加法器。
加法器的运算速度不仅与全加器的运算速度有关，更主要的因素是取决于进位传递速度。
3.进位信号的基本逻辑：
C i = A i B i +（A i ）C i-1
令Gi= A i B i 进位产生函数 Pi = A i ，进位传递函数 4.串行进位链
(1)定义：各级进位信号直接依赖于低一级的进位信号 (2)关系式：
C 1 = G 1 + P 1C 0
C 2 = G 2 + P 2C 1
C 3 = G 3 + P 3C 2 。
C n = G n + P n C n-1
(3)结构图：
C
A n
B n A 2 B 2 A 1 B 1
(4)特点：结构比较简单，运算速度比较慢。
5.并行进位链
(1)定义：各级进位信号是并行（同时）形成的。
(2)关系式：
C 1 = G 1 + P 1C 0
C 2 = G 2 + P 2G 1 + P 2P 1C 0
C 3 = G 3 + P 3G 2 + P 3P 2G 1 + P 3P 2P 1C 0 。
C n = G n + P n G n-1+ … + P n …P 1C 0
注：Pi = A B i Gi= A i B i (Ai ,Bi ,C0 ) （Gi ，Pi ，C 0） Ci (3)结构图：
(4)
特点：结构复杂，运算速度快。
6.组内并行，组间并行（实际为串行）的进位链
例如：加法器字长16位，没4位为一组，则将进位链分为两级。
(1)第一级：小组内并行进位链
C 1
C
2
C 3 C 4 C 5 C 6 C 7 C 8
P
1
P 2 P 3 P 4
G 1 G
2
G 3 G 4
ⅠG ñ
第一小组：C 1=G 1+P 1 C 0
稳 定
1 n n 2
C2=G2+P2G1+P2P1 C0
C3=G3+P3G2+P3P2G1+P3P2P1 C0
C4=G4+P4G3++P4P3P2G1 + C0
第二小组：C5 = G5 + P5CⅠ
C6 = G6 + P6G5 + P6P5CⅠ
C7 = G7 + P7G6 + P7P6G5 + P7P6P5CⅠ
C8 = C8 + P8G7 + P8P7G6 + P8P7P6G5 + P8P7P6P5CⅠ
第三小组：
第四小组：
(2)第二级：小组间并行进位链
a. CⅠ= C4 = G4 + P4G3 + P4P3G2 + P4P3P2G1 + P4P3P2P1C0
b.
c.
d.
3.3.3 ALU单元与多位ALU部件
ALU定义：若干位全加器，并行进位链，输入选择门集成在一块芯片上。
一、一位ALU逻辑：
1.组成全加器
并行进位链
输入选择逻辑
2.逻辑关系式：
二、四位ALU芯片举例
1.四位ALU
2.组内并行进位链
略。