集成电路工艺原理(期末复习资料)
(完整版)集成电路工艺原理期末试题
电子科技大学成都学院二零一零至二零一一学年第二学期集成电路工艺原理课程考试题A卷（120分钟）一张A4纸开卷教师：邓小川一二三四五六七八九十总分评卷教师1、名词解释：(7分)答：Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。
特征尺寸：集成电路中半导体器件能够加工的最小尺寸。
Fabless：IC 设计公司，只设计不生产。
SOI：绝缘体上硅。
RTA：快速热退火。
微电子：微型电子电路。
IDM：集成器件制造商。
Chipless：既不生产也不设计芯片，设计IP内核，授权给半导体公司使用。
LOCOS：局部氧化工艺。
STI：浅槽隔离工艺。
2、现在国际上批量生产IC所用的最小线宽大致是多少，是何家企业生产？请举出三个以上在这种工艺中所采用的新技术（与亚微米工艺相比）？(7分) 答：国际上批量生产IC所用的最小线宽是Intel公司的32nm。
在这种工艺中所采用的新技术有：铜互联；Low-K材料；金属栅；High-K材料；应变硅技术。
3、集成电路制造工艺中，主要有哪两种隔离工艺？目前的主流深亚微米隔离工艺是哪种器件隔离工艺，为什么？(7分)答：集成电路制造工艺中，主要有局部氧化工艺－LOCOS；浅槽隔离技术－STI两种隔离工艺。
主流深亚微米隔离工艺是：STI。
STI与LOCOS工艺相比，具有以下优点：更有效的器件隔离；显著减小器件表面积；超强的闩锁保护能力；对沟道无侵蚀；与CMP兼容。
4、在集成电路制造工艺中，轻掺杂漏（LDD）注入工艺是如何减少结和沟道区间的电场，从而防止热载流子的产生？(7分)答：如果没有LDD形成，在晶体管正常工作时会在结和沟道区之间形成高电场，电子在从源区向漏区移动的过程中，将受此电场加速成高能电子，它碰撞产生电子空穴对，热电子从电场获得能量，造成电性能上的问题，如被栅氧化层陷阱俘获，影响器件阈值电压控制。
LDD注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。
LDD降低的杂质浓度减小了结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分离，从而防止热载流子产生。
广工集成电路工艺原理复习题目与答案(全)
1、将硅单晶棒制成硅片的过程包括哪些工艺？
答：滚圆，x射线定位，切片，倒角，研磨，清洗，化学腐蚀，热处理
答：切片决定了硅片的四个重要参数：晶向、厚度、斜度、翘度和平行度。
答：硅片清洗的重要性：硅片表面层原子因垂直切片方向的化学键被破坏成为悬挂键，形成表面附近的自由力场，极易吸附各种杂质，如颗粒、有机杂质、无机杂质、金属离子等，造成磨片后的硅片易发生变花发蓝发黑等现象，导致低击穿、管道击穿、光刻产生针孔，金属离子和原子易造成pn结软击穿，漏电流增加，严重影响器件性能与成品率
答：被吸附杂质的存在状态：分子型、离子型、原子型
清洗顺序：去分子－去离子－去原子－去离子水冲洗－烘干、甩干
答：工序目的：去除表面因加工应力而形成的损伤层及污染
腐蚀方式：喷淋及浸泡
化学机械抛光过程是以化学反应为主的机械抛光过程
1. 抛光时间：影响磨掉材料的数量、平整性
2. 磨头压力（向下压力）：影响抛光速率、平坦化和非均匀性
3. 转盘速率；影响抛光速率、非均匀性
4. 磨头速度：影响非均匀性
5. 磨料化学成分；材料选择比（同时磨掉几种材料）、抛光速率
6. 磨料流速：影响抛光垫上的磨料数量和设备的润滑性能
7. 抛光垫修整：影响抛光速率、非均匀性、CMP工艺的稳定性
8. 硅片/磨料温度：影响抛光速率
9. 硅片背压：影响非均匀性（中央变慢）、碎片
7、SiO2按结构特点分为哪些类型？热氧化生长的SiO2属于哪一类？
答：二氧化硅按结构特点可将其分为结晶形跟非结晶形，热氧化生长的SiO2为非结晶态。
答：连接两个Si—O四面体的氧原子称桥联氧原子，只与一个四面体连接的氧原子称非桥联氧原子。
桥联的氧原子数目越多，网络结合越紧密，反之则越疏松。
（完整版）集成电路工艺原理期末试题
（完整版）集成电路⼯艺原理期末试题电⼦科技⼤学成都学院⼆零⼀零⾄⼆零⼀⼀学年第⼆学期集成电路⼯艺原理课程考试题A卷（120分钟）⼀张A4纸开卷教师：邓⼩川1、名词解释：(7分)答：Moore law：芯⽚上所集成的晶体管的数⽬，每隔18个⽉翻⼀番。
特征尺⼨：集成电路中半导体器件能够加⼯的最⼩尺⼨。
Fabless：IC 设计公司，只设计不⽣产。
SOI：绝缘体上硅。
RTA：快速热退⽕。
微电⼦：微型电⼦电路。
IDM：集成器件制造商。
Chipless：既不⽣产也不设计芯⽚，设计IP内核，授权给半导体公司使⽤。
LOCOS：局部氧化⼯艺。
STI：浅槽隔离⼯艺。
2、现在国际上批量⽣产IC所⽤的最⼩线宽⼤致是多少，是何家企业⽣产？请举出三个以上在这种⼯艺中所采⽤的新技术（与亚微⽶⼯艺相⽐）？(7分) 答：国际上批量⽣产IC所⽤的最⼩线宽是Intel公司的32nm。
在这种⼯艺中所采⽤的新技术有：铜互联；Low-K材料；⾦属栅；High-K材料；应变硅技术。
3、集成电路制造⼯艺中，主要有哪两种隔离⼯艺？⽬前的主流深亚微⽶隔离⼯艺是哪种器件隔离⼯艺，为什么？(7分)答：集成电路制造⼯艺中，主要有局部氧化⼯艺－LOCOS；浅槽隔离技术－STI两种隔离⼯艺。
主流深亚微⽶隔离⼯艺是：STI。
STI与LOCOS⼯艺相⽐，具有以下优点：更有效的器件隔离；显著减⼩器件表⾯积；超强的闩锁保护能⼒；对沟道⽆侵蚀；与CMP兼容。
4、在集成电路制造⼯艺中，轻掺杂漏（LDD）注⼊⼯艺是如何减少结和沟道区间的电场，从⽽防⽌热载流⼦的产⽣？(7分)答：如果没有LDD形成，在晶体管正常⼯作时会在结和沟道区之间形成⾼电场，电⼦在从源区向漏区移动的过程中，将受此电场加速成⾼能电⼦，它碰撞产⽣电⼦空⽳对，热电⼦从电场获得能量，造成电性能上的问题，如被栅氧化层陷阱俘获，影响器件阈值电压控制。
LDD注⼊在沟道边缘的界⾯区域产⽣复杂的横向和纵向杂质剖⾯。
LDD降低的杂质浓度减⼩了结和沟道区间的电场，把结中的最⼤电场位置与沟道中的最⼤电流路径分离，从⽽防⽌热载流⼦产⽣。
集成电路原理及应用期末复习资料..
1.什么是差动放大电路？什么是差模信号？什么是共模信号？差动放大器对差模信号和共模信号分别起什么作用？差动放大电路是把两个输入信号分别输入到运算放大器的同相和反相输入端，然后在输出端取出两个信号的差模成分，而尽量抑制两个信号的共模成分的电路。
共模信号：双端输入时，两个大小相同，极性相同的信号。
差模信号：双端输入时，两个大小相等，极性相反的信号。
对差模输入信号的放大作用、对共模输入信号的抑制作用2.集成运放有哪几部分组成？各部分的典型电路分别是什么？输入级、中间级、输出级、偏置电路四大部分组成输入级的典型电路是差动放大电路, 利用它的电路对称性可提高整个电路的性能，减小温漂；中间级的典型电路是电平位移电路, 将电平移动到地电平，满足零输入时零输出的要求；输出级的典型电路是互补推挽输出放大电路，使输出级输出以零电平为中心，并能与中间电压放大级和负载进行匹配；偏置电路典型电路是电流源电路，给各级电路提供合适的静态工作点、所需的电压3.共模抑制比的定义？集成运放工作于线性区时，其差模电压增益Aud与共模电压增益Auc之比4.集成运放的主要直流参数：输入失调电压Uos、输入失调电压的温度系数△Uos/△T、输入偏置电流、输入失调电流、差模开环直流电压增益、共模抑制比、电源电压抑制比、输出峰--峰电压、最大共模输入电压、最大差模输入电压5.集成运放主要交流参数：开环带宽、单位增益带宽、转换速率、全功率带宽、建立时间、等效输入噪声电压、差模输入阻抗、共模输入阻抗、输出阻抗。
6.理想集成运放的基本条件。
1.差模电压增益为无穷大2.输入电阻为无穷大3.输出电阻为04.共模抑制比CMRR为无穷大5.转换速率为无穷大即Sr=006.具有无限宽的频带7.失调电压·失调电流极其温漂均为08.干扰和噪声均为07.理想集成运放的两个基本特性：虚短和虚断。
代表的实际物理意义。
其实，虚短和虚断的原因只有一个，那就是：输入端输入电阻无穷大。
(完整版)集成电路工艺原理期末试题
Ti/TiN；Al/AlCu；TiN。
：接触层金属和阻挡层金属。
：导电层；
：阻挡层金属和抗反射涂层。
、 离子注入后为什么要退火，高温退火和快速热处理哪个更优越，为什么？
分)
离子注入会将原子撞击出晶格结构而损伤硅片晶格。如果注入的剂量很
这些间隙杂质只有经过高温退火过程才能被激活。退火能够加
∴ t2
＋0.5tox＝0.2×(2 +0.25)；即 tox＝ 0.4659μm
2 h内湿氧水汽氧化所生成的SiO
厚度为0.4659μm。
总的硅片氧化生成的二氧化硅厚度t
＝ 0.0855 +0.4659 =0.5514μm
∴ 消耗的硅层厚度为t
＝0.5514×0.45=0.2481μm
(a) ∵ t2
+ Atox＝B(t + τ)，又∵初始氧化层厚度为0；
∴ τ
＝ ( t2ox + Atox ) / B = 0 h
∵ t2
＋Atox＝B(t1 +τ1)，又∵ t1=0.5 h；
∴ t2
＋0.09tox＝0.03×(0.5 +0)；即 tox＝ 0.0855 μm
1.44的水溶液，光刻机使用的光源为波长193nm的准分子激光器，k
0.6，试求此镜头的数值孔径NA、焦深和光刻机的分辨率。(10分)
(1) 数值孔径： NA = (n)sinθ
≈(n)透镜半径/透镜的焦长≈6/10≈0.6
焦深： DOF = λ/2(NA)2 = 193/2*(0.6)2 =268 nm
20分）
、硅片热氧化生长遵从如下公式：t2
＋Atox＝B(t + τ)，其中tox为硅片经过t时
07微电子《集成电路设计原理》考试复习材料
考试题型：一：填空题（7个题目，30分）二：简答题（4个题目，每小题6分，共24分）三：分析设计题（4个题目，10+12+12+12=46分）复习题目及参考答案：填空题1．按规模分类集成电路主要有哪些？小规模集成电路（SSI），中规模集成电路（MSI），大规模集成电路（LSI），超大规模集成电路（VLSI），特大规模集成电路（ULSI），巨大规模集成电路（GSI）。
2．什么是摩尔定律？参看教材第4页。
3．光刻的工艺过程有哪些？4. 什么是Scaling-down？Scaling-down是指集成电路中的器件尺寸等比例缩小，为了保证器件性能不变差，衬底掺杂浓度要相应增大。
5．影响阈值电压的因素有哪些？6．CMOS逻辑电路中NMOS管是增强型，PMOS管是增强型；NMOS管的体端接地，PMOS 管的体端接V。
D D7．CMOS逻辑电路的功耗由3部分组成，分别是动态功耗、开关过程中的短路功耗和静态功耗；增大器件的阈值电压有利于减小短路功耗和静态功耗。
8．饱和负载NMOS反相器的3个主要缺点是：输出高电平有阈值损失，输出低电平不是0，与比例因子Kr相关，输出低电平时有静态功耗。
9．三态输出电路的3种输出状态是：高电平、低电平和高阻态。
10.什么是衬偏效应？11.什么是上升时间和下降时间，什么是传输延迟时间？简答题1．MOS晶体管的三层结构，三个区域和四个电极分别指什么？参看教材第18页。
2．什么是闩锁效应？其防护措施是什么？答：闩锁效应是CMOS工艺所特有的寄生效应，严重会导致电路的失效，甚至烧毁芯片。
闩锁效应是由NMOS的有源区、P衬底、N阱、PMOS的有源区构成的n-p-n-p结构产生的，当其中一个三极管正偏时，就会构成正反馈形成闩锁。
防护措施：减小阱区和衬底的寄生电阻；降低寄生双极晶体管的增益；使衬底加反向偏压；加保护环；用外延衬底；采用SOICMOS 技术。
3．深亚微米CMOS工艺的主要改进是什么？答：1)浅沟槽隔离代替LOCOS隔离；2)外延双阱工艺代替单阱工艺；3)逆向掺杂和环绕掺杂代替均匀的沟道掺杂；4)对NMOS、PMOS分别采用n+ 、p+硅栅；5)在沟道两端形成很浅的源、漏延伸区；6)硅化物自对准结构；7)铜互联代替铝互联。
集成电路工艺原理考点整理
第一章1、何为集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如Si、GaAs）上，封装在一个外壳内，执行特定电路或系统功能。
关键尺寸：集成电路中半导体器件能够加工的最小尺寸。
2、它是衡量集成电路设计和制造水平的重要尺度，越小，芯片的集成度越高，速度越快，性能越好3、摩尔定律：、芯片上所集成的晶体管的数目，每隔18个月就翻一番。
4、High-K材料：高介电常数，取代SiO2作栅介质，降低漏电。
Low-K 材料：低介电常数，减少铜互连导线间的电容，提高信号速度5、功能多样化的“More Than Moore”指的是用各种方法给最终用户提供附加价值，不一定要缩小特征尺寸，如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。
6、IC企业的分类：通用电路生产厂；集成器件制造；Foundry厂；Fabless：IC 设计公司；Chipless；Fablite第二章：硅和硅片的制备7、单晶硅结构：晶胞重复的单晶结构能够制作工艺和器件特性所要求的电学和机械性能8、CZ法生长单晶硅把熔化的半导体级硅液体变成有正确晶向并且被掺杂成n或p型的固体硅锭；9、直拉法目的：实现均匀掺杂和复制籽晶结构，得到合适的硅锭直径，限制杂质引入；关键参数：拉伸速率和晶体旋转速度10、CMOS （100）电阻率：10~50Ω•cm BJT（111）原因是什么？11、区熔法？纯度高，含氧低；晶圆直径小。
第三章集成电路制造工艺概况12、亚微米CMOS IC 制造厂典型的硅片流程模型第四章氧化；氧化物12、热生长（吃硅）：在高温环境里，通过外部供给高纯氧气使之与硅衬底反应，得到一层热生长的SiO2 。
13、淀积：通过外部供给的氧气和硅源，使它们在腔体中方应，从而在硅片表面形成一层薄膜。
14、干氧：Si（固）＋O2（气）－> SiO2(固)：氧化速度慢，氧化层干燥、致密，均匀性、重复性好，与光刻胶的粘附性好.水汽氧化：Si （固）＋H2O （水汽）－>SiO2（固）+ H2 （气）：氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差。
集成电路工艺原理资料
第一章衬底材料1、三种单晶制备方法的特点和用途比较直拉法（引晶，缩颈，放肩，等径生长，收晶）基本原理：将多晶硅在真空或惰性气体保护下加热，使多晶硅熔化，然后利用籽晶来拉制单-固相界面附近存在温度梯度(dT/dz)。
区熔法（悬浮区熔法：多晶硅棒和籽晶粘在一起后竖直固定在区溶炉上、下轴之间；水平区熔法：多晶硅棒和籽晶粘在一起后水平固定在区溶炉左、右轴之间）基本原理：将籽晶与多晶硅棒紧粘在一起，利用分段熔融多晶棒，在溶区由籽晶移向多晶硅棒另一端的过程中，使多晶硅转变成单晶硅。
中子嬗变掺杂法：利用热中子（即低能中子）对高阻单晶进行辐照，从而使其电阻率发生改变的方法。
主要用来对高阻区熔单晶电阻率的均匀性进行调整。
三种单晶制备方法的比较方法C、O含量直径电阻率大小电阻率均匀性用途直拉法较高大低径向、轴向均匀性很差制作VLSI区熔法较低较小高径向、轴向均匀性较差制作PowerDevice中子嬗变法不变不变可调较好调整电阻率2、硅中有害杂质的分类、存在形式及其影响非金属主要有C、O、H原子。
重金属主要有Au、Cu、Fe、Ni原子。
金属主要有Na 、K、Ca、Al、Li、Mg、Ba 原子等。
分类种类存在形式主要影响影响器件的特性参数(UT,β,Usat,fT)；影响硅单晶的力O 间隙位置学性质(降低其机械强度)；有源区外的氧有利于吸收附非金属近的重金属杂质,增强硅器件抗α粒子辐射的能力。
C 替位位置影响硅器件的电学性质(IR↑，UB↓)；会减小硅的晶格常数，引起晶格畸变；间隙90% 有多个能级和双重电活性(受主或施主)或复合重金属Au 替位10% 中心, 影响硅的电阻率(ρ)和寿命(τ)；有效的复合中心影响较严重，除影响τ, ρ外，易在缺陷处形成杂Cu Fe 深能级质线和沉积微粒，使器件产生等离子击穿、PN结漏电“管道”等现象金属Na,K 间隙位置参与导电、影响器件的电学特性；Al Al会对N型材料的掺杂起补偿作用,使ρ↑3、硅中杂质吸除技术的分类，四种非本征杂质吸除方法的原理。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第一章1、何为集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如Si、GaAs）上，封装在一个内，执行特定电路或系统功能。
关键尺寸：集成电路中半导体器件能够加工的最小尺寸。
2、它是衡量集成电路设计和制造水平的重要尺度，越小，芯片的集成度越高，速度越快，性能越好3、摩尔定律：、芯片上所集成的晶体管的数目，每隔18个月就翻一番。
4、High-K材料：高介电常数，取代SiO2作栅介质，降低漏电。
Low-K 材料：低介电常数，减少铜互连导线间的电容，提高信号速度5、功能多样化的“More Than Moore”指的是用各种方法给最终用户提供附加价值，不一定要缩小特征尺寸，如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。
6、IC企业的分类：通用电路生产厂；集成器件制造；Foundry厂；Fabless：IC 设计公司；Chipless；Fablite第二章：硅和硅片的制备7、单晶硅结构：晶胞重复的单晶结构能够制作工艺和器件特性所要求的电学和机械性能8、CZ法生长单晶硅把熔化的半导体级硅液体变成有正确晶向并且被掺杂成n或p型的固体硅锭；9、直拉法目的：实现均匀掺杂和复制籽晶结构，得到合适的硅锭直径，限制杂质引入；关键参数：拉伸速率和晶体旋转速度10、CMOS （100）电阻率：10~50Ω•cm BJT（111）原因是什么？11、区熔法？纯度高，含氧低；晶圆直径小。
第三章集成电路制造工艺概况12、亚微米CMOS IC 制造厂典型的硅片流程模型第四章氧化；氧化物12、热生长：在高温环境里，通过外部供给高纯氧气使之与硅衬底反应，得到一层热生长的SiO2 。
13、淀积：通过外部供给的氧气和硅源，使它们在腔体中方应，从而在硅片表面形成一层薄膜。
14、干氧：Si（固）＋O2（气）－> SiO2(固)：氧化速度慢，氧化层干燥、致密，均匀性、重复性好，与光刻胶的粘附性好.水汽氧化：Si （固）＋H2O （水汽）－>SiO2（固）+ H2 （气）：氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差。
湿氧：氧气携带水汽，故既有Si与氧气反应，又有与水汽反应。
氧化速度氧化质量介于以上两种方法之间。
15、二氧化硅基本特征：1、热SiO2是无定形的(熔融石英 2、良好的电绝缘材料(作介质层3、高击穿电场(不容易被击穿) 稳定和可重复的Si/SiO2界面；4、硅表面的生长基本是保形的。
5、对杂质阻挡特性好 6、硅和SiO2的腐蚀选择特性好（HF等）7、硅和SiO2有类似的热膨胀系数16、二氧化硅用途：保护器件免划伤和隔离沾污（钝化）氮化硅缓冲层以减小应力(很薄)氮化硅缓冲层以减小应力(很薄17、氧化层厚度与消耗掉的硅厚度的关系18、氧化物生长模型是由迪尔（Deal）和格罗夫（Grove）发展的线性一抛物线性模型；t ox 为硅片经过t 时间后SiO2的生长厚度(μm ) B 为抛物线速率系数(μm2/h) B/A 为线性速率系数(μm/h) t0 为初始氧化层厚度(μm)为生成初始氧化层to (μm)所用的时间(h) 氧化层足够薄时tox很小氧化层足够厚时tox值大各种氧化工艺：19、局部氧化工艺－LOCOS（Local oxidationof silicon）工艺；存在的问题：1.存在鸟嘴，氧扩散到Si3N4 膜下面生长SiO2，有效栅宽变窄，增加电容；2. 缺陷增加浅槽隔离技术－STI（Shallow TrenchIsolation）工艺。
优点：消除了鸟嘴现象；表面积显著减少；超强的闩锁保护能力；对沟道没有侵蚀；与CMP兼容第五章淀积－表面薄膜的形成20、1\化学气相淀积（CVD）：通过气态物质的化学反应，在衬底表面上淀积一层薄膜材料的过程。
物理淀积（PVD）：在真空中，淀积材料由固体或熔化源的蒸发或用等离子体中高能气体离子击打出来，并在表面凝聚形成薄膜。
2\磷硅玻璃回流在金属层间，需淀积表面平滑的二氧化硅作为绝缘层。
低温淀积的磷硅玻璃受热后容易变得较软易流动，可提供一平滑的表面，所以常作为邻近两金属层间的绝缘层，此工艺称为磷硅玻璃回流3\氮化硅（Si3N4）：硅片最终的钝化层，能很好地抑制杂质和潮气的扩;散掩蔽层。
在STI 工艺中，因其与Si的晶格常数和热;因其介电系数（7.5）较SiO2（3.9）大，故不用于ILD，以免产生大的电容，降低芯片的速度。
膨胀系数差别比SiO2大，故需要薄的垫氧;多晶硅: ：通常用LPCVD方法淀积。
在MOS器件中，掺杂的多晶硅作为栅电极。
通过掺杂可得到铁电的电阻;和二氧化硅优良的界面特性;和后续高温工艺的兼容性;比金属电极更高的可靠性;在陡峭的结构上淀积的均匀性;实现栅的自对准工艺21、等离子增强CVD－Plasma-Enhanced CVD1、设备的组成：反应室和衬底加热系统、射频功率源、供气及抽气系统。
优点：淀积温度低，如LPCVD淀积Si3N4温度800－900 ℃，PECVD仅需350℃。
冷壁等离子体反应，产生颗粒少，需要少的清洗空间等;缺点：填隙能力不足。
HDPCVD具有更好的填隙能力，因而在0.25μm及以后技术节点取代PECVD22、高密度等离子CVD-HDPCVD优点：反应温度低: 300 ℃－400℃；薄膜填充高深宽比间隙能力强;淀积限制的条件：1、质量传输限制淀积速率HDPCVD 工艺的基本步骤:离子诱导淀积; 溅射刻蚀; 再次淀积;2、反应速度限制淀积速率--解决折方法：可以通过加温、加压提高反应速度。
；为了获得均匀的淀积速率（厚度），需保证反应区温度均匀分布23、介质及其性能－介电常数遇到的问题: 芯片集成度提高，互连线宽和导线间距减小，电阻和寄生电容增大，导致RC信号延迟增加。
解决的办法：采用铜作为互连金属减小电阻，采用低k材料作为层间介质减小电容，从而减小RC信号延迟。
低k介质作为层间介质优点：减少相邻导线间的电耦合损失，提高导线的传输速率。
高k介质;在DRAM存储器中引入高k介质，以提高存储电荷（或能量）密度，简化栅介质结构；特征尺寸缩小，使栅氧厚度减小到几nm，出现问题:栅极漏电流增加；多晶硅内杂质扩散到栅氧甚至衬底 ；控制栅氧厚度在几纳米的难度较大第六章：金属化24、金属化：在绝缘介质膜上淀积金属膜以及随后刻印图形以形成互连金属线和集成电路的孔填充塞的过程。
互连：由导电材料制成的连线将电信号传输到芯片的不同部分，也被用于芯片上器件和器件整个封装之间的金属连接。
接触：芯片内部的器件与第一金属层间在硅片表面的连接；通孔：穿过各种介质从某一金属层到毗邻金属层形成电通路的开口。
充薄膜：填充通孔以便在两层金属间形成电连接。
24、纯铝系统优点：铝与P 型硅及高浓度N型硅均能形成低欧姆接触；电阻率低；与SiO2 粘附性强，无需粘附层。
能单独作金属化布线，工艺简单；容易腐蚀，且在腐蚀铝时对SiO2 和Si 不产生腐蚀缺点：铝布线的电迁移现象比较严重；硅在铝中的溶解和扩散，会产生铝尖楔现象，导致浅PN结退化甚至穿通。
高温下与SiO2反应，使铝膜变薄，电阻变大，SiO2受侵蚀。
3SiO2+4Al－> 3Si+2Al2O3铝是软金属，容易擦伤;金丝与铝互连线键合会产生黄斑和紫斑，可靠性差。
25、电迁移：外加电场对电子的加速，而撞击晶格上的原子，使晶格上的原子离开原来的位置。
电迁移在金属中的小丘改进措施：Al-Cu（4%）合金或Al-Si（1~2%）-Cu（2~4%）合金；采用溅射工艺以确保金属膜合金成分与靶一致。
26、克服铝系统缺点的措施：在铝中掺铜（2~4%），可以有效减缓电迁移；在铝中掺硅（1~2%），使硅在铝膜中达到饱和，可以克服铝对硅的溶解；采用铝丝键合技术，可以克服黄斑和紫斑；采用钝化层保护，可以避免铝膜的擦伤；Al –TiW – Pt – Si 互连系统27、铜互联的好处：1. 低电阻率2. 功耗低－减少了线的宽度，降低了功耗3. 更高的集成密度－更窄的线宽更少的金属层4. 抗电迁移，比铝高四个数量级，更高的功率密度（电流密度）－铜不需要考虑电迁徙问题5. 更少的工艺步骤－用大马士革方法处理铜具有减少工艺步骤20到30%的潜力28采用铜互连的３个挑战：1. 扩散到氧化区和有源区。
（重金属杂质）2. 刻蚀困难（干法刻蚀难以形成挥发性物质）铜不容易形成图形。
3. 铜在较低温度下(<200C)极易氧化，且不能生成保护层来阻止进一步的氧化。
29、解决办法：双大马士革中采用CMP，无需刻蚀铜;钨填充希望被用作局部互联金属和第一层金属与有源区的接触，避免铜刻蚀和铜“中毒” ；用于多层金属中的其它金属连线用铜。
双大马士革金属化：sio2沉积；siN刻蚀阻挡层沉积；确定通孔图形和刻蚀；沉积保留介质的Sio2；确定互连图形；刻蚀互连槽和通孔；沉积阻挡金属；沉积铜种子层；沉积铜填充；用CMP清除额外的铜；优点：避免金属刻蚀；在刻蚀好的金属线之间不再需要填充介质间隙，第七章光刻是将电路/器件图形转移到半导体的表面形成光刻胶图形；暗场掩膜版：其石英版上大部分被铬援盖亮场掩膜版：有大面积透明的石英，只有很细的铬图形30、数值孔径(NA)：透镜收集衍射光的能力。
31、分辨率的计算R=K入/NA31、影响分辨光刻胶上几何图形的能力的参数：波长、数值孔径和工艺因子。
32、焦深的计算DOF第十章刻蚀：用化学或物理的方法有选择地从硅片表面去除不需要的材料的过程。
目的：在涂胶的硅片上正确复制掩膜图形，最后实现图形的步骤。
刻蚀工艺的种类：湿法刻蚀：采用化学溶液，借助化学反应腐蚀硅片中无光刻胶覆盖的部分，要求光刻胶有较强的抗蚀能力。
湿法腐蚀具有各向同性，造成侧向腐蚀。
限制了器件尺寸向微细化发展，用于特征尺寸较大的刻蚀。
干法刻蚀：把硅片表面曝露于气态中产生的等离子体，等离子体通过光刻胶中开出的窗口，与硅片发生物理或化学反应(或这两种反应)，从而去掉曝露的表面材料。
刻蚀的主要材料：Silicon、Dielectric、Metal有图形刻蚀：采用掩蔽层(有图形的光刻胶)来定义要刻蚀掉的表面材料区域，只有硅片上被选择的这一部分在刻蚀过程中刻掉。
如：栅、金属互连线、通孔、接触孔和沟槽。
无图形刻蚀、反刻或剥离：在整个硅片没有掩膜的情况下进行的，这种刻蚀工艺用于剥离掩蔽层(如STI氮化硅剥离和用于制备晶体管注入侧墙的硅化物工艺后钛的剥离)。
干法刻蚀与湿法刻蚀的比较优点：刻蚀剖面各向异性，具有非常好的侧壁剖面控制；好的CD 控制（线宽）；最小的光刻胶脱落或粘附问题；好的片内、片间、批次间的刻蚀均匀性；较低的化学制品使用和处理费用。
缺点：干法刻蚀对下层材料的差的刻蚀选择比、等离子体引起器件损伤和昂贵的设备。