集成电路测试原理及方法
集成电路芯片电参数测试
集成电路芯片电参数测试集成电路芯片的电参数测试是评估芯片性能和质量的重要步骤之一。
电参数测试可以帮助设计工程师和制造工程师了解芯片的工作条件，优化芯片设计和制造过程。
本文将介绍集成电路芯片的电参数测试的基本原理、测试方法和常见测试指标。
一、电参数测试的基本原理电参数测试是通过将待测芯片接入测试设备，对芯片进行各项电性能指标的测试。
通常，芯片的接口与测试仪器相连接，测试仪器通过向芯片施加电压、电流等信号，测量芯片的电压、电流等响应信号。
通过对这些响应信号的分析，可以得到芯片的电参数信息。
二、电参数测试的方法1. 直流电性能测试直流电性能测试是测试芯片在直流工作状态下的电压、电流等基本电性能指标。
其中包括：(1) 静态电压测量：测量芯片的电源电压、管脚电压等；(2) 静态电流测量：测量芯片的静态工作电流；(3) 动态电流测量：测量芯片在不同工作状态下的动态电流变化。
2. 交流电性能测试交流电性能测试是测试芯片在交流信号下的电性能，用于评估芯片的信号处理能力和频率响应特性。
其中包括：(1) 频率特性测试：测量芯片在不同频率下的增益、相位等指标；(2) 时域响应测试：测量芯片对快速变化信号的响应能力；(3) 噪声测试：测量芯片在不同频率范围内的噪声水平。
3. 温度特性测试温度特性测试用来评估芯片在不同温度环境下的电性能变化，以确定芯片的工作温度范围和温度稳定性。
其中包括：(1) 温度漂移测试：测量芯片在不同温度下的电性能漂移；(2) 温度稳定性测试：测量芯片在恒定温度条件下的电性能稳定性。
4. 功耗测试功耗测试是测试芯片在不同工作模式下的功耗消耗，用于评估芯片的能耗性能和电池寿命。
其中包括：(1) 静态功耗测试：测量芯片在待机模式下的功耗消耗；(2) 动态功耗测试：测量芯片在不同工作负载下的功耗消耗。
三、常见的电参数测试指标1. 电源电压：芯片的工作电压范围和电压稳定性；2. 静态电流：芯片的工作电流和功耗；3. 输出电压范围和电流驱动能力；4. 时钟频率和时钟精度；5. 噪声水平和信噪比；6. 时延、上升时间和下降时间。
集成电路的基本原理和工作原理
集成电路的基本原理和工作原理集成电路是指通过将多个电子元件（如晶体管、电容器、电阻器等）和互连结构（如金属导线、逻辑门等）集成到单个芯片上，形成一个完整的电路系统。
它是现代电子技术的重要组成部分，广泛应用于计算机、通信、嵌入式系统和各种电子设备中。
本文将介绍集成电路的基本原理和工作原理。
一、集成电路的基本原理集成电路的基本原理是将多个电子元件集成到单个芯片上，并通过金属导线将这些元件互连起来，形成一个完整的电路系统。
通过集成电路的制造工艺，可以将电子元件和互连结构制造到芯片的表面上，从而实现芯片的压缩和轻量化。
常见的集成电路包括数字集成电路（Digital Integrated Circuit，简称DIC）、模拟集成电路（Analog Integrated Circuit，简称AIC）和混合集成电路（Mixed Integrated Circuit，简称MIC）等。
集成电路的基本原理包括以下几个关键要素：1. 材料选择：集成电路芯片的制造材料通常选择硅材料，因为硅材料具有良好的电子特性和热特性，并且易于形成晶体结构。
2. 晶圆制备：集成电路芯片的制造过程通常从硅晶圆开始。
首先，将硅材料熔化，然后通过拉伸和旋转等方法制备成硅晶圆。
3. 掩膜制备：将硅晶圆表面涂覆上光感光阻，并通过光刻机在光感光阻表面形成图案。
然后使用化学溶液将未曝光的部分去除，得到掩膜图案。
4. 传输掩膜：将掩膜图案转移到硅晶圆上，通过掩膜上沉积或蚀刻等方法，在硅晶圆表面形成金属或电子元件。
5. 互连结构制备：通过金属导线、硅氧化物和金属隔离层等材料，形成元件之间的互连结构，实现元件之间的电连接。
6. 封装测试：将芯片放置在封装材料中，通过引脚等结构与外部电路连接，然后进行测试和封装。
集成电路的基本原理通过以上几个关键步骤实现电子元件和互连结构的制备和组装，最终形成一个完整的电路系统。
二、集成电路的工作原理集成电路的工作原理是指通过控制电流和电压在电路系统中的分布和变化，从而实现电子元件的工作和电路系统的功能。
集成电路测试原理
集成电路测试原理
集成电路测试是对集成电路或模块进行检测，通过测量对于集成电路的输出回应和预期输出比较，以确定或评估集成电路元器件功能和性能的过程，是验证设计、监控生产、保证质量、分析失效以及指导应用的重要手段。
1.基本原理
被测电路DUT可作为一个已知功能的实体，测试依据原始输入x和网络功能集F（x），确定原始输出回应y，并分析y是否表达了电路网络的实际输出。
因此，测试的基本任务是生成测试输入，而测试系统的基本任务则是将测试输入应用于被测器件的原始输入管脚，第二步是从被测器件的原始输出管脚采样输出回应，最后经过分析处理得到结果。
图1 基本原理
2.测试过程
(1)测试设备
通常被叫做自动测试设备，是用来向被测试器件施加输入，并观察输出。
考虑被测器件的技术指标和规范，费用(美分/美秒、可靠性、服务能力、软件编程难易程度。
(2)测试接口
合理地选择测试插座和设计制作测试负载。
集成电路的工作原理及可靠性分析
电子技术 • Electronic Technology86 •电子技术与软件工程 Electronic Technology & Software Engineering 【关键词】集成电路 半导体集成电路 静电放电 可靠性1 集成电路的工作原理及组成结构集成电路，一般简称IC ，英文名为integrated circuit ，它是一种新型、微型的电子元件或者零部件。
通常情况下集成电路采用一种特定的工艺方法，把很多的微电子元件集成到一个硅片上，一般这些电子元件包括晶体管、二极管、电容电阻、电感等，现如今基本所有集成电路的都是以硅作为基础材料，再在其基础上通过扩散或者渗透的工艺方法让其形成N 型、P 型的半导体或者P-N 结。
让其在电路板上结合其他元器件一起来完成一些特定功能的电路模块，比如说一些我们平时生活中常见的一些承担运算、导电、存储功能的电子设备。
人们把集成电路也称作半导体集成电路，因为一般的集成电路的基板都是半导体材料，然后再在基板上把把至少一个有源元件或者更多的元件相互之间连接到一起，让其完成一些特定功能的元器件。
它们一般通过半导体材料所特有的电子空穴导电能了来进行通电，让电流通过半导体上的引线和引脚来进行输入或者输出电流信号，完成半导体集成电路的索要完成的特定功能。
人们一般认为集成电路是罗伯特•诺伊思（在硅（Si ）的基础上发明的集成电路）和杰克•基尔比（在锗（Ge ）的基础上发明的集成电路）发明的。
而后随着集成电路的一步步持续改进，现如今市面上大多数的的半导体集成电路都是在硅的基础上进行生产的，一般集成电路的工作原理及可靠性分析文/陈海彬情况下半导体的工艺过程是氧化→光刻→扩散→外延→蒸铝，然后形成集成电路所需要的半导体材料，把另外一些所需要的二极管、电容、电阻等元器件再焊接到加工好的特定的半导体材料上，就加工成了我们所需要的一些半导体集成电路。
它们会有各种各样的样式，比如有扁平式的、圆壳式的、双列直插式的等等，而且它们所实现的功能也是各种各样。
JTAG电路的工作原理
JTAG电路的工作原理JTAG（Joint Test Action Group）是一种用于测试和调试集成电路的标准接口。
它通过一组标准的信号线连接到目标设备，以实现对设备内部电路的访问和控制。
本文将详细介绍JTAG电路的工作原理。
1. JTAG接口的基本原理JTAG接口由四条主要的信号线组成，包括TCK（时钟信号）、TMS（状态机信号）、TDI（数据输入信号）和TDO（数据输出信号）。
这些信号线通过JTAG 接口与目标设备的测试接口电路相连。
2. JTAG状态机JTAG状态机是JTAG接口的核心部份，它定义了JTAG接口的工作状态和信号传输的规则。
状态机有五种状态，分别是Test-Logic-Reset（TLR）、Run-Test/Idle（RTI）、Select-DR-Scan（SDR）、Capture-DR（CDR）和 Shift-DR （SDR）。
通过改变状态机的状态，可以实现对目标设备内部电路的测试和调试。
3. JTAG电路的工作流程JTAG电路的工作流程包括初始化、扫描和测试三个主要阶段。
3.1 初始化阶段在初始化阶段，JTAG接口通过发送特定的状态序列将目标设备置于Test-Logic-Reset（TLR）状态。
这个状态用于将目标设备的内部电路重置到初始状态，以确保测试的可靠性。
3.2 扫描阶段在扫描阶段，JTAG接口通过发送状态序列将目标设备的内部电路连接到JTAG接口。
这个过程称为扫描链的建立。
扫描链是一系列的触发器，用于在目标设备内部电路中传输和存储数据。
3.3 测试阶段在测试阶段，JTAG接口通过扫描链将测试数据输入到目标设备的内部电路，并通过观察扫描链的输出数据来验证目标设备的功能和性能。
这个过程可以用于测试和调试目标设备的各个部份，如寄存器、逻辑单元等。
4. JTAG电路的应用JTAG电路广泛应用于集成电路的测试和调试领域。
它可以用于验证芯片的功能和性能，诊断和修复芯片的故障，以及进行固件的更新和调试。
半导体集成电路cmos电路测试方法的基本原理
半导体集成电路cmos电路测试方法的基本原理
1.测试芯片的功能：测试时需要对芯片的设计功能进行验证和测试，以确保芯片能够正常工作。
2. 测试电路的电性能：测试电路的电性能包括电压、电流、功率等参数的测试，以确保电路满足设计要求。
3. 测试芯片的可靠性：测试芯片的可靠性包括温度、电压、湿度等环境因素的影响下芯片的工作情况，以确保芯片的可靠性。
4. 测试方法的可行性：测试方法的可行性包括测试的速度、成本、准确性等方面，以确保测试方法的可行性和实用性。
5. 确定测试方法：在进行测试之前需要确定测试方法，比如使用模拟测试还是数字测试等，以确保测试的准确性和有效性。
6. 测试数据的分析和处理：对测试数据进行分析和处理，以确定芯片的工作情况和工作效率，进一步改进并优化电路设计。
综上所述，半导体集成电路CMOS电路测试方法的基本原理包括对芯片功能、电性能、可靠性的测试，测试方法的可行性和测试数据的分析处理等方面。
- 1 -。
集成电路测试基本原理
集成电路测试基本原理
集成电路测试的基本原理是：被测电路DUT（Device Under Test）可作为一个已知功能的实体，测试依据原始输入X和网络功能集F（X），确定原始输出回应Y，并分析Y是否表达了电路网络的实际输出。
因此，测试的基本任务是生成测试输入，而测试系统的基本任务则是将测试输人应用于被测器件，并分析其输出的正确性。
测试过程中，测试系统首先生成输入定时波形信号施加到被测器件的原始输入管脚，第二步是从被测器件的原始输出管脚采样输出回应，最后经过分析处理得到测试结果。
集成电路测试的作用包括：
1. 检测：确定被测器件DUT是否具有或者不具有某些故障。
2. 诊断：识别表现于DUT的特性故障。
3. 器件特性的描述：确定和校正设计和/或者测试中的错误。
4. 失效模式分析（FMA）：确定引起DUT缺陷制造中的错误。
以上信息仅供参考，如有需要，建议咨询专业技术人员。
93k集成电路测试系统校准原理及实现方法研究
作者简介 :贺志容 ( 1980—) ,女 ,工程 师 ,主要研究领域:微电子计量与 测试 。 通讯地址 :武汉市洪山区珞瑜路 718 号 (430074) 电话 : 027 - 87533046 E2mail: hzr_hust@163. com
[ 1 ] 贺志容 ,沈森祖 ,韩宏星 ,等. 93000集成电路测试系统 检定方法研究 [ C ]. 2007计量与测试学术交流会论文 集 , 2007: 187～189.
[ 2 ] Verigy coporation, N IST Traceable Calibration, Verigy V93000 Service Guide.
完整的溯源校准的新型集成电路测试系统 [ 3 ] 。 在系统的长期运行过程中 ,由于测试系统内部
组成元器件性能的微小变化 ,温度 、湿度等外部因 素的影响 ,系统的量值会产生漂移 ,若不对这种漂 移做出修正 ,漂移的累积会严重降低系统精度 。校 准过程中如果不能对量值进行更新修正 ,系统精度 会逐步降低 。内部参考源校准时首先对内部参考 源进行校准 ,并自动更新系统基准量 ,使其误差趋 于零 ,消除了各种因素对基准量值造成的影响 ; 自 动校准的过程利用已经校准合格的基准量对系统 中间量直至系统参量进行校准 ,并产生修正值 ,在 测试过程中引用 ,消除了各种因素对系统参量造成 的影响 ,使测量结果的产生都能依据最新校准的修 正模式 ,保证了测试系统的精度 。
图 6 参考电压校准示意图
图 7 参考电阻校准示意图
© 1994-2010 China Academic Journal Electronic Publishing House. All rights reserved.
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
H a r b i n I n s t i t u t e o f T e c h n o l o g y集成电路测试原理及方法简介院系：电气工程及自动化学院姓名： XXXXXX 学号： XXXXXXXXX 指导教师： XXXXXX 设计时间： XXXXXXXXXX摘要随着经济发展和技术的进步，集成电路产业取得了突飞猛进的发展。
集成电路测试是集成电路产业链中的一个重要环节，是保证集成电路性能、质量的关键环节之一。
集成电路基础设计是集成电路产业的一门支撑技术，而集成电路是实现集成电路测试必不可少的工具。
本文首先介绍了集成电路自动测试系统的国内外研究现状，接着介绍了数字集成电路的测试技术，包括逻辑功能测试技术和直流参数测试技术。
逻辑功能测试技术介绍了测试向量的格式化作为输入激励和对输出结果的采样，最后讨论了集成电路测试面临的技术难题。
关键词：集成电路；研究现状；测试原理；测试方法目录一、引言 (4)二、集成电路测试重要性 (4)三、集成电路测试分类 (5)四、集成电路测试原理和方法 (6)4.1.数字器件的逻辑功能测试 (6)4.1.1测试周期及输入数据 (8)4.1.2输出数据 (10)4.2 集成电路生产测试的流程 (12)五、集成电路自动测试面临的挑战 (13)参考文献 (14)一、引言随着经济的发展，人们生活质量的提高，生活中遍布着各类电子消费产品。
电脑﹑手机和mp3播放器等电子产品和人们的生活息息相关，这些都为集成电路产业的发展带来了巨大的市场空间。
2007年世界半导体营业额高达2.740亿美元，2008世界半导体产业营业额增至2.850亿美元，专家预测今后的几年随着消费的增长，对集成电路的需求必然强劲。
因此，世界集成电路产业正在处于高速发展的阶段。
集成电路产业是衡量一个国家综合实力的重要重要指标。
而这个庞大的产业主要由集成电路的设计、芯片、封装和测试构成。
在这个集成电路生产的整个过程中，集成电路测试是惟一一个贯穿集成电路生产和应用全过程的产业。
如：集成电路设计原型的验证测试、晶圆片测试、封装成品测试，只有通过了全部测试合格的集成电路才可能作为合格产品出厂，测试是保证产品质量的重要环节。
集成电路测试是伴随着集成电路的发展而发展的，它为集成电路的进步做出了巨大贡献。
我国的集成电路自动测试系统起步较晚，虽有一定的发展，但与国外的同类产品相比技术水平上还有很大的差距，特别是在一些关键技术上难以实现突破。
国内使用的高端大型自动测试系统，几乎是被国外产品垄断。
市场上各种型号国产集成电路测试，中小规模占到80%。
大规模集成电路测试系统由于稳定性、实用性、价格等因素导致没有实用化。
大规模/超大规模集成电路测试系统主要依靠进口满足国内的科研、生产与应用测试，我国急需自主创新的大规模集成电路测试技术，因此，本文对集成电路测试技术进行了总结和分析。
二、集成电路测试重要性随着集成电路应用领域扩大，大量用于各种整机系统中。
在系统中集成电路往往作为关键器件使用，其质量和性能的好坏直接影响到了系统稳定性和可靠性。
如何检测故障剔除次品是芯片生产厂商不得不面对的一个问题，良好的测试流程，可以使不良品在投放市场之前就已经被淘汰，这对于提高产品质量，建立生产销售的良性循环，树立企业的良好形象都是至关重要的。
次品的损失成本可以在合格产品的售价里得到相应的补偿，所以应寻求的是质量和经济的相互制衡，以最小的成本满足用户的需要。
作为一种电子产品，所有的芯片不可避免的出现各类故障，可能包括：1.固定型故障；2.跳变故障；3.时延故障；4.开路短路故障；5桥接故障，等等。
测试的作用是检验芯片是否存在问题，测试工程师进行失效分析，提出修改建议，从工程角度来讲，测试包括了验证测试和生产测试两个主要的阶段。
一款新的集成电路芯片被设计并生产出来，首先必须接受验证测试。
在这一阶段，将会进行功能测试、以及全面的交流（AC）参数和直流(DC)参数的测试等，也可能会探测芯片的内部结构。
通常会得出一个完整的验证测试信息，如芯片的工艺特征描述、电气特征（DC参数、AC参数、电容、漏电、温度等测试条件）、时序关系图等等。
通过验证测试中的参数测试、功能性测试、结构性测试，可以诊断和修改系统设计、逻辑设计和物理设计中的设计错误，为最终规范(产品手册)测量出芯片的各种电气参数，并开发出测试流程。
当芯片的设计方案通过了验证测试，进入生产阶段之后，将利用前一阶段设计好的测试流程进行生产测试。
在这一阶段里，测试的目的就是对被测芯片进行“Pass”或“Fail”判断。
由于要每一片芯片进行生产测试，所以测试成本是这一阶段的首要问题。
出于此种目的，测试的效率很关键，生产测试生产没有验证测试那么全面，测试通常所采用的测试向量集不会包含过多的测试向量，但是必须有足够高的模型化故障的覆盖率以满足质量上的要求。
三、集成电路测试分类依照器件开发和制造阶段、采用的工艺技术、测试项目种类以及待测器件等的不同，测试技术可以分为很多种类。
器件开发阶段的测试包括：1.晶圆测试（Wafer Test）：对裸露的、尚未切割的每颗晶圆进行探针测试。
测试过程中，要让测试仪的探针与晶粒上的节电接触，测试晶粒的电气特性不合格的晶粒会被标上记号。
探针卡的阻抗匹配和延时问题必须加以考虑，以便于时序调整和矫正。
2.生产测试：晶圆上的芯片经过封装后，对成品进行全面的电性能测试。
3.老化测试：通过生产性测试的产品并不是完全一致的，在实际应用当中，有些会很快失效，而有些会能长时间正常工作。
老化测试是通过一个长时间的连续或周期性的测试使不耐用的器件失效，从而确保老化测试后器件的可靠性。
老化测试分为静态老化测试和动态老化测试。
静态老化测试是在给器件提供供电电压下，提高器件的工作温度，对其寿命进行测试。
动态老化测试是在静态老化测试的基础上施加激励。
4.质量控制测试：为确保生产产品的质量，对准备出厂的合格器件进行抽样测试，确保良品的合格率。
目前，集成电路针对不同的应用场合分为民用标准级、工业标准级和军用标准级别，不同的级别参数测试的标准高低不同。
图1为集成电路一般的测试流程：图1 测试流程四、集成电路测试原理和方法通常的按测试项目种类分主要包括：1．逻辑功能测试：根据被测器件的真值表，设计向量，对器件逻辑功能进行测试。
2．直流参数测试：在DUT的引脚上施加电流或电压，测出具体的参数数值。
测试项目包括：开路/短路测试，输出驱动电流测试，漏电电流测试，电源电流测试，转换电平测试等。
4.1.数字器件的逻辑功能测试结合体图2，逻辑功能测试是旨在于检查被测器件在类似实际使用的环境下是否能实现其预期逻辑功能的一类测试，也就是我们常说的功能测试。
功能测试根据被测器件的真值表、状态方程、测试图形来测试器件的逻辑功能。
功能测试是全集的，测试向量集不会包含多余的测试向量，但必须有足够高的故障覆盖率。
在电路中传输的逻辑“1/0”是由带定时特性和电平特性的波形，与波形形状、脉冲宽度、脉冲边缘或斜率以及上升沿和下降沿的位置都有关系。
功能测试关注的重点是测试图形产生的速度、边沿定时控制的特性、输入/输出控制和屏蔽选择。
参照被测器件（DUT）的器件手册，考虑各个方面的性能，必须仔细检查下列项的准确值：①被测器件电源电压最小值/最大值；② VOL/VOH(输出电压)；③ VIL/VIH(输入电压)；④ IOL/I OH (输出负载电流)；⑤动态电流负载参考电平VREF；⑥测试频率/周期；⑦输入信号时序(时钟/建立时间/保持时间/控制信号)；⑧输入信号波形编码方式；⑨输出时序(在周期内何时对输出进行采样)；⑩向量序列(向量文件内的开始/停止位置)。
从以上可以看出，逻辑功能测试中需要配置大量的资源信息，主要由两大块组成，一是测试向量文件，另外一块是包含测试指令的主测试程序。
测试向量代表了测试待测器件所需的激励输入和期望输出的逻辑状态。
主测试程序设定测试速率、引脚部件电平值、输入通道的编码格式、波形和时序等所必需的信息。
从向量存储器里输出的数据与时序，编码格式以及电平数据结合在一起，通过引脚电路施加给被测器件。
输入的测试数据就包含测试向量、输入信号时序、输入信号格式化编码、输入电平组等。
执行功能测试时，设定必要的初始程序、合理的电平和电流值和定时条件后，测试系统逐个周期的给DUT提供激励，同时在一个周期内对DUT的输出进行监测，输出信号与测试向量表示的期望值相互比较，如果输出引脚输出的逻辑状态与期望不相符合，则功能测试失效。
对输出响应的检测有两种方法。
(1)比较法：输入激励同时应用于被测电路和一个称为金器件(设为无故障)的相同器件，比较两者输出响应即可判断被测电路正确性。
这种比较法一般适用于比较简单的标准中小规模(SSI、MSI)电路的测试。
(2)存储响应法：结合图2，在计算机的控制下，被测器件的测试集存放在测试系统高速缓冲存储器中。
测试时，测试图形根据测试主频逐排读出，输入激励顺次施加于被测器件，逐拍与期望响应作为比较。
如果比较结果全部一致，则证明器件功能合格；否则称器件功能失效。
这种方法涉及大量测试数据的存储和读出操作，但它具有相当的灵活性，也适用于时序电路的测试。
该方法的优点是可以根据测试要求，在确保一定的测试可接受的前提下，将一个很长的测试集进行压缩，这样不仅节省了存储空间，而且加快了测试速度，因此存储响应原理为众多测试系统所采用。
测试的顺序为测试矢量→被测电路→与标准响应比较→结果分析。
图2 存储响应法4.1.1测试周期及输入数据(1)测试周期测试周期是测试器件过程中的工作频率，为每一条测试向量所持续的时间。
功能测试建立时序的第一步是定义测试周期的时序关系。
(2)输入数据激励给DUT的数据是含有时序和电平信息的，一般由以下因数构成：①测试向量；②输入信号格式化编码组；③输入信号电平组；④输入信号时序组。
激励给DUT的输入信号是以测试向量数据形式存储的逻辑“1/0”，而代表逻辑“1/0”的电平则由电子引脚中的VIH/VIL参考电平规定的。
输入信号要求设置为包含唯一格式化编码方式和设定时序更为复杂的数据形式，主程序中会包含这些信息并通过相应的代码实现设置。
(3)输入信号格式根据DUT输入引脚的特性，设定其输入信号的编码格式以完成功能测试，使用得当还可以保证规格书定义的所有交流参数被测试。
信号格式与测试向量、时沿设定及输入电平组合起来作为DUT的输入信号波形。
图3给出了一些信号格式的简单描述。
图3 信号格式化编码① NRZ(Non Return to Zero，不返回)：代表存储于向量存储器的实际数据，它不含有时沿信息，只在每个周期的起始点（T0）发生变化。
② DNRZ（Delayed Non Return to Zero，延迟不返回）：顾名思义，它和NRZ一样代表存储于向量存储器的数据，只是周期中数据的转变点不在T0。