《单周期CPU设计》实验报告
计算机组成原理实验报告 单周期CPU的设计与实现
1个时钟周期 Clock 电子科技大学计算机科学与工程学院标 准 实 验 报 告（实验）课程名称： 计算机组成原理实验 电子科技大学教务处制表电 子 科 技 大 学 实 验 报 告学生姓名： 郫县尼克杨 学 号： 2014 指导教师：陈虹 实验地点： 主楼A2-411 实验时间：12周-15周一、 实验室名称：主楼A2-411二、 实验项目名称：单周期CPU 的设计与实现。
三、 实验学时：8学时四、 实验原理：（一） 概述单周期（Single Cycle ）CPU 是指CPU 从取出1条指令到执行完该指令只需1个时钟周期。
一条指令的执行过程包括：取指令→分析指令→取操作数→执行指令→保存结果。
对于单周期CPU 来说，这些执行步骤均在一个时钟周期内完成。
（二） 单周期cpu 总体电路本实验所设计的单周期CPU 的总体电路结构如下。
（三） MIPS 指令格式化MIPS 指令系统结构有MIPS-32和MIPS-64两种。
本实验的MIPS 指令选用MIPS-32。
以下所说的MIPS 指令均指MIPS-32。
MIPS 的指令格式为32位。
下图给出MIPS 指令的3种格式。
本实验只选取了9条典型的MIPS 指令来描述CPU 逻辑电路的设计方法。
下图列出了本实验的所涉及到的9条MIPS 指令。
五、 实验目的1、掌握单周期CPU 的工作原理、实现方法及其组成部件的原理和设计方法，如控制器、运算器等。
?2、认识和掌握指令与CPU 的关系、指令的执行过程。
?3、熟练使用硬件描述语言Verilog 、EDA 工具软件进行软件设计与仿真，以培养学生的分析和设计CPU 的能力。
六、 实验内容（一）拟定本实验的指令系统，指令应包含R 型指令、I 型指令和J 型指令，指令数为9条。
（二）CPU 各功能模块的设计与实现。
（三）对设计的各个模块的仿真测试。
（四）整个CPU 的封装与测试。
七、 实验器材（设备、元器件）：（一）安装了Xilinx ISE Design Suite 13.4的PC 机一台（二）FPGA 开发板：Anvyl Spartan6/XC6SLX45（三）计算机与FPGA 开发板通过JTAG （Joint Test Action Group ）接口连接，其连接方式如图所示。
单周期CPU实验报告
MIPS-CPU设计实验报告实验名称：32位单周期MIPS-CPU设计姓名学号：刘高斯11072205实验日期：2014年12月19日目录前言MIPS简介------------------------------------------------------------- 3 实验目的------------------------------------------------------------- 3第一部分VERILOG HDL 语言实现部分实验内容------------------------------------------------------------- 4 试验环境------------------------------------------------------------- 4 模块简介------------------------------------------------------------- 4 实验截图------------------------------------------------------------- 5 实验感想------------------------------------------------------------- 5 实验代码------------------------------------------------------------- 6第二部分LOGISIM 语言实现部分实验内容------------------------------------------------------------- 16 实验环境------------------------------------------------------------- 16模块设计------------------------------------------------------------- 16 试验感想------------------------------------------------------------- 23前言一、MIPS简介MIPS是世界上很流行的一种RISC处理器。
单周期CPU实验报告
MIPS-CPU设计实验报告实验名称：32位单周期MIPS-CPU设计姓名学号：刘高斯11072205实验日期：2014年12月19日目录前言MIPS简介------------------------------------------------------------- 3 实验目的------------------------------------------------------------- 3第一部分VERILOG HDL 语言实现部分实验内容------------------------------------------------------------- 4 试验环境------------------------------------------------------------- 4 模块简介------------------------------------------------------------- 4 实验截图------------------------------------------------------------- 5 实验感想------------------------------------------------------------- 5 实验代码------------------------------------------------------------- 6第二部分LOGISIM 语言实现部分实验内容------------------------------------------------------------- 16 实验环境------------------------------------------------------------- 16模块设计------------------------------------------------------------- 16 试验感想------------------------------------------------------------- 23前言一、MIPS简介MIPS是世界上很流行的一种RISC处理器。
MIPS单周期CPU实验报告材料
《计算机组成原理实验》实验报告（实验二）学院名称：专业（班级）：学生姓名：学号：时间：2017 年11 月25 日成绩 :实验二：单周期CPU设计与实现一.实验目的(1) 掌握单周期CPU数据通路图的构成、原理及其设计方法；(2) 掌握单周期CPU的实现方法，代码实现方法；(3) 认识和掌握指令与CPU的关系；(4) 掌握测试单周期CPU的方法；(5) 掌握单周期CPU的实现方法。
二.实验内容设计一个单周期的MIPSCPU，使其能实现下列指令：==> 算术运算指令说明：以助记符表示，是汇编指令；以代码表示，是机器指令功能：rd←rs + rt。
reserved为预留部分，即未用，一般填“0”。
符号扩展再参加“加”运算。
（3）sub rd , rs , rt功能：rd←rs - rt==> 逻辑运算指令（4）ori rt , rs ,immediate功能：rt←rs | (zero-extend)immediate；immediate做“0”扩展再参加“或”运算。
（5）and rd , rs , rt功能：rd←rs & rt；逻辑与运算。
功能：rd←rs | rt；逻辑或运算。
==>移位指令==>比较指令功能：if (rs<rt) rd =1 else rd=0, 具体请看表2 ALU运算功能表，带符号==> 存储器读/写指令（9）sw rt ,immediate(rs) 写存储器功能：memory[rs+ (sign-extend)immediate]←rt；immediate符号扩展再相加。
即将rt寄存器的内容保存到rs寄存器内容和立即数符号扩展后的数相加作为地址的内存单元中。
（10) lw rt , immediate(rs) 读存储器功能：rt ← memory[rs + (sign-extend)immediate]；immediate符号扩展再相加。
单周期CPU设计实验报告
单周期CPU设计实验报告一、引言计算机是现代信息社会必不可少的工具，而CPU作为计算机的核心部件，承担着执行指令、进行运算和控制系统资源的任务。
随着科技的进步和计算能力的需求，CPU的设计也趋于复杂和高效。
本次实验旨在设计一种单周期CPU，探究其设计原理和实现过程，并通过实验验证其正确性和性能。
二、理论基础1.单周期CPU概述单周期CPU即每个时钟周期内只完成一条指令的处理，它包括指令取址阶段（IF）、指令译码阶段（ID）、执行阶段（EX）、访存阶段（MEM）和写回阶段（WB）等多个阶段。
每条指令都顺序地在这些阶段中执行，而不同的指令所需的时钟周期可能不同。
2.控制信号单周期CPU需要根据不同的指令类型产生不同的控制信号来控制各个阶段的工作。
常见的控制信号包括时钟信号（clk）、使能信号（En）、写使能信号（WE）和数据选择信号（MUX）等。
这些信号的产生需要通过译码器、控制逻辑电路和时序逻辑电路等来实现。
三、实验设计本次实验采用的单周期CPU包括以下五个阶段：指令取址阶段、指令译码阶段、执行阶段、访存阶段和写回阶段。
每个阶段的具体操作如下：1.指令取址阶段（IF）在IF阶段，通过计数器实现程序计数器（PC）的自增功能，并从存储器中读取指令存储地址所对应的指令码。
同时，设置PC使能信号，使其可以更新到下一个地址。
2.指令译码阶段（ID）在ID阶段，对从存储器中读取的指令码进行解码，确定指令的操作类型和操作数。
同时，根据操作类型产生相应的控制信号，如使能信号、写使能信号和数据选择信号等。
3.执行阶段（EX）在EX阶段，根据ID阶段产生的控制信号和操作数，进行相应的算术逻辑运算。
这里可以包括加法器、乘法器、逻辑运算器等。
4.访存阶段（MEM）在MEM阶段，根据EX阶段的结果，进行数据存储器的读写操作。
同时，将读取的数据传递给下一个阶段。
5.写回阶段（WB）在WB阶段，根据MEM阶段的结果，将数据传递给寄存器文件，并将其写入指定的寄存器。
MIPS单周期CPU实验报告
MIPS单周期CPU实验报告一、实验目的本实验旨在设计一个基于MIPS指令集架构的单周期CPU，具体包括CPU的指令集设计、流水线的划分与控制信号设计等。
通过本实验，可以深入理解计算机组成原理中的CPU设计原理，加深对计算机体系结构的理解。
二、实验原理MIPS（Microprocessor without Interlocked Pipeline Stages）是一种精简指令集（RISC）架构的处理器设计，大大简化了指令系统的复杂性，有利于提高执行效率。
MIPS指令集由R、I、J三种格式的指令组成，主要包括算术逻辑运算指令、存储器访问指令、分支跳转指令等。
在单周期CPU设计中，每个指令的执行时间相同，每个时钟周期只执行一个指令。
单周期CPU的主要部件包括指令内存（IM）、数据存储器（DM）、寄存器文件（RF）、运算单元（ALU）、控制器等。
指令执行过程主要分为取指、译码、执行、访存、写回等阶段。
三、实验步骤1.设计CPU指令集：根据MIPS指令集的格式和功能，设计符合需求的指令集，包括算术逻辑运算指令、存储器访问指令、分支跳转指令等。
2.划分CPU流水线：将CPU的执行过程划分为取指、译码、执行、访存、写回等阶段，确定每个阶段的功能和控制信号。
3.设计控制器：根据CPU的流水线划分和指令集设计，设计控制器实现各个阶段的控制信号生成和时序控制。
4.集成测试：进行集成测试，验证CPU的指令执行功能和正确性，调试并优化设计。
5.性能评估：通过性能评估指标，如CPI（平均时钟周期数）、吞吐量等，评估CPU的性能优劣，进一步优化设计。
四、实验结果在实验中，成功设计了一个基于MIPS指令集架构的单周期CPU。
通过集成测试，验证了CPU的指令执行功能和正确性，实现了取指、译码、执行、访存、写回等阶段的正常工作。
同时，通过性能评估指标的测量，得到了CPU的性能参数，如CPI、吞吐量等。
通过性能评估，发现了CPU的性能瓶颈，并进行了相应的优化，提高了CPU的性能表现。
中山大学计算机组成原理实验 单周期CPU设计
《计算机组成原理实验》实验报告（实验三）学院名称：数据科学与计算机学院专业（班级）：学生姓名：学号：时间：2019 年11 月8 日成绩:实验三：单周期CPU设计与实现一.实验目的(1) 掌握单周期CPU数据通路图的构成、原理及其设计方法；(2) 掌握单周期CPU的实现方法，代码实现方法；(3) 认识和掌握指令与CPU的关系；(4) 掌握测试单周期CPU的方法。
二.实验内容设计一个单周期CPU，该CPU至少能实现以下指令功能操作。
指令与格式如下：==> 算术运算指令加“加”运算。
加“加”运算。
==> 逻辑运算指令加“与”运算。
功能：GPR[rt] ←GPR[rs] or zero_extend(immediate)。
==>移位指令==>比较指令==> 存储器读/写指令==> 分支指令else pc ←pc + 4特别说明：offset是从PC+4地址开始和转移到的指令之间指令条数。
offset符号扩展之后左移2位再相加。
为什么要左移2位？由于跳转到的指令地址肯定是4的倍数（每条指令占4个字节），最低两位是“00”，因此将offset放进指令码中的时候，是右移了2位的，也就是以上说的“指令之间指令条数”。
else pc ←pc + 4（16）bltz rs, offsetelse pc ←pc + 4。
==>跳转指令（17）j addr说明：由于MIPS32的指令代码长度占4个字节，所以指令地址二进制数最低2位均为0，将指令地址放进指令代码中时，可省掉！这样，除了最高6位操作码外，还有26位可用于存放地址，事实上，可存放28位地址，剩下最高4位由pc+4最高4位拼接上。
==> 停机指令功能：停机；不改变PC的值，PC保持不变。
三.实验原理单周期CPU指的是一条指令的执行在一个时钟周期内完成，然后开始下一条指令的执行，即一条指令用一个时钟周期完成。
电平从低到高变化的瞬间称为时钟上升沿，两个相邻时钟上升沿之间的时间间隔称为一个时钟周期。
MIPS单周期CPU实验报告材料
《计算机组成原理实验》实验报告（实验二）学院名称：专业（班级）：学生姓名：学号：时间：2017 年11 月25 日成绩:实验二：单周期CPU设计与实现一.实验目的(1) 掌握单周期CPU数据通路图的构成、原理及其设计方法；(2) 掌握单周期CPU的实现方法，代码实现方法；(3) 认识和掌握指令与CPU的关系；(4) 掌握测试单周期CPU的方法；(5) 掌握单周期CPU的实现方法。
二.实验内容设计一个单周期的MIPSCPU，使其能实现下列指令：==> 算术运算指令（1）add rd , rs, rt（说明：以助记符表示，是汇编指令；以代码表示，是机器指令）功能：rd←rs + rt。
reserved为预留部分，即未用，一般填“0”。
（2）addi rt , rs ,immediate功能：rt←rs + (sign-extend)immediate；immediate符号扩展再参加“加”运算。
（3）sub rd , rs , rt功能：rd←rs - rt==> 逻辑运算指令（4）ori rt , rs ,immediate功能：rt←rs | (zero-extend)immediate；immediate做“0”扩展再参加“或”运算。
（5）and rd , rs , rt功能：rd←rs & rt；逻辑与运算。
（6）or rd , rs , rt功能：rd←rs | rt；逻辑或运算。
==>移位指令（7）sll rd, rt,sa功能：rd<－rt<<(zero-extend)sa，左移sa位，(zero-extend)sa==>比较指令（8）slt rd, rs, rt 带符号数功能：if (rs<rt) rd =1 else rd=0, 具体请看表2 ALU运算功能表，带符号==> 存储器读/写指令（9）sw rt ,immediate(rs) 写存储器功能：memory[rs+ (sign-extend)immediate]←rt；immediate符号扩展再相加。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《计算机组成原理与接口技术实验》实验报告学院名称：学生姓名：学号：专业（班级）：合作者：时间：2016 年4 月25 日成绩: ________ 实验二：一. 实验目的1.掌握单周期CPU数据通路图的构成、原理及其设计方法；2.掌握单周期CPI的实现方法，代码实现方法；3.认识和掌握指令与CPU勺关系；4.掌握测试单周期CPI的方法。
二. 实验内容设计一个单周期CPU，该CPU至少能实现以下指令功能操作。
需设计的指令与格式如下:==＞算术运算指令功能：rd Jrs + rt 。
reserved为预留部分，即未用，一般填“0（2）addi rt , rs , immediate功能：rt J rs + （sign-extend） immediate ；immediate 符号扩展再参加“加”运算（3） sub rd , rs , rt完成功能：rd J rs - rt==＞逻辑运算指令（4）ori rt , rs , immediate功能：rt Jrs | （zero-extend） immediate ; immediate 做“ o ”扩展再参加“或”运算（5） and rd , rs , rt功能：rd Jrs & rt ;逻辑与运算（6）or rd , rs , rt功能：rd Jrs | rt ;逻辑或运算。
==＞传送指令功能：rd Jrs + $0 ; $0=$zero=0。
==＞存储器读/写指令（8）sw rt , immediate（ rs）写存储器功能：memory[rs+ （sign-extend） immediate ] J rt ; immediate 符号扩展再相加。
（9） Iw rt , immediate （rs）读存储器功能：rt J memory[rs + （sign-extend）immediate ]; immediate 符号扩展再相加。
==＞分支指令（10 ）beq rs,rt, immediate功能：if(rs=rt) pc J pc + 4 + (sign-extend) immediate <<2 ；特别说明：immediate 是从PC+4地址幵始和转移到的指令之间指令条数< immediate 符号扩展之后左移2位再相加。
为什么要左移2位？由于跳转到的指令地址肯定是4的倍数(每条指令占4个字节)，最低两位是“ 00 ”，因此将immediate 放进指令码中的时候，是右移了2位的，也就是以上说的“指令之间指令条数”。
==>停机指令(11 ) halt功能：停机；不改变PC的值，PC保持不变。
三. 实验原理单周期CPU指的是一条指令的执行在一个时钟周期内完成，然后幵始下一条指令的执行，即一条指令用一个时钟周期完成。
电平从低到高变化的瞬间称为时钟上升沿，两个相邻时钟上升沿之间的时间间隔称为一个时钟周期。
时钟周期一CPU在处理指令时，一般需要经过以下几个步骤：(1)取指令(IF)：根据程序计数器PC中的指令地址，从存储器中取出一条指令，同时，PC根据指令字长度自动递增产生下一条指令所需要的指令地址，但遇到“地址转移”指令时，则控制器把“转移地址”送入PC,当然得到的“地址”需要做些变换才送入PC 0(2)指令译码(ID):对取指令操作中得到的指令进行分析并译码，确定这条指令需要完成的操作，从而产生相应的操作控制信号，用于驱动执行状态中的各种操作。
(3)指令执行(EXE):根据指令译码得到的操作控制信号，具体地执行指令动作，然后转移到结果写回状态。
(4)存储器访问(MEM ):所有需要访问存储器的操作都将在这个步骤中执行，该步骤给出存储器的数据地址，把数据写入到存储器中数据地址所指定的存储单元或者从存储器中得到数据地址单元中的数据。
(5)结果写回(WB ):指令执行的结果或者访问存储器中得到的数据写回相应的目的寄存器中。
单周期CPU，是在一个时钟周期内完成这五个阶段的处理。
f 取指令 f 指令译f 指令执 f 存储器访 f 结果写一----------------------------------------------------------------------------------------------------- 图1 单周期CPU指令处理过程MIPS32 的指令的三种格式：R类型：31 26 25 21 20 16 15 11 10 6 5 06 位 5 位 5 位 5 位 5 位 6 位I类型:316位 5 位 5 位16 位J类型：316位26 位其中，op：为操作码；rs :为第1个源操作数寄存器，寄存器地址（编号）是00000〜11111, 00〜1F ;rt :为第2个源操作数寄存器，或目的操作数寄存器，寄存器地址（同上）；rd :为目的操作数寄存器，寄存器地址（同上）；sa:为位移量（shift amt ），移位指令用于指定移多少位；func :为功能码，在寄存器类型指令中（R类型）用来指定指令的功能；immediate :为16位立即数，用作无符号的逻辑操作数、有符号的算术操作数、数据加载（Laod）/数据保存（Store ）指令的数据地址字节偏移量和分支指令中相对程序计数器（PC的有符号偏移量；address :为地址。
图2 单周期CPU数据通路和控制线路图图2是一个简单的基本上能够在单周期上完成所要求设计的指令功能的数据通路和必要的控制线路图。
其中指令和数据各存储在不同存储器中，即有指令存储器和数据存储器。
访问存储器时，先给出地址，然后由读/写信号控制（1-写，0-读。
当然，也可以由时钟信号控制，但必须在图上标出）。
对于寄存器组，读操作时，先给出地址，输出端就直接输出相应数据；而在写操作时，在WE使能信号为1时，在时钟边沿触发写入。
图中控制信号作用如表1所示，表2是ALU运算功能相关部件及引脚说明:Instruction Memory :指令存储器，laddr，指令存储器地址输入端口IDataln，指令存储器数据输入端口(指令代码输入端口)IDataOut ，指令存储器数据输出端口(指令代码输出端口)RW，指令存储器读写控制信号，为1写，为0读Data Memory :数据存储器，Daddr，数据存储器地址输入端口DataIn，数据存储器数据输入端口DataOut，数据存储器数据输出端口RW，数据存储器读写控制信号，为1写，为0读Register File :（寄存器组）Read Reg1 ，rs寄存器地址输入端口Read Reg2 ，rt寄存器地址输入端口Write Reg，将数据写入的寄存器端口，其地址来源rt或rd字段Write Data ，写入寄存器的数据输入端口Read Datal ，rs寄存器数据输出端口Read Data2 ，rt寄存器数据输出端口WE，写使能信号，为1时，在时钟上升沿写入ALU :result ，ALU运算结果zero，运算结果标志，结果为0输出1，否则输出0表2 ALU运算功能表需要说明的是根据要实现的指令功能要求画出以上数据通路图，和确定ALU 的运算功能（当然，以上指令没有完全用到提供的ALU所有功能，但至少必须能实现以上指令功能操作）。
从数据通路图上可以看出控制单元部分需要产生各种控制信号，当然，也有些信号必须要传送给控制单元。
从指令功能要求和数据通路图的关系得出以上表 1，这样，从表1可以看出各控制信号与相应指令之间的相互关系，根据这种关系就可以得出控制信号与指令之间的关系表（留给学生完成） ，再根据关系表可以写出各控制信号 的逻辑表达式，这样控制单元部分就可实现了。
指令执行的结果总是在下个时钟到来前幵始保存到寄存器、或存储器中，PC的改变也是在这个时候进行。
另外，值得注意的问题，设计时，用模块化的思想方 法设计，关于ALU 设计、存储器设计、寄存器组设计等等，也是必须认真考虑的 问题。
可以参考其他资料文档，里面有相应的设计方法介绍 四•实验器材电脑一台、Xili nx ISE 软件一套。
五.实验分析与设计 模块分析：根据单周期CPU 数据通路 路图，大致可以将CPU 分为右 块，每个模块负责一个部分的 码存于code 文件夹）（图的下方为各个模块的变量，在后图会出现，故省略 ） CPU :负责各模块之间的数据的传输，如同C 语言中的头文件，将其他的子模块连接在一起，其中clk 信号在此声明。
CU : CU 负责指令的解析，即将由ROM 读取的指令转化为操作发送给其他子模块进 行操作。
PC :负责指令的计数，已经指令的向前或向后跳动，每个时钟周期计数加一 ROM :即存储器，发送信息，CPU 的指令文件即由ROM 读取，只读，在电脑中表-0 cpu (CPU-v)[3 CU-CU (CUM冋 programCou nter - PC (PC.v)v) rorn - ROM (ROM,v)可 ram - RAM (RAM-v)V) regfile - RF (RF.v) p srgnExtend ▼ SE (SE,v) 3 0)u - ALU (ALU.Y )和控制线 图七个模 功能：现为BIOS的数据文件RAM :内存，可读可写，用来保存临时数据，汇编语言中的$s的储存地点。
RF :寄存器，可读可写，数据由寄存器发送向ALU计算，汇编语言中的$t的储存地点。
SE :产生立即数，将发送过来的半数零拓展或符号拓展。
ALU :算术单元，加减乘除逻辑运算等等，都在这里计算。
测试数据输入00000000000000000000000000000000 （不操作）可得到如上图，CPU正确运行实验测试：（根据实验内容指令表格）0,123 算术运算指令4,5,6 逻辑运算指令7 传送指令8,9 存储器读/与指令10,11 分支指令14 停机指令O.add因为都为0,没有变化1.addi如上表，$4为3 2.addi$2 = $4 + 8 = 11 3.sub$1 = $2 - $4 = 84.ori$5 = $2 | 0000 0000 0000 1000 = 115.and$6 = $1 & $2 = 86.or$7 = $1 | $2 = 117. move$8 = $78. swregisterRAM$s15 = $19.lw10. beq 不相等情况由于这里两个寄存器不相等，立即数为0，即跳转到下1 + 0/4 条指令，故这里进入下一条指令。
11.beq 相等情况，跳过指令12跳转到13 ，$1 没有变化13 ．halt停机，如图，下一条指令被锁测试完成六. 实验心得本次实验的难度较第一次实验要高很多，很多问题都是半知半解的状态，尤其是CU部分，CU是按照实验资料中的页5中的表格生搬硬套的，有许多不理解，同学也帮助了很多。