硅通孔三维封装热应力分析开题报告

毕业设计（论文）学生开题报告课题名称高密度三维封装中TSV热应力分析课题来源老师拟定课题类型BX 指导教师聂磊副教授学生姓名陈少平学号1210132132 专业班级测控（12质量1）一、本课题的研究现状、研究目的及意义1947 年，第一只晶体管在贝尔实验室诞生，带领人类从此进入飞速发展的电子时代。

1959 年，第一块集成电路在 TI 公司诞生，标志着人类进入微电子时代。

此后，半导体行业以其飞速术革新令世界瞩目，短短几十年间，半导体行业已经超越汽车工业成为世界第一大产业，如今在生活的各个角落都离不开半导体的身影。

半导体自诞生的那天起就一直在朝着尺寸更小，速度更快，集成度和可靠性更高，以及价格更低的道路上努力发展。

早在 1964 年，仙童半导体公司创始人之一摩尔博士就预言集成电路上的晶体管数目将会以每 18 个月翻一番的速度稳定增长，并在今后数十年保持这种势头。

这一预言确实得到了证实，集成电路经过 SSI（小规模集成电路），MSI（中规模集成电路），发展到 LSI（大规模集成电路），VLSI（超大规模集成电路）以及 ULSI（特大规模集成电路）。

如今，微电子技术已经进入纳米尺度，逐步逼近了材料的物理极限。

继续按照摩尔定律缩小MOS 管尺寸变得不再可靠，因此，业界将更多的目光投向了发展空间巨大的电子封装技术，通过将多个芯片堆叠起来的三维封装技术被认为是最有希望在未来实现“超越摩尔定律”的新技术，目前，针对三维封装工艺以及可靠性的研究已成为炙手可热的研究内容。

一般的微电子封装技术是在 X 与 Y 平面内完成的二维封装，随着手机等便携式电子产品对小型化、高密度、多功能要求的不断提高，而碳纳米管等新材料的运用还遥遥无期的时候，人们把关注集中到了芯片封装的 Z 方向。

三维封装是在 Z 方向实现芯片的堆叠，它是一种高级的三维系统级封装（System in Package，Si P）。

三维封装有两种形式，芯片堆叠与封装堆叠。

实现三维封装的技术方案有很多，其中最主要的技术方案有多芯片堆叠（Multi-Chip Stacking），封装堆叠（Po P，Package on Package）以及硅通孔（TSV，Through Silicon Via）封装。

最近几年，由于硅通孔 (through-silTSVon vias，TSV) 技术具有推动摩尔定律不断发展的潜力，再加上它所具备独特的小外形因数和高性能 3D 芯片系统能力，因此受到工业界的广泛认可。

3D TSV是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。

与以往 TSV封装键合和使用凸点的叠加技术不同，TSV 能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，大大改善芯片速度和低功耗的性能。

为了在容许的成本范围内跟上摩尔定律的步伐，在主流器件设计和生产过程中采用三维互联技术将会成为必然。

1、国内封装产业发展现状国内封装产业随半导体市场规模快速增长，与此同时，TSV设计、芯片制造和封装测试三业的格局也正不断优化，形成了三业并举、协调发展的格局。

作为半导体产业的重要部分，封装产业及技术在近年来稳定而高速地发展，特别是随着国内本土封装企业的快速成长和国外半导体公司向国内转移封装测试业务，其重要性有增无减，仍是TSV产业强项。

境外半导体制造商以及封装代工业纷纷将其封装产能转移至中国，近年来，飞思卡尔、英特尔、意法半导体、英飞凌、瑞萨、东芝、三星、日月光、快捷、国家半导体等众多国际大型半导体企业在上海、无锡、苏州、深圳、成都、西安等地建立封测基地，全球前20大半导体厂商中已有14家在中国建立了封测企业，长三角、珠三角地区仍然是封测业者最看好的地区，拉动了封装产业规模的迅速扩大。

另一方面，国内芯片制造规模的不断扩大，也极大地推动封装产业的高速成长。

为了降低成本，近年来许多封测企业选择中西部地区新建工厂。

英特尔成都封测厂拥有国际最先进的晶圆预处理流程技术，制造周期可缩短30%～50%，英特尔全球50%以上的处理器都出自成都工厂。

一部分集成器件制造商及封测代工企业将产能转移至中西部地区，这种趋势将会持续数年。

尽管如此，TSV产业仍喜忧参半。

在2010年，国内TSV市场规模扩大到7 350亿元，其产业规模与市场规模之比始终未超过20%，如扣除接受境外委托代工的销售额，则实际国内自给率还不足10%，TSV已连续多年超过石油和钢铁进口额的总和，成为国内最大宗的进口商品。

美欧日韩等凭借技术领先战略，主导着产业和技术发展方向，CPU、存储器、微控制器、数字信号处理器等量大面广的通用TSV产品基本依赖进口。

国内TSV设计、制造、封测在核心技术与产品的研发和商品化方面，其竞争实力有待进一步加强。

在超大规模TSV方面，需要对封装、引线精密制造、芯片引线键合、材料选择、结构设计和冷却手段等进行技术创新。

封装环节技术竞争是以市场规模化为主的，目前，国内整个TSV产业还属于幼嫩时期，产业规模小，竞争力弱，抵御市场波动能力差，政产学研用相结合的原创新体系尚未建立，多渠道的投融资环境尚未形成，封测产业也毫不例外，与国际先进水平相比仍有近10年差距。

在整体产业化技术水平上，国内封测业仍以DIP（双列直插封装）、SOP（小外形封装）、QFP（四边引脚扁平封装）等传统的中低端封装形式为主，近年来企业销售量大幅增长，有多家企业封装能力达数十亿块，但销售额却停滞不前，效益大幅下滑，技术水平参差不齐，趋于同质化竞争，主要体现在市场、技术、成本、资金、人才等方面。

产业链不够完善，难以满足国内设计和芯片制造发展的要求，需要持续稳步扩大产业规模，加强技术创新，加快产品结构调整，加速人才培育，加大对外合作交流。

2、封装技术发展现状ITRS（国际半导体技术路线图组织）针对半导体产业发展的挑战，提出“新摩尔定律”概念的基本内涵是功能翻番，为TSV芯片和封装带来了层出不穷的创新空间。

随着封装技术的不断发展， MCP、Si P、So P、Po P、SCSP、SDP、WLP等封装结构成为主流，并为趋于Z方向封装发展的3D（三维）集成封装、TVS（硅通孔）集成等技术研发奠定了坚实的基础，可解决芯片技术发展的一些瓶颈问题，有可能引发半导体技术发展方式的根本性改变。

2.1、国内封装技术发展现状经过企业积极进取和艰苦努力，引进、消化吸收国外先进封装技术以及多年的技术沉淀与持续研发，封装产业近年来涌现出很多半导体创新产品和技术，通过行业顶级评选、参与国家科技重大专项实施、封装测试技术与市场专题研讨会、中国半导体市场年会等活动，可以从中管窥封装技术发展现状。

以技术创新性为代表的国内本土封测企业快速成长，生产经营规模较大，在技术水平上开始向国际先进水平靠拢。

25家产业链相关单位组建了产学研合作“中国集成电路封测产业链技术创新联盟”，建立高密度TSV封装技术国家工程实验室，切入封测产业量广面大、完全依赖进口或者是国外垄断的技术创新项目课题立项，积极推进项目的组织实施和基础管理工作，“大兵团作战”发挥封测应用工程对整个产业链及关联产业产生的辐射作用。

依据国际化战略、品牌战略的实施，BGA、CSP、MCP等新型封装技术已在部分生产线应用。

MIS、s QFN和FBP自主知识产权技术取得成功，基本掌握部分国际封测主流核心技术，如TSV、射频Si P、圆片级三维再布线封装、铜凸点互连、高密度FC-BGA封测、50μm以下超薄芯片三维堆叠封装等先进技术，QFN系列产品方面品种齐全，并具有良好的生产经验。

MIS倒装封装技术可用于替代高成本BGA封装，内脚密度达到25μm脚宽及25μm的脚间距，能够将目前TSV封装主流技术QFN/DFN系列产品工艺提升至新水平，拓展至新领域，使产品实现小外形高密度，扇入扇出内外引脚互联技术，可节约成本30%以上，并配合以基板为基础的Si P封测服务，工艺制程方面取得突破性进展，同时与自主知识产权铜凸柱封装结合堪称完美，实现技术的转型升级。

重大专项给力引领，自主创新抢占制高点，产业环境日臻完善，高密度BUMP实现产业化，先进封装WLP成功起步，QFN/LQFP量产化进展迅速，MIS-PP技术独创封装巅峰之作，经过积极进取和艰苦努力，涌现出很多封装创新技术与产品，并拥有自主知识产权，项目实施产业化取得一定进展，打造一流封测企业，推动了行业的技术更新，有力提升了企业的自主创新能力和核心竞争力。

2.2、国际封装技术发展现状新型封装材料与技术推动封装发展，其重点直接放在削减生产供应链的成本方面，创新性封装设计和制作技术的研发倍受关注，WLP设计与TSV技术以及多芯片和芯片堆叠领域的新技术、关键技术产业化开发呈井喷式增长态势，推动高密度封测产业以前所未有的速度向着更长远的目标发展。

2.2.1、3D封装的主要类别及技术3D封装实际上是一种系统级集成结构，其中的TSV技术是芯片制造与封装技术相融合的集成技术，可提高封装密度，增强产品性能，提升速度，降低功耗和噪声，实现电子设备的小型化和多功能化，设计自由度提高，研发时间缩短，可靠性更高。

IMEC正与ITRS以及Jisso 封装标准集团共同制定基于电子供应链的4种3D分类标准：（1）3D-Si P，采用传统的引线键合进行芯片堆叠，即在第二层和第三层Jisso封装层级实现3D互连，3D互连高度在1mm以内；（2）3D-WLP，在TSV钝化层工艺完成之后，实现3D互连高度100μm以下；（3）3D-STSV（堆叠-TSV），在全局层级或中间层级的3D互连，其互连高度在1μm～10μm之间；（4）3D-TSV，在芯片连接层级实现3D互连，其高度1μm以下。

3 D 封装改善了芯片的许多性能，如尺寸、重量、速度、产量及能耗，技术上有诸多优势（1）在尺寸和重量方面，与单芯片封装相比，采用3D技术可缩小封装尺寸、减轻重量达40～50倍；（2）在速度方面，3D互连长度更短，工作速度更快，寄生性电容和电感得以降低，系统的总功耗降低了30%左右；（3）与2D封装相比，3D技术的组装效率约为2D的 200％；（4）在芯片中，噪声幅度和频率主要受封装和互连的限制，3D技术在降低噪声中起着缩短互连长度的作用，同时也降低了互连伴随的寄生性；（5）随着芯片尺寸的不断缩小，3D技术可持续提高电路密度、性能，降低成本。

高密度3D封装是为适应宇航、卫星、军事、计算机、通信以及消费类系统的需求，近年来获得迅速发展的新型封装与组装技术，最大限度地灵活应用各种芯片资源和封装互连优势，成为实现整机系统集成的必然趋势。

2.2.2、Si P技术Si P技术日趋产业化，以芯片为中心、无薄膜集成、有分离元件集成、需母板，继承了传统3D封装形式，并使其多样化；此外，整合了现有芯核资源和生产工艺优势，降低了成本，缩短上市时间；同时克服了工艺兼容、信号混合、电磁干扰等困难，产品主要集中在高性能、低成本、便于携带的通信系统。