计算机系统结构复习
计算机系统结构(复习题)

《计算机系统结构》复习题(一)一、单项选择题1.同号相减或异号相加,阶差为1,只需要设置位警戒位. 【】A.0 B. 1 C。
2 D。
32.计算机系统多级层次结构中,操作系统机器级的直接上层是?【】A.传统机器级B.高级语言机器级C.应用语言机器级D.汇编语言机器级3.以下不.是设计RISC的原则的是?【】A.指令多用硬联控制实现B.指令条数多,通常超过100条C.指令寻址方式一般不超过两种D.所有指令都在一个机器周期内完成4。
下列操作码的编码方法中,操作码平均长度最短的是: 【】A、固定长编码B、Huffman编码C、不等长扩展编码D、等长扩展编码5.在采用延迟转移技术时,在以下几种调度方法中,效果最好的是哪一种方法? 【】A。
将转移指令前的那条指令调度到延迟槽中B.将转移目标处的那条指令调度到延迟槽中C。
将转移不发生时该执行的那条指令调度到延迟槽中D。
在延迟槽中填入NOP空操作指令6.在以下输入输出控制器的管理方式中,外设的工作速度对计算机性能影响最小的是?【】A。
程序控制轮询方式B。
程序控制中断方式C. 直接存储器访问方式D. I/O处理机方式7. 计算机系统多级层次结构中,操作系统机器级的直接上层是?【】A.传统机器级B.高级语言机器级C.应用语言机器级D.汇编语言机器级8.多处理机的互连方式采用总线形式的优点是?【】A.硬件成本低且简单B。
适用于处理机机数较多的场合C。
有很高的潜在通信速率D。
不便于改变系统硬件设置9.浮点数尾数基值r m=8,尾数数值部分长6位,可表示规格化正尾数的个数是?【】A.56个B.63个C.64个D.84个10.在IBM370系统中,支持操作系统实现多进程共用公用区管理最有效的指令是?【】A.“执行”指令B.“程序调用”指令C.“比较与交换”指令D.“测试与置定"指令11.解释指令的流水线方式中,同一时间内,流水线的各段只能按同一种功能的连接方式工作称为。
计算机系统结构复习题(含答案)

计算机系统结构复习题(含答案)计算机系统结构复习题1、虚拟机的概念虚拟机(Virtual Machine)指通过软件模拟的具有完整硬件系统功能的、运行在一个完全隔离环境中的完整计算机系统。
2、指令系统的设计方法、概念、主要原因、对象、总线的仲裁算法主要原因:因为指令系统是软件设计人员与硬件设计人员之间的一个主要分界面,也是他们之间互相沟通的一座桥梁。
对象:概念:又称指令集(instruction set)是计算机体系结构设计的核心,是计算机软、硬件接口,是指机器所具有的全部指令的集合。
它反映了计算机所拥有的基本功能。
它是机器语言程序员所看到的机器的主要属性之一。
设计方法:①、首先考虑所应实现的基本功能,确定哪些基本功能应该由硬件实现,哪些功能由软件实现比较合适。
包括指令的功能设计和指令格式的设计;②、在确定哪些基本功能用硬件来实现时,主要考虑3个因素:速度、成本、灵活性;硬件实现的特点:速度快、成本高、灵活性差软件实现的特点:速度慢、价格便宜、灵活性好③、对指令系统的基本要求完整性、规整性、正交性、高效率、兼容性。
总线仲裁算法有:静态优先级算法、固定时间片算法、(动态优先级)算法和(先来先服务)算法3、要实现两条指令在世间上重叠解释步骤是什么?为了实现两条指令在时间上重叠解释:首先需要付出空间代价,如增加数据总线、控制总线、指令缓冲器、地址加法器、相关专用通路,将指令分析部件和指令执行部件功能分开、单独设置,主存采用多体交叉存取,等等。
其次要处理好指令之间可能存在的关联,如转移的处理,指令相关,主存空间数的相关、通用寄存器组的数相关和基址值相关等的处理。
此外,还应合理调配好机器指令的微操作,使“分析”和“执行”的时间尽可能相等,以提高重叠的效率。
4、互连网络的交换方式有(线路交换)、(包交换)和(线路/包交换)5、SIMD互连网络采用(线路)交换,多处理机常采用(包)交换6、与重叠机器一样,流水机器在遇到(转移指令)指令,尤其是(条件转移指令)指令时,效率也会显著下降7、按指令与数据流的多倍性将数据流分为(SISD)、(SIMD)、(MISD)、(MIMD)四类。
计算机系统结构复习

n
2
pi (pi 表示第 i 种操作码在程序中出现的概率)
4
Copyright 2011
计算机系统结构复习提纲
© 计 081
固定长编码相对于 Huffman 编码的信息冗余量: R 1 必须知道每种操作码在程序中出现的概率
pi log i
1
n
2
pi
log n
2
扩展编码法
Huffman 操作码的主要缺点: 操作码长度很不规整,硬件译码困难 与地址码共同组成固定长的指令比较困难 扩展编码法:由固定长操作码与 Huffman 编码法相结合形成
存在的问题
以硬件为主固件为辅 固件的主要缺点是: 执行速度低。目前,ROM 的速度低于 SRAM 一条机器指令通常要多条微指令解释执行 固件的主要优点是: 便于实现复杂指令,便于修改指令系统 以硬联逻辑为主来实现指令系统 对于少数复杂的指令,目前的许多处理机也用微程序技术实现。 RISC 对编译器造成的困难主要有: (1)必须精心安排每一个寄存器的用法,以便充分发挥每一个通用寄存器的效率,尽量减少访问主存储器的次数。 (2)做数据和控制相关性分析,要调整指令的执行序列,并与硬件相配合实现指令延迟技术和指令取消技术等。 (3)要设计复杂的子程序库,RISC 的子程序库通常要比 CISC 的子程序库大得多。
2. 数据表示的含义及与数据结构的关系
数据表示的定义: 数据表示是指计算机硬件能够直接识别,可以被指令系统直接调用的那些数据类型。 例如:定点、逻辑、浮点、十进制、字符、字符串、堆栈和向量等 数据类型:文件、图、表、树、阵列、队列、链表、栈、向量、串、实数、整数、布尔数、字符等 确定哪些数据类型用数据表示实现,是软件与硬件的取舍问题
系统结构复习

中国地质大学(武汉)计算机学院吴湘宁计算机体系结构习题及答案第一章基础知识1.名词解释翻译解释模拟仿真透明性程序访问局部性[答案]略2. 一个经解释实现的计算机可以按功能划分为四级. 每一级为了执行一条指令需要下一级的N条指令. 若执行第一级的一条指令需要的时间为K ns, 那么执行第二、三、四级的一条指令各需要多少时间?3. 计算机系统按功能划分层次结构的好处主要体现在哪些方面?[答案] (1) 有利于理解软件, 硬件和固件在系统中的地位和作用;(2) 有利于理解各种语言的实质和实现途径;(3) 有利于推动计算机系统结构的发展;(4) 有利于理解计算机系统结构的定义.4. 什么是透明性? 对计算机系统结构, 下列哪些是透明的? 哪些是不透明的?1) 存储器的模m交叉存取; 2) 浮点数据表示; 3) I/O系统是采用通道方式还是I/O处理机方式; 4) 阵列运算部件; 5) 数据总线宽度; 6) 通道是采用结合型的还是独立型的; 7) 访问方式保护; 8) 程序性中断; 9) 串行、重叠还是流水控制方式; 10) 堆栈指令; 11) 存储器的最小编址单位; 12) Cache存储器.[答案] 一种本来是存在的事务或属性, 但从某种角度看却好像不存在, 称为透明性.对计算机系统结构来说透明的是: 1), 4), 5), 6), 9), 12)对计算机系统结构来说不透明的是:2), 3), 7), 8), 10), 11)5. 什么是计算机体系结构? 什么是计算机组成? 什么是计算机实现? 并说明三者的关系和相互影响?[答案] 计算机系统结构是计算机系统的软, 硬件分界面, 是机器语言程序员或是编译程序员所需了解的计算机属性;计算机组成是计算机系统结构的逻辑事项;计算机实现是计算机组成的物理实现.三者的关系和互相影响为:(1) 具有相同系统结构的计算机可以采用不同的组成;(2)(2) 一种计算机组成可以采用多种不同的计算机实现;(3) 计算机组成、计算机实现对计算机系统结构有着很大的影响;(4) 计算机系统结构的设计不应限制计算机组成和实现技术,应能用于高档机,也可用于低挡机;(5) 在不同时期, 计算机系统结构,、组成和实现所包含的内容会有所变化,三者之间的界线常常很模糊.6. 从机器(汇编)语言程序员角度看, 以下哪些是透明的?1) 指令地址存储器; 2) 指令缓冲器; 3) 时标发生器; 4) 条件码寄存器; 5) 乘法器; 6) 主存地址寄存器; 7) 磁盘外设; 8) 先行进位链; 10) 通用寄存器; 11) 中断字寄存器.[答案] 对机器(汇编)语言程序员来说透明的有: 2), 3), 5), 6), 8), 9)对机器(汇编)语言程序员来说不透明的有: 1), 4), 7), 10), 11)7. 假设在一台40 MHz处理机上运行200 000条指令的目标代码, 程序主要由四种类型的指令所组成. 根据程序跟踪实验结果, 各类指令的混合比和每类指令的CPI值如表1.9所示.(1) 试计算在单处理机上执行上述该程序时的平均CPI;(2) 根据(1)所得到的CPI, 计算相应的MIPS速率及程序的执行时间.[答案] (1) 2.24 CPI (2) 17.86 MPIS; 0.0112 s8. 某工作站采用时钟频率为15 MHz、处理速率为10 MIPS的处理机来执行一个程序,假定每次存储器存取为1周期延迟, 试问:(1) 此计算机的有效CPI是多少?(2) 假定将处理机的时钟频率提高到30 MHz, 但存储器子系统速率不变, 这样, 每次存储器存取需要两个时钟周期. 如果30%的指令每条只需要一次存储存取, 而另外5%的指令每条需要两次存储存取, 还假定已知混合程序的指令数不变, 并与原工作站兼容, 试求改进后的处理机性能.[答案] (1) 1.5 CPI; (2) 15.8 MPIS9.什么是并行性?它分为哪两种类型?开发计算机系统并行性的主要技术途径有哪三个?沿这些途径分别发展出什么类型的计算机?[答案]略10.实现软件移植的途径有哪些?[答案]略11.什么是Flynn分类法,按照Flynn分类法可将计算机系统分为哪几类?[答案]略第二章指令系统1. 名词解释数据类型、数据表示、规格化浮点数、Huffman编码、扩展编码、RISC[答案]略2. 某模型机有8条指令I1~I8, 它们的使用频度分别为0.3, 0.3, 0.2, 0.1, 0.05, 0.02, 0.02, 0.01.(1) 试分别用Huffman编码和平均码长最短的等长扩展码(限定为两种码长)对其操作码进行编码.(2) 分别计算Huffman编码和等长扩展码编码的平均长度.[答案] (1) 操作码的Huffman编码和2-4等长扩展码编码如下表1所示.(2) Huffman编码的平均长度为2.38位; 等长扩展码编码的平均码长为2.8位.3. 某模型机有10条指令I1~I10, 它们的使用频度分别为0.3, 0.24, 0.16, 0.12, 0.07, 0.04, 0.03,0.02, 0.01, 0.01.(1) 计算机采用等长操作码表示时的信息冗余量.(2) 要求操作码平均码长最短, 试设计操作码的编码, 并计算所设计操作码的平均长度. (3) 设计2-5扩展操作码编码,并计算平均码长.(4) 设计2-4(2/8)等长扩展码编码,并计算平均码长. [答案] (1) 采用等长操作码表示时的信息冗余量为33.5%. (2) 操作码的Huffman编码如表2所示, 此种编码的平均长度为2.7位.(3) 操作码的2-5扩展码编码如表2所示, 此种编码的平均长度为2.9位.(4) 操作码的2-4(2/4)等长扩展码编码如表2所示, 此种编码的平均长度为2.92位.4. 何谓指令格式的优化? 操作码和地址码的优化一般采用哪些方法?[答案] 指令格式的优化是指通过采用多种不同的寻址方式, 地址制, 地址形式和地址码长度以及多种指令字长, 并将它们与可变长操作码的优化表示相结合, 就可以构成冗余度尽可能少的指令字. 操作码的优化采用扩展操作码编码法. 地址码优化有以下四种方法:(1) 在指令中采用不同的寻址方式;(2)(2) 在指令中采用多地址制;(3) 同一种地址制还可以采用多种地址形式和长度, 也可以考虑利用空白处来存放直接操作数或常数等;(4) 在以上措施的基础上, 还可以进一步考虑采用多种指令字长度的指令.5. 若某机设计有如下指令格式的指令:三地址指令12种, 一地址指令254种, 设计指令的长度为16位, 每个地址码字段的位数均为4位. 若操作码的编码采用扩展操作码, 问二地址指令最多可以设计多少种? [答案] 二地址指令最多可以设计48种.6. 一台模型机共有九条指令I1~I9, 各指令的使用频度分别为0.3,0.2,0.2,0.1,0.08,0.6,0.03, 0.02, 0.01. 该模型机有8位和16位两种指令字长. 8位字长指令为寄存器----寄存器(R--R)二地址类型, 16位字长指令为寄存器----存储器(R--M)二地址变址寻址类型.(1) 试设计有两种码长的扩展操作码, 使其平均码长最短, 并计算此种编码的平均码长. (2) 在(1)的基础上, 该机允许使用多少个可编址的通用寄存器?(3) 若采用通用寄存器作为变址寄存器, 试设计该机的两种指令格式, 并标出各字段的位数.(4) 计算变址寻址的偏移地址范围.[答案] (1) 操作码的2-5扩展码编码如表3所示, 此种编码的平均长度位2.9位.2) 在(1)的基础上, 该机允许使用8个可编址的通用寄存器.(3) 该机的两种指令格式及各字段的位数如下:R-R型: 操作码OP (2位) | 源寄存器RS (3位) | 目的寄存器Rd (3位)R-M型: 操作码OP (5位) | 源寄存器RS (3位) | 变址寄存器RX (3位) | 偏移地址 (5位)(4) 变址寻址的偏移地址范围为-16~+15.7. 简述CISC的特点.[答案] CISC的特点如下:(1) 庞大的指令系统;(2) 采用了可变长度的指令格式;(3) 指令使用的寻址方式繁多;(4) CISC指令系统中包括一些用于特殊用途的指令, 各种指令的使用频度相当悬殊.8. 从指令格式, 寻址方式以及平均CPI三个方面, 比较经典CISC和纯RISC体系结构.[答案] 略9.简述RISC设计的一般原则。
02325计算机系统结构复习资料

第一章计算机系统结构的基本概念从处理数据的角度看,并行级别有位串字串,位并字串,位片串字并,全并行。
位串字串和位并字串基本上构成了SIMD。
位片串字并的例子有:相联处理机STARAN,MPP。
全并行的例子有:阵列处理机ILLIACIV。
从加工信息的角度看,并行级别有存储器操作并行,处理器操作步骤并行,处理器操作并行,指令、任务、作业并行。
存储器操作并行是指可以在一个存储周期内并行读出多个CPU字的,采用单体多字、多体单字或多体多字的交叉访问主存系统,进而采用按内容访问方式,位片串字并或全并行方式,在一个主存周期内实现对存储器中大量字的高速并行操作。
例子有并行存储器系统,以相联存储器为核心构成的相联处理机。
处理器操作步骤并行是指在并行性概念中引入时间因素,让多个处理过程在时间上错开,轮流重复地执行使用同一套设备的各个部分,加快硬件周转来赢得速度。
例子有流水线处理机。
处理器操作并行是指一个指令部件同时控制多个处理单元,实现一条指令对多个数据的操作。
擅长对向量、数组进行处理。
例子有阵列处理机。
指令、任务、作业并行是指多个独立的处理机分别执行各自的指令、任务、作业。
例子有多处理机,计算机网络,分布处理系统。
并行性的开发途径有时间重叠(Time Interl eaving ),资源重复(Resou rceReplication),资源共享(ResourceSharing)。
时间重叠是指在并行性概念中引入时间因素,让多个处理过程在时间上错开,轮流重复地执行使用同一套设备的各个部分,加快硬件周转来赢得速度。
例子有流水线处理机。
资源重复是指一个指令部件同时控制多个处理单元,实现一条指令对多个数据的操作。
例子有阵列处理机,相联处理机。
资源共享是指用软件方法让多个用户按一定时间顺序轮流使用同一套资源以提高资源的利用率,从而提高系统性能。
例子有多处理机,计算机网络,分布处理系统。
SISD:一个指令部件控制一个操作部件,实现一条指令对一个数据的操作。
计算机系统结构复习总结

计算机系统结构复习总结计算机系统结构复习总结一、计算机系统结构概念1.1 计算机系统结构:程序员所看到的计算机的基本属性,即概念性结构与功能特性。
*注意:对不同层次上的程序员来说,由于使用的程序设计语言不同,可能看到的概念性结构和功能特性会有所不同。
1.2 计算机系统的层次结构现代计算机是一种包括机器硬件、指令系统、系统软件、应用程序和用户接口的集成系统。
现代计算机结构图*注意:计算机结构的层次模型依据计算机语言广义的理解,可将计算机系统看成由多级“虚拟”计算机所组成。
从语言层次上画分可得下图:计算机结构的层次模型1.3计算机系统结构组成与实现计算机系统结构:是计算机系统的软件与硬件直接的界面计算机组成:是指计算机系统结构的逻辑实现计算机实现:是指计算机组成的物理实现*计算机系统结构、组成与实现三者间的关系:计算机系统结构不同会影响到可用的计算机组成技术不同,而不同的计算机组成又会反过来影响到系统结构的设计。
因此,计算机系统结构的设计必须结合应用来考虑,要为软件和算法的实现提供更多更好的硬件支持,同时要考虑可能采用和准备采用哪些计算机组成技术,不能过多或不合理地限制各种计算机组成、实现技术的采用与发展。
计算机组成与计算机实现可以折衷,它主要取决于器件的来源、厂家的技术特长和性能价格比能否优化。
应当在当时的器件技术条件下,使价格不增或只增很少的情况下尽可能提高系统的性能。
1.4 计算机系统结构的分类计算机结构分类方式主要有三种:(1)按“流”分类按“流”分类法是Flynn教授在1966年提出的一种分类方法,它是按照计算机中指令流(Instruction Stream)和数据流(Data Stream)的多倍性进行分类。
指令流是指机器执行的指令序列,数据流是指指令流调用的数据序列。
多倍性是指在计算机中最受限制(瓶颈最严重)的部件上,在同一时间单位中,最多可并行执行的指令条数或处理的数据个数。
*注意:按“流”分类法,即Flynn分类法的逻辑结构类型:①SISD计算机②SIMD计算机③MISD计算机④MIMD计算机(2)按“并行性”和“流水线”分类(3)按计算机系统结构的最大并行度进行分类1.5计算机系统的设计与实现随着大规模集成电路技术的发展和软件硬化的趋势,计算机系统软、硬件间界限已经变得模糊了。
计算机系统结构复习题

计算机系统结构复习题一、选择填空题1.对汇编语言程序员不透明的是:( C )。
A.程序计数器B.主存地址寄存器C.条件码寄存器D.指令寄存器2.直接执行微指令的是(C )。
A.汇编程序B.编译程序C.硬件D.微指令程序3.信息按整数边界存储的主要优点是(A)。
A.访存速度快B.节约主存单元C.指令字的规整化D.指令的优化4.平均码长最短的编码是(B )。
A.定长编码B.哈夫曼编码C.扩展编码D.要根据编码使用的频度计算平均码长后确定5.非线性流水线的特征是(B)。
A.一次运算中使用流水线中的多个段B.一次运算中要多次使用流水线中的某些功能段C.流水线中某些功能段在各次运算中的作用不同D.流水线的各功能段在不同的运算中可以有不同的连接6.以下说法不正确的是(D )。
A.线性流水线是单功能流水线B.动态流水线是多功能流水线C.静态流水线是多功能流水线D.动态流水线只能是单功能流水线7.Cray-1向量处理机启动存储器、流水部件及寄存器打入各需一拍,现有向量指令串:V3←存储器(从存储器中取数:6拍)V4←V0+V1 (向量加:6拍)V5←V3×V4 (向量乘:7拍)向量长度均为N,则指令串最短的执行时间是(A)。
A.16+N拍B.17+N拍C.18+N拍D.19+N拍8.Cray-1的两条向量指令:V1←V2+V3V4←V1×V5属于(B)。
A.没有功能部件冲突和源向量冲突,可以并行B.没有功能部件冲突和源向量冲突,可以链接C.没有源向量冲突,可以交换执行顺序D.有向量冲突,只能串行功能部件冲突是指使用同一算法,源向量冲突是指向量相同,9.Cray-1向量处理机要实现指令间的链接,必须满足下列条件中的(C)。
A.源向量相同,功能部件不冲突,有指令相关B.源向量不同,功能部件相同,无指令相关C.源向量、功能部件都不相同,指令有写后读冲突D.源向量、功能部件都不相同,指令有读后写冲突10.按cache地址映像的块冲突概率从高到低的顺序是(C)。
计算机系统结构期末复习

第一章计算机系统结构定义计算机=软件+硬件(+网络)两种定义:定义1:Amdahl于1964年在推出IBM360系列计算机时提出:程序员所看到的计算机系统的属性,即概念性结构和功能特性定义2:计算机系统结构主要研究软硬件功能分配和对软硬件界面的确定计算机系统的多级层次模型第6级专用应用语言机器特定应用用户(使用特定应用语言)(经应用程序翻译成高级语言)第5级通用高级语言机器高级语言程序员(使用通用高级语言)(经编译程序翻译成汇编语言)第4级汇编语言机器汇编语言程序员(使用汇编语言)(经汇编程序翻译成机器语言、操作系统原语)第3级操作系统语言机器操作系统用户(使用操作系统原语)(经原语解释子程序翻译成机器语言)第2级传统机器语言机器传统机器程序员(使用二进制机器语言)(由微程序解释成微指令序列)第1级微指令语言机器微指令程序员(使用微指令语言)(由硬件译码器解释成控制信号序列)第0级硬联逻辑硬件设计员第0级由硬件实现,第1级由微程序实现,第2级至第6级由软件实现,由软件实现的机器称为:虚拟机从学科领域来划分:第0和第1级属于计算机组织与结构,第3至第5级是系统软件,第6级是应用软件。
它们之间仍有交叉。
第0级要求一定的数字逻辑基础;第2级涉及汇编语言程序设计的内容;第3级与计算机系统结构密切相关。
在特殊的计算机系统中,有些级别可能不存在。
计算机组成:是计算机系统结构的逻辑实现确定数据通路的宽度•确定各种操作对功能部件的共享程度•确定专用的功能部件•确定功能部件的并行度•设计缓冲和排队策略•设计控制机构•确定采用何种可靠性技术计算机实现:是指计算机组成的物理实现处理机、主存储器等部件的物理结构•器件的集成度和速度•专用器件的设计•器件、模块、插件、底版的划分与连接•信号传输技术•电源、冷却及装配技术,相关制造工艺及技术等计算机系统结构、计算机组成和计算机实现是三个不同的概念。
系统结构是计算机系统的软硬件的界面;计算机组成是计算机系统结构的逻辑实现;计算机实现是计算机组成的物理实现。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
m
i1
(50 50 100 200) 9 200
TP
n Tpipeline
1220 (ns1)
E TP
t i
i1
m
TP 400 4
5 45.45% 11
2200(ns)
在 3、4 段。
变成八级流水线(细分)
入 1
50ns
2
3_1 3_2 4_1
50ns
50ns
50ns
50ns
400
10 850
8
10 17
58.82%
3.13 有一个流水线由 4 段组成,其中每当流经第 3 段时,总要在
该段循环一次,然后才能流到第 4 段。如果每段经过一次所需要
的时间都是 时间输入任务时,该流水线会发
生什么情况?
1 此流水线的最大吞吐率为多少?如果每 2t 输入一个任务,连续
处理 10 个任务时的实际吞吐率和效率是多少?
1 当每段时间不变时,如何提高该流水线的吞吐率?仍连续处理
10 个任务时,其吞吐率提高多少?
解:(1)会发生流水线阻塞情况。
2)
段
4
1
2
3
4
5
6
7
8
9
10
3
1 1 2 2 3 3 4 4 5 5 6 6 7 7 8 8 9 9 10 10
2
1
2
3
4
5
6
3_1
1133557799
2
1 2 3 4 5 6 7 8 9 10
1 1 2 3 4 5 6 7 8 9 10
时间
14t
TP
n Tpipeline
10 14
t
5 7
t
吞吐率提高倍数=
5 7 t
=1.64
比例是:
0.2T 0.82 0.245T
3.12 有一指令流水线如下所示
求连续输入 10 条指令,该流水线的实际吞吐率和效率;该流水
线的“瓶颈”在哪一段?请采取两种不同的措施消除此“瓶颈”。对
于你所给出的两种新的流水线,连续输入 10 条指令时,其实际
吞吐率和效率各是多少?
解:(1)
m
(2)瓶颈 T pipeline ti (n 1)tmax
只有第 I 层失效时才会访问第 I+1。 设三级 Cache 的命中率分别为 HL1、 Hl2、 HL3,失效率分 别为 Ml1、Ml2、ML3,第三级 Cache 的失效开销为 PL3。
平均访问时间 TA =HL1+Ml1{Hl2+Ml2(HL3+ML3× PL3)} 0 降低 Cache 失效率有哪几种方法?简述其基本思想。 答:常用的降低 Cache 失效率的方法有下面几种:
部件 3 的可改进比例为多少时,系统加速比才可以达到 10?
(2) 如果三个部件的可改进比例分别为 30%、30%和 20%,
三个部件同时改进,那么系统中不可加速部分的执行时间在总执
行时间中占的比例是多少?
解:(1)在多个部件可改进情况下,Amdahl 定理的扩展:
Sn (1
1 Fi )
容量,当块大小增加( 从16字节开始)时,失效率开始是下降,后来反而上升了。
(2) Cache 容量越大,使失效率达到最低的块大小就越大。 导致上述失效率先下降后上升的原因,在于增加块大小会产
生双重作用。一方面它减少了强制性失效,因为局部性原理有两 方面的含义:时间局部性和空间局部性,增加块大小利用了空间 局部性;另一方面,由于增加块大小会减少 Cache 中块的数目, 所以有可能会增加冲突失效。在 Cache 容量较小时,甚至还会
为 0.2T。
已知 3 个部件改进后的加速比分别为 S1=30,S2=20,S3
=10,因此 3 个部件改进后的执行时间为 改进后 Tn'
0.3T 30
0.3T 20
0.2T 10
0.045T
整个系统的执行时间为:Tn = 0.045T+0.2T = 0.245T
那么系统中不可改进部分的执行时间在总执行时间中占的
7.在进行指令集格式设计时,有哪 3 种设计方法?
指令集格式的设计:有变长编码格式、固定长度编码格式和混合
型编码格式 3 种。
8.消除瓶颈的两种方法是?
细分瓶颈段与重复设置瓶颈段
9.在大多数指令集结构的功能设计中必须考虑支持的 3 种类型的
指令是?
变长编码格式,定长编码格式,混合型编码格式
10.根据指令读和写访问顺序,将数据冲突分哪 3 类?
7
8
9
10
11
2
3
4
5
6
7
8
9
10
时间
23 t
T Pm a x
1 2t
Tpipeline 23t
Tp
n Tpipeline
10 23t
E TP 5t 4 5092 54.35%
(3)重复设置部件
Δt
3_1
1
2
4
Δt
Δt
3_2
Δt
Δt
段
4
1 2 3 4 5 6 7 8 9 10
3_2
2 2 4 4 6 6 8 8 10 10
Fi Si
已知 S1=30,S2=20,S3=10,Sn=10,F1=0.3,F2=0.3,
得:
10
1(- 0.3
0.3
1 F3)(0.3 /
30
0.3 /
20
F3
/ 10)
得 F3=0.36,即部件 3 的可改进比例为 36%。
(2)设系统改进前的执行时间为 T,则 3 个部件改进前的
执行时间为:(0.3+0.3+0.2)T = 0.8T,不可改进部分的执行时间
“伪相联组”中的对应块。如果这一块的标识匹配,则称发生了“伪 命中”。否则,就访问下一级存储器。
(5) 硬件预取技术。在处理器提出访问请求前预取指令和 数据。
(6) 由编译器控制的预取,硬件预取的替代方法,在编译 时加入预取的指令,在数据被用到之前发出预取请求。
(7) 编译器优化,通过对软件的优化来降低失效率。 (8) “牺牲”Cache。在 Cache 和其下一级存储器的数据通 路之间增设一个全相联的小 Cache,存放因冲突而被替换出去的 那些块。每当发生不命中时,在访问下一级存储器之前,先检查 “牺牲”Cache 中是否含有所需的块。如果有,就将该块与 Cache 中某个块做交换,把所需的块从“牺牲”Cache 调入 Cache。 8 试从 3C 失效的关系分析增加块大小对 Cache 性能的影响。 降低失效率最简单的方法是增加块大小 。(1)对于给定的 Cache
回答以下问题:
1.经典 MIPS 流水线分哪 5 个功能段?
取指令周期(IF) 指令译码器/读寄存器周期(ID) 执行/有效
地址计算周期(EX) 存储器访问/分子完成周期(MEM) 写
回周期(WB)
2.流水线有哪 3 种相关?哪 3 种冲突?
数据相关,名相关,控制相关
结构冲突,数据冲突,控
制冲突
3.提高并行性的技术途径有哪 3 种? 动态分支预测技术,多指令流出技术,循环展开和指令调度 4.对向量处理有哪 3 种方式? 横向(水平)处理方式,纵向(垂直)处理方式,纵横(分组) 处理方式 5.Cache 失效可以分为哪 3 种? 强制性失效,容量失效,冲突失效 6.在存储层次中,常用的替换算法有哪 3 种? 随机法,先进先出法,最近最少使用法
出 4_4
50ns
m
Tpipeline ti (n 1)tmax
i1
50 8 9 50
TP
n Tpipeline
1 85
(ns
1
)
850(ns)
m
ti
E TP i1 TP 400 10 58.82%
m
8 17
重复设置部件 TP
n Tpipeline
1 85
(ns
1
)
E
解 由题可知: 可改进比例 = 40% = 0.4 10根据 Amdahl 定律可知:
部件加速比 =
系统加速比
1
1
0.4
0.4
1.5625
10
采用此增强功能方法后,能使整个系统的性能提高到原来的
1.5625 倍。
1.8 计算机系统中有三个部件可以改进,这三个部件的部件加速
比为:
部件加速比 1=30; 部件加速比 2=20; 部件加速比 3=10 (1) 如果部件 1 和部件 2 的可改进比例均为 30%,那么当
增加容量失效。刚开始增加块大小时,由于块大小还不是很大, 上述的第一种作用超过第二种作用,从而使失效率下降。但等到 块大小较大时,第二种作用超过第一种作用,使失效率上升。 0 简述减小 Cache 失效开销的几种方法答:让读失效优先于写、写 缓冲合并、请求字处理技术、非阻塞 Cache 或非锁定 Cache 技术、 采用二级 Cache。计算题请参考书中练习1.7 将计算机系统中某 一功能的处理速度加快10倍,但该功能的处理时间仅为整个系统 运行时间的40%,则采用此增强功能方法后,能使整个系统的性 能提高多少?
相同功能的 CISC 目标程序的指令条数 ICCISC 少于 RISC 的 ICRISC,但是 CISC 的 CPICISC 和 TCISC 都大于 RISC 的 CPIRISC 和 TRISC,因此,CISC 目标程序的执行时间比 RISC 的更长。 0 计算机系统设计中经常使用的 4 个定量原理是什么?并说出它 们的含义。
(1) 增加 Cache 块大小。增加块大小利用了程序的空间局 部性。
(2) 增加 Cache 的容量。 (3) 提高相联度,降低冲突失效。 (4) 伪相联 Cache,降低冲突失效。当对伪相联 Cache 进行 访问时,首先是按与直接映象相同的方式进行访问。如果命中, 则从相应的块中取出所访问的数据,送给 CPU,访问结束。如 果不命中,就将索引字段的最高位取反,然后按照新索引去寻找