8位数码扫描显示电路设计实验

合集下载

八位七段数码管动态显示电路设计

八位七段数码管动态显示电路的设计一七段显示器介绍七段显示器，在许多产品或场合上经常可见。

其内部结构是由八个发光二极管所组成，为七个笔画与一个小数点，依顺时针方向为A、B、C、D、E、F、G与DP等八组发光二极管之排列，可用以显示0～9数字及英文数A、b、C、d、E、F。

目前常用的七段显示器通常附有小数点，如此使其得以显示阿拉伯数之小数点部份。

七段显示器的脚位和线路图如下图4.1所示( 其第一支接脚位于俯视图之左上角)。

图4.1、七段显示器俯视图由于发光二极管只有在顺向偏压的时候才会发光。

因此，七段显示器依其结构不同的应用需求，区分为低电位动作与高电位动作的两种型态的组件，另一种常见的说法则是共阳极( 低电位动作)与共阴极( 高电位动作)七段显示器，如下图4.2所示。

( 共阳极) ( 共阴极)图4.2、共阳极(低电位动作)与共阴极(高电位动作)要如何使七段显示器发光呢？对于共阴极规格的七段显示器来说，必须使用“ Sink Current ”方式，亦即是共同接脚COM为VCC，并由Cyclone II FPGA使接脚成为高电位，进而使外部电源将流经七段显示器，再流入Cyclone II FPGA的一种方式本实验平台之七段显示器模块接线图如下图4.5所示。

此平台配置了八组共阳极之七段显示器，亦即是每一组七段显示器之COM接脚，均接连至VCC电源。

而每一段发光二极管，其脚位亦均与Cyclone II FPGA接连。

四位一体的七段数码管在单个静态数码管的基础上加入了用于选择哪一位数码管的位选信号端口。

八个数码管的a、b、c、d、e、f、g、h、dp都连在了一起，8个数码管分别由各自的位选信号来控制，被选通的数码管显示数据，其余关闭。

图4.5、七段显示器模块接线图七段显示器之常见应用如下➢可作为与数值显示相关之设计。

⏹电子时钟应用显示⏹倒数定时器⏹秒表⏹计数器、定时器⏹算数运算之数值显示器二七段显示器显示原理七段显示器可用来显示单一的十进制或十六进制的数字，它是由八个发光二极管所构成的( 每一个二极管依位置不同而赋予不同的名称，请参见图4.1 ) 。

单片机第四章33_4×4键盘及8位数码管显示构成的电子密码锁 (1)

第一、不够细心比如由于粗心大意焊错了线，由于对课本理论的不熟悉导致编程出现错误。

第二，是在学习态度上，这次课设是对我的学习态度的一次检验。

对于这次单片机综合课程实习，我的第一大心得体会就是作为一名工程技术人员，要求具备的首要素质绝对应该是严谨。

我们这次实习所遇到的多半问题多数都是由于我们不够严谨。

第三，在做人上，我认识到，无论做什么事情，只要你足够坚强，有足够的毅力与决心，有足够的挑战困难的勇气，就没有什么办不到的。

在这次难得的课程设计过程中我锻炼了自己的思考能力和动手能力。

通过题目选择和设计电路的过程中，加强了我思考问题的完整性和实际生活联系的可行性。

在方案设计选择和芯片的选择上，培养了我们综合应用单片机的能力，对单片机的各个管脚的功能也有了进一步的认识。

还锻炼我们个人的查阅技术资料的能力，动手能力，发现问题，解决问题的能力。

并且我们熟练掌握了有关器件的性能及测试方法。

再次感谢老师的辅导以及同学的帮助，是他们让我有了一个更好的认识，无论是学习还是生活，生活是实在的，要踏实走路。

课程设计时间虽然很短，但我学习了很多的东西，使我眼界打开，感受颇深。

33．4×4键盘及8位数码管显示构成的电子密码锁1．实验任务用4×4组成0－9数字键及确认键。

用8位数码管组成显示电路提示信息，当输入密码时，只显示“8.”，当密码位数输入完毕按下确认键时，对输入的密码与设定的密码进行比较，若密码正确，则门开，此处用LED发光二极管亮一秒钟做为提示，同时发出“叮咚”声；若密码不正确，禁止按键输入3秒，同时发出“嘀、嘀”报警声；若在3秒之内仍有按键按下，则禁止按键输入3秒被重新禁止。

2．电路原理图图4.33.13．系统板上硬件连线（1）．把“单片机系统”区域中的P0.0－P0.7用8芯排线连接到“动态数码显示”区域中的ABCDEFGH端子上。

（2）．把“单片机系统“区域中的P2.0－P2.7用8芯排线连接到“动态数码显示”区域中的S1S2S3S4S5S6S7S8端子上。

(完整word版)八位七段数码管动态显示电路设计

八位七段数码管动态显示电路的设计一七段显示器介绍七段显示器，在许多产品或场合上经常可见。

目前常用的七段显示器通常附有小数点，如此使其得以显示阿拉伯数之小数点部份。

七段显示器的脚位和线路图如下图4.1所示( 其第一支接脚位于俯视图之左上角)。

图4.1、七段显示器俯视图由于发光二极管只有在顺向偏压的时候才会发光。

此平台配置了八组共阳极之七段显示器，亦即是每一组七段显示器之COM接脚，均接连至VCC电源。

而每一段发光二极管，其脚位亦均与Cyclone II FPGA接连。

四位一体的七段数码管在单个静态数码管的基础上加入了用于选择哪一位数码管的位选信号端口。

八个数码管的a、b、c、d、e、f、g、h、dp都连在了一起，8个数码管分别由各自的位选信号来控制，被选通的数码管显示数据，其余关闭。

图4.5、七段显示器模块接线图七段显示器之常见应用如下可作为与数值显示相关之设计。

8位共阴数码管实验报告

8位共阴数码管实验报告一、引言数码管是一种常见的数字显示器件，广泛应用于各种电子设备中。

8位共阴数码管是一种常见的数码管类型，本实验旨在通过实际操作，了解8位共阴数码管的原理和使用方法，并通过编程控制，实现数字的显示。

二、实验原理1. 共阴数码管原理共阴数码管是一种常见的数码管类型，它由8个LED发光二极管组成。

在共阴数码管中，所有的LED的阴极都是连接在一起的，而阳极则分别连接到控制芯片的不同引脚上。

当某个LED的阳极接通时，与之对应的数字就会在数码管上显示出来。

2. 数码管的控制为了控制数码管显示不同的数字，我们需要通过控制芯片的引脚电平来控制数码管的阳极。

具体来说，我们可以通过将某个引脚拉低，使得与之相连的数码管的阳极接通，从而显示对应的数字。

三、实验材料和器件•Arduino开发板•8位共阴数码管•杜邦线四、实验步骤1. 连接电路将Arduino开发板和8位共阴数码管通过杜邦线连接起来。

具体的连接方式如下：- 将数码管的共阴极连接到Arduino开发板的GND引脚。

- 将数码管的8个阳极分别连接到Arduino开发板的数字引脚2-9。

2. 编写程序打开Arduino开发环境，编写以下程序代码：int digitPins[] = {2, 3, 4, 5, 6, 7, 8, 9};int digits[10][7] = {{1, 1, 1, 1, 1, 1, 0}, // 数字0的显示编码{0, 1, 1, 0, 0, 0, 0}, // 数字1的显示编码{1, 1, 0, 1, 1, 0, 1}, // 数字2的显示编码{1, 1, 1, 1, 0, 0, 1}, // 数字3的显示编码{0, 1, 1, 0, 0, 1, 1}, // 数字4的显示编码{1, 0, 1, 1, 0, 1, 1}, // 数字5的显示编码{1, 0, 1, 1, 1, 1, 1}, // 数字6的显示编码{1, 1, 1, 0, 0, 0, 0}, // 数字7的显示编码{1, 1, 1, 1, 1, 1, 1}, // 数字8的显示编码{1, 1, 1, 1, 0, 1, 1} // 数字9的显示编码};void setup() {for (int i = 0; i < 8; i++) {pinMode(digitPins[i], OUTPUT);}}void loop() {for (int i = 0; i < 10; i++) {displayNumber(i);delay(1000);}}void displayNumber(int number) {int *digit = digits[number];for (int i = 0; i < 7; i++) {digitalWrite(digitPins[i], digit[i]);}}3. 烧录程序将编写好的程序通过USB线烧录到Arduino开发板中。

八位七段数码管动态显示电路设计

八位七段数码管动态显示电路的设计一七段显示器介绍七段显示器，在许多产品或场合上经常可见。

其部结构是由八个发光二极管所组成，为七个笔画与一个小数点，依顺时针方向为A、B、C、D、E、F、G与DP等八组发光二极管之排列，可用以显示0～9数字及英文数A、b、C、d、E、F。

目前常用的七段显示器通常附有小数点，如此使其得以显示阿拉伯数之小数点部份。

七段显示器的脚位和线路图如下图4.1所示( 其第一支接脚位于俯视图之左上角)。

图4.1、七段显示器俯视图由于发光二极管只有在顺向偏压的时候才会发光。

( 共阳极) ( 共阴极)图4.2、共阳极(低电位动作)与共阴极(高电位动作)要如何使七段显示器发光呢？对于共阴极规格的七段显示器来说，必须使用“Sink Current ”方式，亦即是共同接脚COM为VCC，并由Cyclone II FPGA使接脚成为高电位，进而使外部电源将流经七段显示器，再流入Cyclone II FPGA的一种方式本实验平台之七段显示器模块接线图如下图4.5所示。

此平台配置了八组共阳极之七段显示器，亦即是每一组七段显示器之COM接脚，均接连至VCC电源。

而每一段发光二极管，其脚位亦均与Cyclone II FPGA接连。

四位一体的七段数码管在单个静态数码管的基础上加入了用于选择哪一位数码管的位选信号端口。

八个数码管的a、b、c、d、e、f、g、h、dp都连在了一起，8个数码管分别由各自的位选信号来控制，被选通的数码管显示数据，其余关闭。

图4.5、七段显示器模块接线图七段显示器之常见应用如下➢可作为与数值显示相关之设计。

八位数码管扫描显示电路的设计

《EDA技术及应用》课程设计报告题目：八位数码管扫描显示电路的设计院（系）：机电与自动化学院专业班级：电气自动化技术学生姓名：学号：指导教师：20 年6月10日至20 年6月23日华中科技大学武昌分校4、课程设计使用设备（1）EDA及SOPC综合实验平台；（2）导线若干；（3）PC机；（4）Quartus II开发工具软件。

目录摘要................................................................1.课程设计题目及要求 (1)1.1设计题目 (1)1.2L E D显示器的动态扫描驱动电路 (1)1.3设计方案论证 (1)2.L E D显示器动态扫描驱动电路各单元电路设计 (3)2.1计数器与译码器的设计 (3)2.2一位共阳极L E D动态驱动电路设计 (4)2.3七段数码管的设计 (5)3.L E D显示器动态扫描系统设计 (7)3.1整体电路图及工作原理 (7)3.2V H D L程序设计 (7)3.3电路参数计算 (10)4.Q u a r t u s运行调试 (12)4.1时序仿真 (12)4.2硬件逻辑验证 (13)4.3调试结果分析 (13)4.4调试中出现的问题及解决方法 (14)5.设计总结 (15)6.参考文献 (16)摘要本文通过一个3-8译码器电路，将输入的4位2进制数转换为与LED显示对应的8位段码，位码就是LED的显示使能端，对于共阳级的LED而言，高电平使能。

要使8个数码管动态扫描显示，就是把所有数码管的相同段并联在一起，通过选通信号分时控制各个数码管的公共端，循环点亮多个数码管，并利用人眼的视觉暂留现象，只要扫描的频率大于50Hz，将看不到闪烁现象。

使用Quartus II6.0软件设计一个VHDL程序并对设计方案进行仿真，再硬件调试经检测输出正确的设计要求结果。

关键词：动态扫描Quartus II6.0 VHDLAbstractIn this paper, through a 3-8 decoder circuit, the input of four hexadecimal number into 2 and eight LED display the corresponding section of code, a codeis the LED display can make side, for the LED with Yang level, high level canmake. To makeeight digital tube dynamic scans showed that is all the samesegment digital tube connected in parallel, through the gating signal time-sharing control public side, the digital tube loop light multiple digital tube, and use the eye of the phenomenon of persistence of vision, as long as the scanning frequency is more than 50 hz, will see the flicker phenomenon. Using Quartus II6.0 a VHDL program design and the software design simulation, and hardware debugging through testing output correct design requirementsKey words: dynamic scanning Quartus II6.0 VHDL1. 课程设计题目及要求1.1设计题目八位数码管扫描显示电路的设计设计主要内容：本课题要求掌握使用Quartus II设计数字系统的设计思路和设计方法。

EDA实验报告-实验2-数码管扫描显示电路

EDA实验报告-实验2-数码管扫描显⽰电路暨南⼤学本科实验报告专⽤纸课程名称 EDA 实验成绩评定实验项⽬名称数码管扫描显⽰电路指导教师郭江陵实验项⽬编号 02 实验项⽬类型验证实验地点 B305 学院电⽓信息学院系专业物联⽹⼯程组号： A6⼀、实验前准备本实验例⼦使⽤独⽴扩展下载板EP1K10_30_50_100QC208(芯⽚为EP1K100QC208)。

EDAPRO/240H 实验仪主板的VCCINT 跳线器右跳设定为3.3V ；EDAPRO/240H 实验仪主板的VCCIO 跳线器组中“VCCIO3.3V ”应短接，其余VCCIO 均断开；独⽴扩展下载板“EP1K10_30_50_100QC208”的VCCINT 跳线器组设定为 2.5V ；独⽴扩展下载板“EP1K10_30_50_100QC208”的VCCIO 跳线器组设定为3.3V 。

请参考前⾯第⼆章中关于“电源模块”的说明。

⼆、实验⽬的1、了解时序电路设计。

2、制作⼀个数码管显⽰的7段译码电路，以备以后调⽤。

三、实验原理在电⼦电路显⽰部分⾥，发光⼆极管（LED ）、七段显⽰数码管、液晶显⽰（LCD ）均是⼗分常见的⼈机接⼝电路。

通常点亮⼀个LED 所需的电流在5~20mA 之间，电流愈⼤，LED 的亮度也⾼，相对的使⽤寿命也愈短。

若以10mA 导通电流来估算⼀个接5V 的串接电阻值计算应为：（5－1.6）/10mA ≈0.34K Ω。

七段显⽰数码管分为共阳、共阴⼆种极性。

它们等效成⼋个LED 相连电路。

共阴极七段显⽰器的LED 位置定义和等效电路共阴极七段显⽰码⼗六进制转换表四、实验内容⽤拨码开关产⽣8421BCD 码，CPLD 器件产⽣译码及扫描电路，把BCD 码显⽰在LED 数码管上，通过改变扫描频率观察数码管刷新效果。

五、实验要求学习在MAX+PLUS II 中使⽤VHDL 设计功能模块，并将所⽣成的功能模块转换成MAX+PLUS II 原理图的符号库，以便在使⽤原理图时调⽤该库。

八段数码管的控制显示

void Delay(unchar delaytime)//延时函数
{
unchar i=0;
unchar j=0;
for(i=0;i<delaytime;i++)
for(j=0;j<120;j++)
;
}
void main(void)
{
unchar i=0;
OUTCON=0x88;//8255控制字
while(1)//系统主循环
#include <AT89X51.h>
#include <absacc.h>
#define unchar unsigned char
#define OUTCON XBYTE[0xffff]
#define OUTSEG XBYTE[0xfffC]
#define OUTDigit XBYTE[0xfffd]
八段数码管显示实验八段共阳极数码管八段数码管引脚图数码管显示数码管显示原理八段数码管四位八段数码管数码管显示vhdl数码管显示流程图数码管显示小数
实验二八段数码管的控制显示
一．实验目的
利用试验系统提供的显示设备，动态显示一行数据。
二．实验内容
1.了解数码管动态显示的原理
2.了解用总线方式控制数码管显示
Delay(200);
}
}
}
j=A;
}
3.使用两位数码管，实现数码管显示的数值从0开始每隔0.2s加1，加到100回0并重新开始。
while(1)
{
i=0;
for(j=0;j<=9;j++)
{
for(i=0;i<=9;i++)

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

实验一基本组合电路设计(1)实验目的：熟悉 Quartus U的文本输入设计法和原理图输入设计法，学习简单组合电路以及多层次电路的设计、仿真和硬件测试。

(2)实验内容：I.利用Quartus U完成2选1多路选择器的文本编辑输入。

【参考程序】：ENTITY mux21a ISPORT ( a, b, s: IN BIT;y : OUT BIT );END ENTITY mux21a;ARCHITECTURE one OF mux21a ISBEGINPROCESS (a,b,s)BEGINIF s = ' O' THEN y <= a ;ELSE y<= b ;END IF;END PROCESS;END ARCHITECTURE one ;n .将实验I中的2选1多路选择器生成一个元件 mux21a利用原理图输入设计方法实现图1-1的双2选1多路选择器，并将此文件放在同一目录中。

最后进行编译、仿真，并对其仿真波形作出分析说明。

川.对U进行引脚锁定及硬件下载测试。

建议选择实验电路模式5,用键1（PIOO, 引脚号为1）控制sO;用键2（PIO1,引脚号为2）控制s1; a3、a2和a1分别接clock5（引脚号为16）、clockO （引脚号为93）和clock2 （引脚号为17）；输出信号outy接扬声器spker （引脚号为129）。

通过短路帽选择clock5接1024Hz 信号，clock0接256Hz信号，clock2接8Hz信号。

最后进行编译、下载和硬件测试实验（通过选择键1、键2、控制s0、s1,可使扬声器输出不同音调）。

（3）实验报告：1.实验U的原理图。

2•实验U的仿真波形报告分析说明。

3.实验川硬件测试的详细实验说明。

图1-1 双2选1多路选择器实验_二基本时序电路设计（1）实验目的：熟悉Quartus U的VHDL文本设计过程，学习简单时序电路的设计、仿真和硬件测试。

（2）实验内容：I.用VHDL设计一个带异步复位的D触发器，并利用Quartus U进行编辑输入、编译、仿真及硬件测试。

建议使用实验电路模式5。

II.用VHDL设计一个带同步复位的8位锁存器，并利用Quartus U进行编辑输入、编译、仿真及硬件测试。

建议使用实验电路模式1,PI07-PIOO接输入信号（键1、键2控制输入），PIO39-PIO32接输出信号，PIO48（键7）接复位信号，时钟信号接CLOCK）（3）实验报告：1 •给出实验I的设计程序、仿真波形报告的分析说明及硬件测试的结果。

2•给出实验I的设计程序、仿真波形报告的分析说明及硬件测试的结果。

3•分析比较两个实验的仿真和硬件测试结果，说明这两种电路的异同点。

实验三7段数码显示译码器设计（1）实验目的：学习7段数码显示译码器的设计；学习VHDL的CASE语句应用。

（2）实验原理：7段数码显示译码器是纯组合电路，通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在 FPGA/CPL中来实现。

图4-1是共阴七段数码管，译码器的输出信号的7位分别接数码管的7个段，高位在左，低位在右。

例如当输出信号为“1101101”时，数码管的7个段：g、f、e、d、c、b、a 分别接1、1、0、1、1、0、1;接有高电平的段发光，于是数码管显示“ 5”。

注意，这里没有考虑表示小数点的发光管，如果要考虑，需要增加段h，程序中的输出端应改为8位的标准逻辑位矢量。

a zF图4 -1共阴数码管及其电路（3）实验内容：I .用VHDL中的CASE语句设计一个显示十六进制数的 7段数码显示译码器，输入是从“ 0000”〜“1111” 16个4位二进制数，数码显示的是从‘ 0'〜‘ F' 16个字符。

在QuartusII上进行编辑、编译及仿真，给出其所有信号的时序仿真波形。

【部分参考程序】PROCESS( A )BEGINCASE A ISWHEN "0000" => LED7S <= "0111111";5WHEN OTHERS => NULL ;END CASE ;END PROCESS ;END ;提示：仿真时可用输入总线的方式给出输入信号仿真数据，仿真波形示例图如图4-2所示。

4-2 7n.引脚锁定及硬件测试。

建议选用实验电路模式6,用数码管8显示译码输出(PIO46-PIO40),键&键7、键6和键5四位控制输入数据，对译码器的工作性能进行硬件测试。

(4)实验报告1.给出实验I的完整程序，说明程序中各语句的含义及其整体功能。

2.给出实验I的时序仿真波形报告及其分析说明。

3.给出实验n的硬件测试过程及结果的说明。

实验四8位数码扫描显示电路设计(1)实验目的：学习硬件扫描显示电路的设计。

(2)实验原理：图5-1所示的是8位数码扫描显示电路，其中每个数码管的 8 个段：h、g、f、e d、c、b、a (h是小数点)都分别连在一起，8个数码管分别由8个选通信号k1、k2、…k8来选择。

被选通的数码管显示数据，其余关闭。

如在某一时刻，k3为高电平，其余选通信号为低电平，这时仅 k3对应的数码管显示来自段信号端的数据，而其它7个数码管呈现关闭状态。

根据这种电路状况，如果希望在8个数码管显示希望的数据，就必须使得8个选通信号k1、k2、…k8 分别被单独选通，并在此同时，在段信号输入口加上希望在该对应数码管上显示的数据，于是随着选通信号的扫变，就能实现扫描显示的目的严02\图5-1 8位数码扫描显示电路参考程序中，clk是扫描时钟；SG为7段控制信号，由高位至低位分别接g、 f、e、d、c、b、a 7个段；BT是位选控制信号，接图5-1中的8个选通信号：k1、 k2、…k8 。

程序中CNT8是一个3位计数器，作扫描计数信号，由进程P2生成; 进程P3是7段译码查表输出程序；进程 P1是对8个数码管选通的扫描程序，例如当CNT8等于"001"时，K2对应的数码管被选通，同时，A被赋值3,再由进程P3译码输出"1001111"，显示在数码管上即为“ 3”；当CNT8扫变时，将能在8个数码管上显示数据：13579BDF 。

(3)实验内容：I .用VHDL设计一个8位数码扫描显示电路，利用Quartus U进行编辑输入、编译及时序仿真。

n.引脚锁定及硬件测试。

电路模式不限，将实验系统左上方(即 8个数码管左边)的跳线开关选择向下插(注意：实验结束后要恢复原位) ，这时实验系统的8个数码管构成图5-1的电路结构。

时钟 CLK可选择clockO，通过跳线选择 16384Hz信号。

SG的7个段控制信号SG(O)、SG(1)、，、SG(6)分别与PI049 PIO48、，、 PIO43连接，BT的8个位选控制信号 BT(0)、BT⑴、，、BT(7)分别与 PIO41、PIO40 ,、 PIO34连接。

(4)实验报告1•说明程序中各语句的含义及其整体功能。

如要在扫变时显示“ 12468ACE,应如何修改程序？2•给出时序仿真波形报告及其分析说明。

3•给出硬件测试的过程及结果的分析说明。

【参考程序】LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY SCAN_LED ISPORT (CLK : IN STD_LOGIC;SG : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);-- 段控制信号输出g 〜aBT : OUT STD_LOGIC_VECTOR(7 DOWNTO 0));-- 位选控制信号输出k8 〜k1 END SCAN_LED;ARCHITECTURE one OF SCAN_LED ISSIGNAL CNT8 : STD_LOGIC_VECTOR(2 DOWNTO 0);-- 扫描计数信号SIGNAL A : INTEGER RANGE 0 TO 15;BEGINP1: PROCESS( CNT8 )-- 数码管选通BEGINCASE CNT8 ISWHEN "000" => BT <= "00000001" ; A <= 1 ;WHEN "001" => BT <= "00000010" ; A <= 3 ;WHEN "010" => BT <= "00000100" ; A <= 5 ;WHEN "011" => BT <= "00001000" ; A <= 7 ;WHEN "100" => BT <= "00010000" ; A <= 9 ;WHEN "101" => BT <= "00100000" ; A <= 11 ;WHEN "110" => BT <= "01000000" ; A <= 13 ;WHEN "111" => BT <= "10000000" ; A <= 15 ;WHEN OTHERS => NULL ;END CASE ;END PROCESS P1;P2 : PROCESS(CLK)--扫描计数BEGINIF CLK'EVENT AND CLK = '1' THEN CNT8 <= CNT8 + 1;END IF;END PROCESS P2 ;P3 : PROCESS( A ) -- 译码电路BEGINCASE A ISWHEN 0 => SG <= "0111111"; WHEN 1 => SG <= "0000110";WHEN 2 => SG <= "1011011"; WHEN 3 => SG <= "1001111";WHEN 4 => SG <= "1100110"; WHEN 5 => SG <= "1101101";WHEN 6 => SG <= "1111101"; WHEN 7 => SG <= "0000111";WHEN 8 => SG <= "1111111"; WHEN 9 => SG <= "1101111";WHEN 10 => SG <= "1110111"; WHEN 11 => SG <= "1111100";WHEN 12 => SG <= "0111001"; WHEN 13 => SG <= "1011110";WHEN 14 => SG <= "1111001"; WHEN 15 => SG <= "1110001";WHEN OTHERS => NULL ;END CASE ;END PROCESS P3;END;实验五数控分频器的设计(1)实验目的：学习数控分频器的设计方法。