Cadence-PDN电源完整性分析
电源完整性分析

电源完整性设计详解解电源完整性设计详电源完整性设计详解?1、为什么要重视电源噪声问题为什么要重视电源噪声问题?芯片内部有成千上万个晶体管,这些晶体管组成内部的门电路、组合逻辑、寄存器、计数器、延迟线、状态机、以及其他逻辑功能。
随着芯片的集成度越来越高,内部晶体管数量越来越大。
芯片的外部引脚数量有限,为每一个晶体管提供单独的供电引脚是不现实的。
芯片的外部电源引脚提供给内部晶体管一个公共的供电节点,因此内部晶体管状态的转换必然引起电源噪声在芯片内部的传递。
对内部各个晶体管的操作通常由内核时钟或片内外设时钟同步,但是由于内部延时的差别,各个晶体管的状态转换不可能是严格同步的,当某些晶体管已经完成了状态转换,另一些晶体管可能仍处于转换过程中。
芯片内部处于高电平的门电路会把电源噪声传递到其他门电路的输入部分。
如果接受电源噪声的门电路此时处于电平转换的不定态区域,那么电源噪声可能会被放大,并在门电路的输出端产生矩形脉冲干扰,进而引起电路的逻辑错误。
芯片外部电源引脚处的噪声通过内部门电路的传播,还可能会触发内部寄存器产生状态转换。
除了对芯片本身工作状态产生影响外,电源噪声还会对其他部分产生影响。
比如电源噪声会影响晶振、PLL、DLL 的抖动特性,AD 转换电路的转换精度等。
由于最终产品工作温度的变化以及生产过程中产生的不一致性,如果是由于电源系统产生的问题,电路将非常难调试,因此最好在电路设计之初就遵循某种成熟的设计规则,使电源系统更加稳健。
2、电源系统噪声余量分析绝大多数芯片都会给出一个正常工作的电压范围,这个值通常是±5%。
例如:对于3.3V 电压,为满足芯片正常工作,供电电压在3.13V 到3.47V 之间,或3.3V±165mV。
对于1.2V 电压,为满足芯片正常工作,供电电压在1.14V 到1.26V 之间,或1.2V±60mV。
这些限制可以在芯片datasheet 中的recommended operating conditions 部分查到。
芯片设计中的电源完整性优化方案有哪些

芯片设计中的电源完整性优化方案有哪些在当今的科技领域,芯片作为核心组件,其性能和稳定性对于各种电子设备的运行至关重要。
而在芯片设计中,电源完整性是一个关键的考虑因素。
电源完整性不佳可能导致信号失真、噪声增加、性能下降甚至芯片失效等问题。
那么,为了确保芯片的正常运行,有哪些有效的电源完整性优化方案呢?首先,合理的电源分配网络(PDN)设计是基础。
PDN 就像是芯片的“血管”,负责为各个部分输送稳定的电源。
在设计 PDN 时,需要考虑到电流的需求、电阻和电感的影响。
通过使用多层板和大面积的电源平面,可以减小电阻和电感,从而降低电源线上的电压降和噪声。
同时,合理规划电源引脚的布局,使得电流能够均匀地分布到芯片的各个区域。
其次,去耦电容的选择和布局也非常重要。
去耦电容就像是电源的“蓄水池”,能够在电流需求突然变化时迅速提供能量,从而稳定电源电压。
在选择去耦电容时,需要考虑电容的容量、等效串联电阻(ESR)和等效串联电感(ESL)等参数。
通常,会使用多种不同容量的电容组合,以覆盖不同频率范围的噪声。
在布局去耦电容时,应尽量靠近电源引脚和芯片的敏感区域,以减少寄生电感的影响。
芯片封装的设计也对电源完整性有着显著的影响。
优质的封装可以降低电感和电阻,提高电源的传输效率。
例如,采用倒装芯片封装技术,可以缩短芯片与封装之间的连接路径,从而减小电感。
此外,优化封装的引脚布局和电源引脚的数量,也有助于改善电源的分布。
在芯片内部,电源门控技术是一种有效的节能和优化电源完整性的方法。
通过在不需要某些模块工作时关闭其电源,可以减少静态功耗,同时降低电源噪声的影响。
这种技术需要在设计时仔细考虑电源开关的控制逻辑和时序,以避免出现错误的操作。
电源网格的布线也是一个关键环节。
布线的宽度和间距需要根据电流大小进行合理设计,以确保足够的电流承载能力。
同时,要尽量避免直角转弯和过长的走线,以减小电感的影响。
使用先进的布线工具和算法,可以帮助优化电源网格的布线。
Allegro_信号与电源完整性

• Cadence Allegro PCB SI L, XL, and GXL • Cadence OrCAD Signal Explorer
优点
•减少设计高速互联所需的时间 一次性成功的可能性 •缩短建立最优约束所需的时间 束驱动的PCB设计流程 •通过参数扫描分析提高产品性能 •通过使用Allegro PCB PI Option XL设计 PCB电源网络降低最终产品的单位成本 •通过高级仿真技术消除了MultiGigabit高速串行传输设计用物理原型进 行多次验证的过程 •使用S参数和单个或耦合过孔模型实现 快速的MGH信号分析 期 •提高产品质量 成本和性能 从而缩短设计周 实现约 并提高
宏模型
宏模型让工程师更快更精确地对MGH驱 动器和接收器进行建模和仿真 比起
道分析仿真结果
见图
系统设计用户可以迅速的为复杂的驱动 器或接收器建立实用设置 tap 设置
ห้องสมุดไป่ตู้
晶体管级仿真 其仿真速度可以提高0到 00倍 见图
设计师可以在几秒钟内得到特定拓扑的 最优设置 可以节约数周的仿真时间 用 户可以在激励中加入确定或随机抖动,临
Allegro PCB SI搭配基于SPICE的仿真器 包含了一种强大的宏模型功能 将传统的 基于SPICE的结构建模与行为建模的速度 优势结合 内嵌的场分析工具可以对趋肤 效应 邻近/拥挤效应 回路阻抗和频域介 电常数建模 强大的建模语言对I/O缓冲器 的建模提供了扩展IBIS模型的应用功能 并且支持有损耦合的频变传输线模型 可 以精确预测PCB网络的分布式行为 图2 模型 无源互连的任何一部分都可以通过拓扑管理器在SigWave中被绘制为S参数 S参数与其他互联拓扑模型互联结 见图 legro PCB SI可以通过源同步总线中不同 信号的用户定义的derating table为用户 提供计算建立和保持时间容限的方法 见图
电源完整性设计

电源完整性设计一、电源完整性定义电源完整性是指电源波形的质量,研究的是电源分配网络(PDN),并从系统供电网络综合考虑,消除或者减弱噪声对电源的影响。
电源完整性的设计目标是把电源噪声控制在运行的范围内,为芯片提供干净稳定的电压,并使它能够维持在一个很小的容差范围内(通常为5%以内),实时响应负载对电流的快速变化,并能够为其他信号提供低阻抗的回流路径。
在高度集成的电子产品中,电源系统的设计占到了设计工作量的50%左右;对于复杂的FPGA类型的产品应用,在电路中常常会达到15~30路不同的电源。
电源完整性的目的就是给系统提供持续、稳定、干净的电源,保证系统稳定的工作。
在数字系统中,使信号完整性满足系统设计的要求也需要有一个非常稳定的电源系统,但是又不能使电源系统超标。
所以在设计电源完整性时,不仅仅关注的是去耦电容,还需要关注电源完整性、信号完整性和电磁兼容性这个“生态系统”,尤其是要考虑高度集成化的数字电路对电源完整性的影响。
二、电源完整性概览电源完整性的层面:芯片层面、芯片封装层面、电路板层面及系统层面。
在电路板层面的电源完整性要达到以下三个需求:1.使芯片引脚的电压噪声+电压纹波比规格要求要小一些(例如芯片电源管脚的输入电压要求1V 之间的误差小于+/-50 mV);2.控制接地反弹(地弹)(同步切换噪声SSN、同步切换输出SSO);3.降低电磁干扰(EMI)并且维持电磁兼容性(EMC):电源分布网络(PDN)是电路板上最大型的导体,因此也是最容易发射及接收噪声的天线。
电源噪声来源1.稳压芯片输出的电压不是恒定的,会有一定的纹波。
2.稳压电源无法实时响应负载对于电流需求的快速变化。
稳压电源响应的频率一般在200Khz 以内,能做正确的响应,超过了这个频率则在电源的输出短引脚处出现电压跌落。
3.负载瞬态电流在电源路径阻抗和地路径阻抗产生的压降。
4.外部的干扰。
三、电源完整性相关参数讲解1.SI和PI传统分析信号完整性和电源完整性都是分开分析的,为了更好的分析SI和PI的相互影响,我们需要把SI和PI放在同一个EM仿真中来分析。
电源完整性问题以及改进思路分析

首页技术文库|业界新闻|产品新知|应用实例|论坛|在线研讨会|深度报道|基础知识库|白皮书放大|调整与转换|功率与驱动|RF/无线|信号处理|信号采集|设计测试有名读者发表评论申请免费杂志订阅收藏打印版推荐给同仁发送查询网友推荐相关文章精品文章IIC-China2010春季展上海 3月15-16日白皮书L×(di/dt),虽然其他噪声成份有时也会占主导地位,比如传播和反射噪声以及谐振噪声压降变异方法来分析集成电路各个部分的电压下降。
随着工艺尺寸的不断缩小,相对重要的电源完,调整比例为,大约工作电压调整比例为,减少量仅约为频率调整比例为,可以有订阅速递赶快加入订阅!热点下载锂离子电池组的主动充电平衡法分析延长锂离子电池寿命的充电和放电方法投票数 芯片面积调整比例为,只减少2绝对技术指南研讨会推荐:我们将讨论如何在当今的嵌入式设计中应用系统级可编程设计方法。
利用这种方法可助你:排行榜在线研讨会新闻聚合器首页技术文库|业界新闻|产品新知|应用实例|论坛|在线研讨会|深度报道|基础知识库|白皮书放大|调整与转换|功率与驱动|RF/无线|信号处理|信号采集|设计测试有名读者发表评论申请免费杂志订阅收藏打印版推荐给同仁发送查询网友推荐相关文章精品文章在上述缩放条件下,平均有效电流的缩放系数为电压缩放系数的倒数,即由于频率缩放系数为,因此缩放系数为。
? 另外,由于芯片面积缩放系数为,因此每边的缩放系数。
如果每边尺寸更小,并假设电源总线用相同的宽度和间距绘制,那么每条边的并行总线数量减少,或有效电感增加。
缩放倍数为,或IIC-China2010春季展上海 3月15-16日白皮书锂离子电池组的主动充电平衡法分析延长锂离子电池寿命的充电和放电方法投票数1绝对技术指南研讨会推荐:订阅速递赶快加入订阅!热点下载排行榜研讨会推荐:我们将讨论如何在当今的嵌入式设计中应用系统级可编程设计方法。
利用这种方法可助你:在线研讨会在线研讨会新闻聚合器首页技术文库|业界新闻|产品新知|应用实例|论坛|在线研讨会|深度报道|基础知识库|白皮书放大|调整与转换|功率与驱动|RF/无线|信号处理|信号采集|设计测试有名读者发表评论申请免费杂志订阅收藏打印版推荐给同仁发送查询网友推荐相关文章精品文章IIC-China2010春季展上海 3月15-16日白皮书图1:用于栅噪声评估的三角形负载电流外形图。
如何将电源完整性分析与签核的速度提高10倍?

如何将电源完整性分析与签核的速度提高10倍?
在移动计算时代,片上系统(SoC)的设计已经变得更为复杂,因为在设计过程中面临着诸多挑战,如需遵循针对高级流程节点的复杂设计规则,需采用低功率电路设计技术,并放大电路的尺寸。
电源完整性是设计方案能被成功签核的关键因素之一。
本文介绍了一种新的工具,与其他现有技术相比较,它不仅能将电源完整性分析与签核的速度提高10倍,同时还能达到类似于集成电路通用模拟程序(SPICE)的准确度。
该工具将一套完整的设计实现和签核工具整合到一起,以便更好地克服在签核过程中遇到的挑战,从而实现业内最快的设计收敛流程。
简介
为了满足移动计算的各种要求,片上系统的设计变得越来越复杂。
随着消费者开始青睐更小巧、性能更好、电池续航时间更长的设备,设备中所使用的芯片必须能提供更丰富的功能,更低的能耗以及更小的尺寸。
对设计工程师来说,这些变化意味着他们在设计过程中必须运用先进的电源技术(例如电源控制开关)、增加知识产权的内容和功能(例如模拟/混合信号宏指令)以及减少设计裕度(例如电源电压小于1V)。
另一方面,产品上市周期变得越来越短,因此在设计周期的最后阶段,电源签核对成功将设计方案送交制造来说至关重要。
Cadence PCB设计及信号电源完整性解决方案

CadencePCB设计及信号电源完整性解决方案(2012/9/27)序言随着芯片封装板级系统的设计越来越复杂,信号速率越来越高,电源功耗越来越大,产品设计高密化趋势越来越明显,设计要求的越来越严格,我们需要更加专业的PCB设计及仿真工具;进一步完善信号完整性和电源完整性分析流程,通过相关工具与方法学的引入,进一步提高设计与创新能力。
随着业界领先的信号完整性和电源完整性仿真软件供应商Sigrity成为Cadence的一员,全新的Cadence芯片封装板级协同设计及仿真解决方案让你能够迅速优化芯片封装板级协同设计及仿真解决方案让你能够迅速优化芯片和封装之间的网络连接,以及封装与PCB之间的网络连接。
通过网表管理、自动化优化路径以及信号和电源完整性分析,你可以对产品的成本与性能进行优化。
将这种单一供应商的解决方案应用于芯片、封装与PCB,系统架构师可以尽早做出设计决策,然后将这些决策分配给单独的设计团队进行最终实施。
Cadence PCB设计及仿真解决方案的优点如下。
提供一个经实践证明的、可扩展的、低成本高成效的PCB设计解决方案,并可根据需要自由选择基础设计工具包加可选功能的组合形式。
通过约束驱动式PCB设计流程避免不必要的重复。
支持以下各种规则:物理、间距、制造、装配和测试的设计(DFX)、高密度互连(HDI)、及电气约束(高速)。
具有通用和统一的约束管理系统,用于创建、管理和验证从前端到后端的约束。
兼容第三方应用程序的开放式环境,提高效率的同时,提供访问用其他开发工具开发的程序的入口。
第一章原理图设计Cadence提供了完整的、可调整的技术,应用于印制电路板(PCB)的设计创建、管理和重用。
将原理图设计输入功能与广泛的仿真和电路板布局技术相结合,Cadence能够帮助工程师一开始就抓住设计意图。
不管是用于设计新的模拟电路,还是为现有的PCB修改原理图图表,还是设计一个带有HDL模块的数字块图表,Cadence原理图输入技术让工程师可以输入、修改和检验PCB设计。
芯片设计中的电源完整性分析方法有哪些

芯片设计中的电源完整性分析方法有哪些在当今高度集成的芯片设计领域,电源完整性分析已成为确保芯片性能和可靠性的关键环节。
电源完整性问题若未得到妥善处理,可能导致信号失真、噪声增加、功耗上升以及芯片功能故障等严重后果。
那么,在芯片设计中,都有哪些有效的电源完整性分析方法呢?首先,我们来谈谈直流压降(IR Drop)分析。
这是电源完整性分析中的基础且重要的一步。
芯片在工作时,电流会从电源引脚流入,通过电源网络分配到各个电路模块。
由于电源网络存在电阻,电流通过时会产生电压降。
过大的直流压降会使芯片某些区域供电不足,影响其正常工作。
为了进行直流压降分析,需要建立芯片的电源网络模型,包括电源层、过孔、走线等的电阻信息。
通过模拟电流在网络中的流动,计算出各个节点的电压值,从而评估直流压降是否在可接受的范围内。
接下来是交流阻抗分析。
随着芯片工作频率的不断提高,电源网络的寄生电感和电容对电源完整性的影响愈发显著。
交流阻抗分析主要关注电源网络在不同频率下的阻抗特性。
当电流变化频率较高时,寄生电感会产生较大的感抗,而寄生电容则会在特定频率下形成谐振,导致电源噪声增大。
通过对电源网络进行频域分析,可以确定其阻抗曲线,识别可能存在的谐振点,并采取相应的措施,如添加去耦电容来降低阻抗,减小电源噪声。
电迁移分析也是不容忽视的一个方面。
长时间的大电流通过金属导线会导致原子迁移,从而可能引发导线断裂等可靠性问题。
电迁移分析需要考虑电流密度、温度等因素,评估导线的寿命和可靠性。
通过计算电流密度分布,并结合材料特性和工作环境,预测电迁移可能发生的位置和时间,以便在设计阶段采取优化措施,如增加导线宽度、调整布线等。
电源噪声分析是另一个关键环节。
芯片内部的数字电路在开关状态转换时会产生瞬间的电流变化,这会引起电源电压的波动,即电源噪声。
电源噪声分析旨在评估这种噪声对芯片性能的影响。
通过模拟电路的开关行为,结合电源网络的阻抗特性,可以计算出电源噪声的幅度和频谱。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
Cadence PDN电源平面完整性分析——孙海峰 随着超大规模集成电路工艺的发展,芯片工作电压越来越低,而工作速度越来越快,功耗越来越大,单板的密度也越来越高,因此对电源供应系统在整个工作频带内的稳定性提出了更高的要求。
电源完整性设计的水平直接影响着系统的性能,如整机可靠性,信噪比与误码率,及EMI/EMC等重要指标。
板级电源通道阻抗过高和同步开关噪声SSN过大会带来严重的电源完整性问题,这些会给器件及系统工作稳定性带来致命的影响。
PI设计就是通过合理的平面电容、分立电容、平面分割应用确保板级电源通道阻抗满足要求,确保板级电源质量符合器件及产品要求,确保信号质量及器件、产品稳定工作。
Cadence PCB PDN analysis电源平面分析主要可以解决以下几个问题:板级电源通道阻抗仿真分析,在充分利用平面电容的基础上,通过仿真分析确定旁路电容的数量、种类、位置等,以确保板级电源通道阻抗满足器件稳定工作要求。
板级直流压降仿真分析,确保板级电源通道满足器件的压降限制要求。
板级谐振分析,避免板级谐振对电源质量及EMI的致命影响等。
那么Cadence PCB PDN analysis如何对PCB进行电源平面完整性的分析?接下来,我将以一个3v3如下图所示的电源平面为例,来进行该平面的电源平面分析。
对图中3v3电源平面进行完整性分析,具体步骤将作详细解析。
在对该电源平面进行分析之前,我们需要首先确定PCB参数的精确,如:电源平面电平Identify DC Nets、PCB叠层参数Cross-Section等,这些参数都必须和PCB板厂沟通(板厂对叠层参数生产能力不同),在此基础上精确参数方能得到精确的分析结果。
这些参数也可以在PDN Analysis分析界面上点击Identify DC Nets,Cross-Section来调整优化。
1. 认识PCB PDN analysis分析界面调用Allegro PCB PDN Option或者Allegro SI-GXL的license打开PCB设计分析界面,然后在该界面中执行Analyze/PDN Analysis命令即可打开PDN分析界面。
其中主要有三个选项卡Power and Ground用以设置需要分析的电源平面和地贿赂平面并相关参数设置;Decoupling Capacitors用以设置PCB电源平面上应用的去耦电容参数;Components and Ports用以设定PCB中应用该电源平面的相关器件的激励端(Source)和接收端(Sink),下面将详细说明。
1.1 Power and Ground选项卡如下图所示:其中点击Select DC Nets将弹出电源、地网络列表,从中我们来选择需要分析的电源网络(3v3)以及对应的地回路网络(0),如下图所示,这里需要注意:必须有对应的地回路网络,没有回路,将无法进行分析。
选择好待分析电源平面后,我们需要定义相关的分析参数,如下面的介绍。
Ripple:允许的电源平面纹波极限,典型值2.5%;MAX. Delta Current:电源平面允许的最大极限电流;Target Impedance:电源平面目标阻抗——电源平面电压*纹波比例/平面极限电流,即Zmax=(Vdd*Ripple)/Imax,Imax=50%*MAX Delta Current(留有余量);MAX.DC IRDROP:电源平面允许的最大直流压降值,压降超过该值,PDN分析将会报警;Current THold:电流阀值,电流值超过界限将会报警——电源供电的器件参数有该限值;Density THold:电流密度限值,电流密度超过该值即会报警——由器件参数中电流密度限值决定。
1.2 Decoupling Capacitors选项卡如下图所示:·在Configure decoupling capacitors区域选择待分析电源网络,然后在下面的电容参数区域,可以对设计中的去耦电容添加电容RLC参数,也可以在设计中添加不同频点的去耦电容,以提高电源平面的完整性。
1.2.1 添加去耦电容模型库在以上窗口中点击Library,即可指定设计中应用电容模型库,包括:选择当前设计中的去耦电容模型库;添加电容模型库——其中电容的频率参数直观的显示出来如下图所示。
1.2.2 添加去耦电容模型参数选择电源平面中应用的去耦电容,然后点击Add Model,其中需要添加电容的R/L/C模型参数如下图所示。
完成电容模型参数设定后,如果需要修改参数,可以点击Edit Model以编辑优化去耦电容R/L/C参数。
对于上图所示的电容模型参数,点击Plot Graph,即可在完成模型参数设置后实时看到准确的电容频域曲线,即可了解电容对哪个频段的杂波抑制效果最好——去耦电容频率特性由电容值Capacitance、特征阻抗ESR、特征电感ESL 及安装寄生电感Mounted Inductance等参数决定。
由上图所示,该电容模型将主要用以抑制8.76MHz频率的杂波激励,以确保3v3电源平面的完整性和阻抗连续性。
1.3 Components and Ports选项卡如下图所示:在Components and Ports 选项卡中,主要设置电源平面的返回路径、电源平面分析的激励源端(Source 电源接入引脚)以及电源平面接收端(Sink 电源使用的器件Pin )——Source 为电源平面接入Pin (电源转换端接入端),Sink 为使用该电源的器件Pin 。
其中Sink 的选择,不需要选择全部的电源使用Pin 为分析Sink 端,只需要着重分析该电源使用频率最高的器件。
1.3.1 电源平面激励端接收端设置如上图所示,设置U12.4为Source 端(U12为电源转换芯片,实现10v-3v 转换,U12.4为3v 电平输出端),U15.AA5……U15.W11设置为Sink 端(U15为电源3v3平面主要使用芯片,AA5……W11为电源3v3平面的使用Pins ),设置完成后,U15上电源使用Pin 的允许电流为Current THold/电源使用Pin 的数量(分析时默认情况电流为平均分布),如下图所示。
Sink 电源平面接收端(器件电源使用引脚)的电流分析阈值为mA A N ld CurrentTHo PowerPins 4545.45221==1.3.2 电源平面返回路径设置在Components and Ports选项卡中,点击右上角的Return Path在弹出的Return Path Configuration对话框中可以设置电源的返回平面,即对应的返回地平面,如下图所示,指定电源引脚Power Pins对应器件Ground Pins的地网络——即可完成所有电源Pin的电流返回路径(对应地Pin)设置。
2. 电源平面仿真参数设置电源平面的参数设置,包括待分析电源平面,电源叠层参数,电源平面去耦电容参数,电源平面返回平面,以及激励端、接收端等参数的设置。
完成这些参数设置后,在真正进行电源平面的仿真分析前,我们必须完成电源完整性分析的仿真参数设定。
在PDN Analysis主分析界面中,点击Analyze->Mesh/Static IRDrop Analysis/PI Plane Analysis/PI Network Analysis命令都可以打开电源平面仿真参数设置界面,如下图所示。
在Power/Ground Plane的仿真参数设置界面中,点击Preferences弹出Preferences窗口,该界面即可用以设置电源平面仿真各参数,包括Mesh网格参数、仿真叠层参数、分析频域范围、分析温度参数等各类PDN Analysis仿真参数,改善这些参数可以优化电源平面分析的准确度、仿真精度以及仿真速度。
2.1 Preferences/General选项卡参数设置其中参数设置如下:Default参数——仿真默认参数,即PDN Analysis主界面的参数设置,不再赘述;Target impedance shape(Default)参数——电源平面目标阻抗曲线,包括平面阻抗曲线的拐点(Corner Impedance)、阻抗变化后的斜率(Slope)及其倍增量(Multiplier),即目标阻抗某范围内是保持不变的,超过该拐角频率后目标阻抗将以某个斜率值呈线性变化的趋势;Decoupling capacitor参数——去耦电容参数,包括电容安装后的寄生电感(Mounted inductance),以及去耦电容的去耦有效半径(0.005H)。
2.2 Preferences/Simulation仿真范围设置其中电源平面仿真参数如下:Frequency Domain频域参数——电源平面分析的频率分析范围,包括电源平面分析的起始频率(Lower Frequency)、终止频率(Upper Frequency)、频率扫描分析方式(Sweep Scale)以及频率分析次数(Sweep Number);Time Domain时间参数——电源平面分析的时间参数,包括仿真持续时间(Duration Time),以及时间分辨率,即分析的时间采样率(Resolution Time);Color Legend颜色参数——电源平面分析的颜色参数,可以设置分析结果显示的颜色设置如下图所示,设置完成后平面分析结果将以这个颜色参数在界面中显示分析的电压、电流、温度、电流密度以及平面阻抗等电压平面性能。
注意:PDN Analysis电源平面分析一般在1MHz-5GHz之间,频率小于1MHz 或大于5GHz的超低频或超高频时,电源平面分析就需要IC器件的内部分析模型,与PDN进行协同分析。
2.3 Preferences/Field Solver仿真求解算法设置其中电源平面分析的算法参数如下:Mesh Information…Rectangle参数——网格化参数设置,包括网格化尺寸,网格化的平面范围(Scope)等平面网格化参数;Field Solver Option算法参数——电源平面分析的算法选择设置,一般选择默认全波分析算法既可(Full Wave Model);Ambient Temperature温度参数——环境温度设置,即默认的分析温度;Surface Roughness粗糙度参数——PCB表面曾粗糙度参数,板厂会有对应粗糙度参数,若不考虑PCB表面粗糙度,设置为0即可。
注意:Mesh网格化尺寸参数,有Fine/Regular/Coarse/Custom四种参数,其决定的电源平面的网格尺寸分别为1/20的波长(Fine),1/10的波长(Regular),1/5的波长(Coarse),波长=3e8/Freq。