8 高速信号的EMC分析
EMC设计技巧及其PCB设计中的EMC设计概念
EMC设计技巧及其PCB设计中的EMC设计概念1.电源和信号分离：电源和信号的分离是EMC设计的首要任务之一、在PCB设计中，应将电源线与信号线分开布局，以减少互相干扰。
同时，应尽可能减少电源和信号线之间的交叉。
2. 确保地线的良好连接：地线是EMC设计中非常重要的要素，它能够减少电磁辐射和EMI（Electromagnetic Interference）。
在PCB布局中，应尽量保证地线的连续性和低阻抗，降低电磁波辐射。
同时，应避免形成大的回路环路。
3.使用过滤器：过滤器能够消除电源中的高频噪声，并减少信号线上的干扰。
在PCB设计中，可以采用滤波器来实现对电源线和信号线的滤波，以确保干净的电源和信号。
4.布局合理：合理的布局能够降低电磁辐射和EMI。
在PCB布局中，应尽量减少高频回路和低频回路之间的交叉，在布局时要考虑到信号线的长度和走线路径，避免形成长的导线。
5.适当的屏蔽：在一些高频或EMI敏感的电路中，可以采用屏蔽措施来降低电磁辐射和EMI。
在PCB设计中，可以使用金属屏蔽罩或层叠设计来实现对敏感电路的屏蔽，防止其受到外界噪声的干扰。
6.管理高速信号：高速信号的传输会产生较大的电磁辐射和EMI。
在PCB设计中，应采取措施来管理高速信号，如使用差分信号传输、布局合理的地线和终端阻抗匹配等，以降低高速信号对其他电路的干扰。
7.控制接地回路：在PCB设计中，应注意控制接地回路的路径和走向，避免形成大的环路和共模回路。
合理的接地设计能够减少电磁辐射和EMI，提高电子设备的EMC性能。
8.增加电磁屏蔽性能：在PCB设计中，可以通过增加电磁屏蔽材料和层叠设计来提高电子设备的屏蔽性能。
如通过增加地层、空层、屏蔽层等，来抑制电磁辐射和EMI。
以上是一些常见的EMC设计技巧和PCB设计中的EMC设计概念。
在实际应用中，由于不同电子设备的特点和需求不同，EMC设计也会有一定的差异。
因此，在进行EMC设计时，需要根据具体情况选择合适的技巧和措施，以确保电子设备在特定环境下的正常运行和协调工作。
EMC 风险评估
基本概念与原理
共模信号——两个大小相等极性相反的一对信号 差模信号——大小相等。方向相同
EMI干扰原理
一 电流驱动模式
地回流路径中的寄生电感L 产生阻抗
二 电压驱动模式
图中差模电压源UDM 直接驱动天线的两个部分，即上金属部分 和下金属部分，从而产生共模辐射 Ca为上下两部分金属之间的分布电容。
芯片的每个电源管腿是否至少有一个去耦电容
敏感电路端口的滤波处理： 外部中断（IRQ）端口 复位（RESET）管脚 低电平模拟信号 高输入阻抗信号
小结
将原理图按EMC属性进行四类分区
划分属性的过程也是检查滤波电路设计是否合理的过程
原理图在原理上要提供能使共模干扰电流流向金属外壳、参考地、工作地的 路径
互连问题
产品内部互连连接器或互连电缆影响产品抗干扰能力的主要原因是互连连接 器或互连电缆的寄生电感而导致在高频下的高阻抗
RF回路较大，产生较大的辐射 时钟线RF回路较大，并处于一种很差的位置，不同信号的信号回路相互嵌套 各个信号线之间没有地信号隔离，容性耦合引起的串扰也将加剧 地针太少，其地针引起的总体等效寄生电感较大，RF回流将产生较高的共模
找出电路中干净的信号线、器件及电路，用绿色标注
找出电路中那些必须进行特殊处理的信号线（时钟线，开关电源的开关噪声 回路、复位信号线、低电平模拟信号线、高速信号线）并用另一种特殊的眼 神标准，如紫色
实例：
那些脏电路和信号线（被标注为红色的信号线），如果与其相连的I/O电缆为 非屏蔽线，那么这些信号至少具有滤波电容
滤波电路总是落在不同属性的电路交界处
PCB布局布线
层叠设计： GND、AGND等地平面及VCC等电源平面在PCB层中的位置 对于浮地设备来说，大多数情况下，可以把GND层当成是屏蔽层，用来泄放 共模干扰电流，AGND必须放置在没有被共模干扰耦合到的层和位置。
高速信号走线规则
高速信号走线规则随着信号上升沿时间的减小，信号频率的提高，电子产品的EMI问题，也来越受到电子工程师的关注。
高速PCB设计的成功，对EMI的贡献越来越受到重视，几乎60％的EMI问题可以通过高速PCB来控制解决。
规则一：高速信号走线屏蔽规则在高速的PCB设计中，时钟等关键的高速信号线，走需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都是会造成EMI的泄漏。
建议屏蔽线，每1000mil，打孔接地。
如上图所示。
规则二：高速信号的走线闭环规则由于PCB板的密度越来越高，很多PCB LAYOUT工程师在走线的过程中，很容易出现这种失误，如下图所示：时钟信号等高速信号网络，在多层的PCB走线的时候产生了闭环的结果，这样的闭环结果将产生环形天线，增加EMI 的辐射强度。
规则三：高速信号的走线开环规则规则二提到高速信号的闭环会造成EMI辐射，同样的开环同样会造成EMI辐射，如下图所示：时钟信号等高速信号网络，在多层的PCB走线的时候产生了开环的结果，这样的开环结果将产生线形天线，增加EMI 的辐射强度。
在设计中我们也要避免。
规则四：高速信号的特性阻抗连续规则高速信号，在层与层之间切换的时候必须保证特性阻抗的连续，否则会增加EMI的辐射，如下图：也就是：同层的布线的宽度必须连续，不同层的走线阻抗必须连续。
规则五：高速PCB设计的布线方向规则相邻两层间的走线必须遵循垂直走线的原则，否则会造成线间的串扰，增加EMI辐射，如下图：相邻的布线层遵循横平竖垂的布线方向，垂直的布线可以抑制线间的串扰。
规则六：高速PCB设计中的拓扑结构规则在高速PCB设计中有两个最为重要的内容，就是线路板特性阻抗的控制和多负载情况下的拓扑结构的设计。
在高速的情况下，可以说拓扑结构的是否合理直接决定，产品的成功还是失败。
如上图所示，就是我们经常用到的菊花链式拓扑结构。
这种拓扑结构一般用于几Mhz的情况下为益。
高速的拓扑结构我们建议使用后端的星形对称结构。
浅谈摩托车EMC测试
立的 瞬间 高值 忽略 不记 。 准峰 值检 波 器还 能以线性 方式对 不 同幅度 的信 号起 响应 。这 样 ， ） 准峰
５ ２Leabharlann 第 ３期 浅谈摩托车 Ｅ Ｍｃ测试
快， 而放 电足 够慢 。峰 值 的 大小只取 决 于信 号的 幅度 。也 正 因 为如 此 ， 测 量 的 时候 用峰 值 检 在
波扫描 ， 只要所有信号的峰值都处在限值的下方， Ｅ Ｔ Ｅ ｕ ｍ ｎ ｕ ｄｒ ｅ 受试设备 ） 则 ｕ （ ｑ ｉ ｅｔ ｎ ｅ Ｔ ｓ ｐ ｔ 是合
国家地位 比经 济发展 还要 高。在 我 国， 府对 环境 保 护也 越 来越 重视 。 如提 出 了 ２ ０ 政 ｏ ８北 京 奥
运会 为“ 色奥 运” 绿 的概 念 ， 可见政府对环 境保护 的决心 。
环境保 护在 摩托 车产品 测试 中 ， 也有 比较 集 中的体 现 。像 与环境 保 护 有 关 的排 放 、 声及 噪
值 既可 以反 映信 号 的幅度 ， 能反 映 出信号 的时 间分 布 。 也
３ 摩托车 Ｅ ＭＣ测试 方式及 测试方 法分 析 为 了保证居 住 环境 中人们使 用 广播 接收 机接 收频 率范 围在 ３ ＭＨ 一１０ ｚ的 电磁 波 不 ０ ｚ ０ ＯＭＨ
受 无 线 电骚 扰 ， 我 国 针 对 摩 托 车 产 品 的 无 线 电骚 扰 测 试 出 台 了相 应 的 强 制 性 检 验 标 准 在 ｃ １０３— ０６ 该标 准主要 规 定 了摩托 车无 线 电骚扰 的 测试 。 Ｂ ４２ ２ｏ ， 摩托 车无 线 电骚 扰主要 来 自 托 车运行 时 ， 摩 火花 塞点 火 时产 生的 电磁 干扰 。举 个 简单 的例
高速数字信号的信号完整性与电磁兼容性设计
摘要：在现代高速数字电路设计中，信号完整性和电磁兼容性是设计中非常重要的问题。
只有很好地控制串扰、地弹、振铃、阻抗匹配、退耦等电磁兼容因素，才能设计出成功的电路。
模拟电路原理在高速数字电路设计的分析和应用中发挥着很大的作用。
此处较详细地解释了高速数字电路设计中上述电磁兼容问题的产生原因以及解决方法，最后给出了一个实际设计的仿真实例来说明以上现象。
关键词：高速数字电路；信号完整性；电磁兼容性；EDA仿真引言：纵观电子行业的发展，1992年只有40％的电子系统工作在30 MHz以上，而且器件多使用DIP、PLCC等体积大、引脚少的封装形式；到1994年，已有50％的设计达到了50 MHz的频率，采用PGA、QFP、RGA等封装的器件越来越多；1996年之后，高速设计在整个电子设计领域所占的比例越来越大，100 MHz以上的系统已随处可见，采用CS(线焊芯片级BGA)、FG(线焊脚距密集化BGA)、FF(倒装芯片小间距BGA)、BF(倒装芯片BGA)、BG(标准BGA)等各种BGA封装的器件大量涌现，这些体积小、引脚数已达数百甚至上千的封装形式已越来越多地应用到各类高速、超高速电子系统中。
从IC芯片的发展及封装形式来看，芯片体积越来越小、引脚数越来越多；同时，由于近年来IC工艺的发展，使得其速度也越来越高。
这就带来了一个问题，即电子设计的体积减小导致电路的布局布线密度变大，而同时信号的频率还在提高，从而使得如何处理高速信号问题成为一个设计能否成功的关键因素。
随着电子系统中逻辑复杂度和时钟频率的迅速提高，信号边沿不断变陡，印刷电路板的线迹互连和板层特性对系统电气性能的影响也越发重要。
对于低频设计，线迹互连和板层的影响可以不考虑，但当频率超过50 MHz时，互连关系必须考虑，而在评定系统性能时还必须考虑印刷电路板板材的电参数。
因此，高速系统的设计必须面对互连延迟引起的时序问题以及串扰、传输线效应等信号完整性(Signal Integrity，SI)问题。
高速信号
高速信号:通常我们定义，一个信号边沿的上升时间如果小于等于4~6 倍的信号传输延时，则认为该信号是高速信号，对该信号的分析要引入传输线理论，而该信号的设计也要考虑信号完整性问题。
如对于一个10MHz 的信号，假设其边沿的上升时间为1ns，而常见的FR- 4 基材的PCB 的表层走线的传输速度为180ps/inch。
可以推算，如果该信号从源端到宿端的走线长度超过了28000mil，就必须作为高速信号对待了。
阻抗不匹配可能带来的问题阻抗不匹配可能引起很多信号质量问题，最常见的包括过冲、振荡、台阶、回沟等。
这些信号质量问题可能会给电路的可靠工作埋下隐患甚至导致系统完全失效。
（1）过冲过冲多是由于驱动太强或匹配不足而导致，过冲的幅度如果超过了芯片允许的最大输入电压，则会对芯片造成损伤，导致器件寿命大大降低。
（2）振荡振荡多是由于传输线上电感量太大或阻抗不匹配而引起多次反射造成的。
如果振荡的幅度太大同样会对器件寿命造成损伤，同时，振荡会使系统的EMC 性能劣化。
另外，如果振荡的幅度超过了信号的判决电平，则会造成错误判决。
（3）台阶产生台阶的可能原因是匹配电阻过大，台阶如果出现在阈值电平附近可能会导致错误判决。
（4）回沟产生回沟的原因可能是匹配电阻过大或串扰。
回沟也会导致错误判决，而且，如果时钟信号在阈值电平附近出现回沟，则可能导致时序电路两次触发。
阻抗匹配端接策略（1）使负载阻抗与传输线阻抗匹配，即并行端接；（2）使源阻抗与传输线阻抗匹配，即串行端接。
如果负载反射系数或源反射系数二者任一为零，反射将被消除.一般应采用并行端接,因其是在信号能量反射回源端之前在负载端消除反射,这样可以减少噪声、电磁干扰以及射频干扰。
但是串行端接比较简单，应用也很广泛。
并行端接并行端接主要是在尽量靠近负载端的位置加上拉或下拉阻抗以实现终端的阻抗匹配，根据不同的应用环境，并行端接又可分为以下几种类型：①简单的并行端接②戴维宁（Thevenin）并行端接③主动并行端接④并行AC 端接⑤二极管并行端接串行端接串行端接是通过在尽量靠近源端的位置串行插入一个电阻（典型阻值10Ω到75Ω）到传输线中来实现的。
高速时钟电路的EMC设计
高速时钟电路的EMC设计分类：C++ builder 笔记PCB 初学2010-05-29 12:57 375人阅读评论(0) 收藏举报EMI信号将会干扰电子设备（如收音机、电视、移动电话以及其他类似设备）的正常运行。
在PCB板上，电磁干扰会严重影响系统的正常工作。
在大多数数字系统中，电磁干扰的主要来源是时钟发生以及分发电路。
干扰是电磁波造成的，而电磁波是由于带电粒子在电场中移动产生的，只要存在电信号就一定会产生电磁波。
监管机构要求产生电磁干扰的电子设备必须符合特定的规章制度和要求。
其中一项要求是：在固定的频率范围内，在距离发射源一定距离处由发射源产生的干扰不能超过预定水平。
时钟又是如何影响其他设备的正常工作呢？很多同步设备使用的典型频率为33.3MHz，这个频率经常用作PCI总线、ASIC、FPGA以及处理器的时钟信号源。
与33.3MHz有关的是一系列谐波频率。
33.3MHz的3次谐波即为99.9MHz，因此一块工作频率为33MHz的电路板可能使调谐99.90MHz的收音机不能正常接收。
时钟电路在数字电路中占有重要地位，同时时钟电路也是产生电磁辐射的主要来源。
一个具有2ns上升沿的时钟信号辐射能量的带宽可达160MHz，其可能辐射带宽可达十倍频，即1.6GHz。
因此，设计好时钟电路是保证达到系统辐射指标的关键，时钟电路EMC设计的好坏直接影响整个系统的性能。
时钟电路中电磁干扰的产生时钟源可以通过两种方式产生电磁干扰。
同步时钟的重复特性以及没有正确端接的线路都会产生电磁干扰。
时钟的能量是通过天线辐射进入电磁场的。
这里指的天线包括各种形式：PCB线路、PCB返工线、未经充分屏蔽的元件、连接器、缆线（屏蔽或非屏蔽）以及未正确接地的设备等。
在高速数字系统中，固定频率的时钟是主要的电磁干扰源。
这是因为，这些时钟总是在一个固定的频率下工作，这将使能量增加到更高的级别。
而非重复性信号或是异步信号不会产生如此多的电磁干扰。
高速信号常见问题分析(二)
高速信号常见问题分析（二）--------高速信号线跨沟对眼图抖动的影响分析胡为东美国力科公司上海代表处【摘要】本文简单介绍了高速信号跨沟及回流的概念，并结合实际测试分析高速信号线发生跨沟现象时，高速信号的眼图、抖动以及频谱能量等有何变化。
【关键词】高速信号跨沟力科示波器眼图抖动一、高速信号跨沟及信号回流的基本概念下图1所示为一个信号流向及其回流示意图。
基于基尔霍夫定律，电流是闭环的，也就是说任意一个电路的节点只要有电流流出就一定会有电流流入，返回到节点（通常是驱动器）的电流通常就叫返回电流。
，且高频电流总是沿着最小的环路面积移动，高频返回电流通常是沿着阻抗最小的路径返回。
对于一个同轴电缆，其芯线为电流流动路径，而外壳的地就是返回电流的流动路径，所谓信号跨沟也就是返回电流的路径被断开或者是有部分沟槽；对于一个PCB板上的高速传输线来说，其电流流动路径为PCB板上的传输线，电流返回路径通常为与传输线相邻的地平面或者电源平面层（也称为传输线的参考平面），当与传输线相邻的参考平面层有沟槽等不完整现象时，返回电流的路径就可能被破坏，这时候也称高速信号跨沟。
如图1所示，当返回电流路径被断开或者被沟槽阻隔时通常称为高速信号跨沟。
图1 信号流向及回流路径示意图当高速信号发生跨沟现象时，整个电流的环路面积将增加，通常系统的EMC辐射也将增加。
同时传输线的特征阻抗也将发生变化（如下图2所示为信号线阻抗变化曲线），信号遇到传输线特征阻抗突变点时将发生发射、振铃等信号完整性问题。
图2 Lecroy WE100H-TDR测得的PCB传输线阻抗变化示意图那么高速信号跨沟对信号的眼图、抖动、上升时间等影响是否很大呢？下面我们使用Lecroy的最新款示波器WP760 ZI 来实测下一个3.125Gb/s的XAUI信号跨越分割平面后的眼图、抖动、频谱等参数变化情况以及一个快沿信号（Lecroy的WP760 ZI自带有一个SMA输出接口可以发出一个上升时间为70ps左右（20%-80%），见下图3），可以很方便的用作快沿调试信号。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
PCB中的电磁兼容
1. 层数的选择
实际应用时，应该根据单板的电源、地的种类、 信号线的密集程度、信号频率、特殊布线要求的信号 数量、周边要素、成本价格等方面的综合因素来确定 单板的层数。尽量满足EMC的严格指标并且考虑制 造成本，适当增加地平面是PCB的EMC设计最好的 方法之一。
PCB中的电磁兼容
电磁兼容中的接地技术
接地方式
接地没有一个很系统的理论或模型，人们在考虑接地时 只能依靠过去的经验或从书上看到的经验。接地的方法很多， 具体使用哪一种方法取决于系统的结构和功能。接地的方式 可以分为三种：单点接地、多点接地和混合接地。
图8.1 接地方式示意图
电磁兼容中的接地技术
1. 单点接地
单点接地连接是指在产品的设计中，接地线路与单独一 个参考点相连，该点常常以地球为参考。
➢ 共模干扰电流
共模干扰电流是在火线、零线与大地(或其他参考物体)之间 流动的干扰电流，它在导线与地(机壳)之间传输，属于非对称性 干扰。
电磁兼容中的滤波技术
2. 滤波器的分类
滤波器是由电阻、电容、电感、铁氧体磁珠和共模 线圈等器件构成的频率选择性网络。根据要滤除的干扰 信号的频率与工作频率的相对关系，干扰滤波器可以分 为：
定义式：
ZW E H
电磁兼容中的屏蔽技术
屏蔽的分类
屏蔽按其机理可分为： ➢ 静电屏蔽 ➢ 电场屏蔽 ➢ 磁场屏蔽 ➢ 电磁屏蔽
电磁兼容中的屏蔽技术
电磁屏蔽的设计
1. 屏蔽技术
常用的屏蔽技术有多层屏蔽和薄膜屏蔽。
2. 屏蔽材料
电磁波在穿过屏蔽材料时会由于能量的损耗而产生衰减。这种损 耗可以分为反射损耗和吸收损耗两部分。
靠地连接，并要增加接地极和土壤之间的接触面积与紧密度。 ➢ 降低地电阻，为此要增加接地极的表面积和增加土壤的导电率
(如在土壤中注入盐水)。
电磁兼容中的接地技术
地线的设计
地线的设计要注意以下几点：
➢ 正确选择单点接地与多点接地。 ➢ 接地线应尽量加粗，地线宽度应是信号、控制线的1～3倍。 ➢ 接地线构成闭环路。 ➢ CMOS运放电路的输入阻抗很高，且易受感应，在使用时对不用
滤波器名称 无磁珠三端电容器
典型特点及应用 无两端电容器的剩余电感，可除去VHF噪声，适合抑制高阻抗电路中的噪声
磁珠电感器
能有效除去VHF、UHF噪声，可抽头自动插入，适合低阻抗接地等电路，除噪效果最佳
加磁珠的三端电容器
三端电容器加磁珠电感元件的T型EMI器件，能有效除去VHF中的噪声，适用于低阻抗 电路
下面列出的3个表给出了多层PCB板中应用较多的四层 板、六层板和八层板的几种布局方案。表中，S为信号线层， G为地线层，P为电源线层。
表8.2 四层板的几种布局方案
PCB中的电磁兼容
表8.3 六层板的几种布局方案
表8.4 八层板的几种布局方案
PCB中的电磁兼容
3. 元器件的布局
在PCB布线之前首先要把元器件布在电路板上，元器件的布局在 很大程度上决定了信号走线。通常情况下，不同电压的器件要分开， 按照功能来说，电路板上的处理部分、控制部分、接口部分、电源部 分、模拟部分、数字部分、低频部分、高频部分等要分得很清楚，各 自之间不要产生干扰。
1. EMI滤波器的构造原理
EMI滤波器必须是双向射频滤波器：一方面要滤除从交流电 源线上引入的外部电磁干扰，另一方面还能避免本身设备向外 部发出噪声干扰。其基本电路如下：
图8.5 EMI滤波器的基本电路
电磁兼容中的滤波技术
2. 几种有代表性的EMI滤波器
表8.1 有代表性的几种EMI滤波器及其特点
低通滤波器 高通滤波器 带通滤波器 带阻滤波器
电磁兼容中的滤波技术
3. 滤波器的选择
选择滤波器，一般需要考虑以下因素：
要求电磁干扰滤波器在相应的工作频段范围内，能满足负载要求 的衰减特性。
要满足负载电路工作频率和需抑制频率的要求。 在所要求的频率上，滤波器的阻抗必须与它连接的干扰源阻抗和
图8.8 元器件布局示意图
端要接地或接正电源。 ➢ 在多层板中，专门设置一层地线面。 ➢ 根据不同的电源电压，数字电路和模拟电路要分别设置地线。 ➢ 对于数字电路，在双面板中设置地线网格。 ➢ 模拟电路比较敏感，为了防止串扰，应采用单点接地。 ➢ 同时具有模拟和数字功能的电路板，模拟地和数字地的电源铜箔
通常是分离的，两种铜箔只在电源处连接。
2. 层的布局
PCB的层排列也是有原则的，合理排列各层对PCB的 抗干扰能力十分有益。PCB设计中层排列的一些基本原 则如下：
将电源平面与地平面相邻 参考面的选择,应优选电源平面、地平面做参考平面 相邻层的关键信号不跨分割区 元件平面下面有相对完整的地平面 高频、高速、时钟等关键信号有一相邻地平面 在高速电路设计中，避免电源平面层向自由空间辐射能量
模拟电路与数字电路的接地
➢ 模拟电路的接地 ➢ 数字电路的接地 ➢ 数模混合电路的接地
电磁兼容中的接地技术
接地电阻
接地电阻通常越小越好，一般要求接地电阻小于4 Ω；对 于移动设备，接地电阻可小于10 Ω。接地电阻由接地线电阻、 接触电阻和地电阻组成。
降低接地电阻的方法有以下三种： ➢ 降低接地线电阻，为此要选用总截面大和长度短的多股细导线。 ➢ 降低接触电阻，为此要将接地线与接地螺栓、接地极紧密又牢
高速电路信号完整性分析与设计
电子工业出版社教材 配套电子教案
第八章 高速信号的EMC分析
电磁兼容中的接地技术 电磁兼容中的屏蔽技术 电磁兼容中的滤波技术 PCB中的电磁兼容
电磁兼容中的接地技术
接地是电路或系统正常工作的基本技术要求之一，也是EMC 性能高低之关键因素。合理地应用接地技术，可以抑制电磁噪声， 提高系统的抗干扰能力。并且良好的接地对电磁场有很好的屏蔽 作用，能释放设备机壳上积累的大量的电荷，从而避免产生静电 放电效应。
PCB中的电磁兼容
➢ 3W 原则
当两条印制线的间距比较小时，两线之间会发生电磁串扰，为 避免发生这种干扰，应保持任何线条间距不小于3倍的印制线条宽度， 即不小于3W，W为印制线路的宽度，当线中心距不少于3倍线宽时， 则可保持70%的电场不互相干扰，称为3W规则。
图8.7 3W规则示意图
PCB中的电磁兼容
信号线路EMI滤波器
由于有陡直的衰减特性，特别适合有效信号频率与噪声频率接近的场合，宜用于RGB 信号线路和数字电子设备等高速数字信号线路
电磁兼容中的滤波技术
3. EMI滤波器的使用方法
➢ 电容引线的作用 ➢ 温度的影响 ➢ 电压的影响 ➢ 穿心电容的使用
4. 两种常用的EMI滤波器
➢ 电源滤波器 ➢ 馈通型滤波器
屏蔽效能和波阻抗是屏蔽和电磁兼容中的两个重要 概念。
电磁兼容中的屏蔽技术
➢ 屏蔽效能
屏蔽效能(SE)是指没有屏蔽时空间某个位置的场强与有屏蔽 时该位置的场强的比值，它表征了屏蔽体对电磁波的衰减程度。
定义式： SE 20lg(E1 E2 ) dB
➢ 波阻抗
电磁波中的电场分量与磁场分量的比值称为波阻抗。
接地的种类
根据接地的作用不同，可以将设备的“地”分成以下三大类： 工作地、安全地和出于电磁兼容需要接地。
电磁兼容中的接地技术
1. 工作地
工作地是为了使电路能够正常工作而提供的一个基准电位。 该基准电位可以设为电路系统中的某一点、某一段或某一块等。 当该基准电位不与大地连接时，视为相对的零电位。
PCB中的电磁兼容
在多层PCB布局中，有两条原则用来确定印制线条间距 和边距： ➢ 20H原则
为减小印制板向空间辐射电磁能量这个效应，在地线层的边缘， 包括不同性质的地线层(例如数字地与模拟地)的分界处，地线层要比 电源层、信号层外延出至少20H，这里H表示地线层与信号层或电源 层之间的距离。
图8.6 20H规则示意图
PCB中的电磁兼容
PCB设计的开始阶段就是层的设置，层的设置不 合理可能产生诸多的噪声而形成电磁干扰和自身的 EMC问题，所以合理的层布局对电磁兼容性而言是 十分重要的。层的选择、层的相对位置以及电源、地 平面的分割、PCB的布线、信号质量、接口电路的处 理等都对PCB的EMC指标起着至关重要的作用，也 直接影响到整台电子产品的电磁兼容性。
2. 安全地
安全地即将机壳接大地。一是防止机壳上积累电荷，产生静 电放电而危及设备和人身安全；二是当设备的绝缘损坏而使机壳 带电时，促使电源的保护动作而切断电源，以便保护工作人员的 安全。
3. 出于电磁兼容需要接地
除了设备工作和安全保护之外，有时设计人员对设备还需要 采取一些措施，比如屏蔽、滤波等，这些也是需要接地的。因此 还用到诸如屏蔽接地、滤波接地、噪声和干扰抑制、静电接地等 接地方法。
➢ 为了获得更好的屏蔽效能，可采用双层屏蔽或多层屏蔽。
➢ 多块材料组成屏蔽体时，为了保持磁连续性可采用机械法和焊接法。
电磁兼容中的滤波技术
滤波器
1. 线上干扰的类型 线上的干扰电流按其流动路径可以分为如下两类：
➢ 差模干扰电流
差模干扰电流是在火线和零线之间流动的干扰电流，它在 两导线之间传输，属于对称性干扰。
电磁兼容中的屏蔽技术
屏蔽就是对两个空间区域之间进行金属的隔离，以控 制电场、磁场和电磁波由一个区域对另一个区域的感应 和辐射。具体讲，就是用蔽体将元部件、电路、组合件、 电缆或整个系统的干扰源包围起来，防止干扰电磁场向 外扩散；用屏蔽体将接收电路、设备或系统包围起来， 防止它们受到外界电磁场的影响。屏蔽作为电磁兼容控 制的重要手段，可以有效地抑制电磁屏蔽体的材料，而且取决于屏 蔽体的结构。电屏蔽体的形状最好设计为盒形或是全封闭的，但现实 中一个完全封闭的屏蔽体是没有任何价值的，机箱或壳体上常开有很 多显示窗、通风口、不同部分结合的缝隙等。可以根据需要适当地进 行结构设计，来进一步减小分布电容。