计算机组成原理第五章单元测试(含答案)
第五章指令系统测试
1、以下四种类型指令中，执行时间最长的是（）(单选)
A、RR型指令
B、RS型指令
C、SS型指令
D、程序控制类指令
2、程序控制类指令的功能是（）（单选）
A、进行算术运算和逻辑运算
B、进行主存与CPU之间的数据传送
C、进行CPU和I/O设备之间的数据传送
D、改变程序执行的顺序
3、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用的寻址方式是( ）（单选）
A、立即数寻址
B、寄存器寻址
C、隐含寻址
D、直接寻址
4、下列属于指令系统中采用不同寻址方式的目的主要是（）（单选）
A、为了实现软件的兼容和移植
B、缩短指令长度，扩大寻址空间，提高编程灵活性
C、为程序设计者提供更多、更灵活、更强大的指令
D、丰富指令功能并降低指令译码难度
5、寄存器间接寻址方式中，操作数存放在（）中（单选）
A、通用寄存器
B、主存
C、数据缓冲寄存器MDR
D、指令寄存器
6、指令采用跳跃寻址方式的主要作用是（) (单选)
A、访问更大主存空间
B、实现程序的有条件、无条件转移
C、实现程序浮动
D、实现程序调用
7、下列寻址方式中，有利于缩短指令地址码长度的是（）（单选）
A、寄存器寻址
B、隐含寻址
C、直接寻址
D、间接寻址
8、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数的有效地址为( ) (单选)
A、1200H
B、12FCH
C、3888H
D、88F9H
9、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数为( ) (单选)
A、1200H
B、12FCH
C、3888H
D、88F9H
10、某计算机按字节编址，采用大端方式存储信息。其中，某指令的一个操作数的机器数为ABCD 00FFH，该操作数采用基址寻址方式，指令中形式地址（用补码表示）为FF00H，当前基址寄存器的内容为C000 0000H，则该操作数的LSB(即该操作数的最低位FFH)存放的地址是( ) (单选)
A、C000 FF00H
B、C000 FF03H
C、BFFF FF00H
D、BFFF FF03H
11、假定指令地址码给出的是操作数所在的寄存器的编号，则该操作数采用的寻址方式是( )(单选)
A、直接寻址
B、间接寻址
C、寄存器寻址
D、寄存器间接寻址
12、相对寻址方式中，操作数有效地址通过( )与指令地址字段给出的偏移量相加得到(单选)
A、基址寄存器的值
B、变址寄存器的值
C、程序计数器的值
D、段寄存器的值
13、下列关于二地址指令的叙述中，正确的是( ) (单选)
A、运算结果通常存放在其中一个地址码所指向的位置
B、地址码字段一定是操作数
C、地址码字段一定是存放操作数的寄存器编号
D、地址码字段一定是操作数的直接地址
14、下列选项中不会直接成为影响指令长度的是( )(单选)
A、通用寄存器的位数
B、指令中地址码字段的个数
C、指令中操作码字段的长度
D、指令中地址码字段的长度
15、下列寻址方式中,最适合处理数组访问的是( ) (单选)
A、堆栈寻址
B、变址寻址
C、相对寻址
D、基址寻址
16、假定指令地址码给出的是寄存器的编号，则该操作数采用的寻址方式可能是( )(多选)
A、变址寻址
B、寄存器寻址
C、相对寻址
D、寄存器间接寻址
17、关于一地址指令操作数的下列描述中，错误的是( ) (多选)
A、只能对该唯一地址码指定的操作数进行运算
B、一定有两个操作数，另一个是隐含的
C、可能对一个操作数，也可能对两个操作数进行运算
D、若有两个操作数，另一个操作数采用间接寻址
18、设计指令格式时应该考虑的因素包括( ) (多选)
A、直接寻址要求访问的主存地址空间
B、要求支持的地址字段数量
C、要求支持的指令数量和操作码设计方法
D、可供程序设计使用的通用寄存器数量
19、下列寻址方式中，需要先通过计算获得有效地址，然后再访问主存的寻址方式是（）（多选）
A、间接寻址
B、基址寻址
C、相对选址
D、变址寻址
20、以下属于立即寻址特点的是（) (多选)
A、操作数的大小受地址字段位数的限制
B、指令中的形式地址就是操作数的真实地址
C、取指令的同时也从内存中取回操作数
D、该类型指令在执行阶段不需要访问内存
参考答案如下：
21、某计算机为定长指令字结构，采用扩展操作码编码方式，指令长度为16位，每个地址码占4位，若已设计三地址指令15条，二地址指令8条，一地址指令127条，则剩下的零地址指令最多有( )条. (只需要填阿拉伯数字)
22、在变址寻址方式中，若变址寄存器的内容是4E3CH，指令中给出的偏移量为63H,则数据的有效地址为（）H (只需要填阿拉伯数字和大写字母,共需4位)
23、某计算机采用双字节长指令,指令中形式地址字段8位，指令中的数据采用补码表示,且PC的值在取指阶段完成修改。某采用相对寻址的指令的当前地址和转移后的目标地址分别为为2008和2001（均为10进制数）,则该指令的形式地址字段的值为( )H (只需要填阿拉伯数字和大写字母,共需2位)
24、MIPS 32 指令集中J 型指令执行完成后，程序计数器PC最低两位二进制数的值为（) (只需要填写两位二进制数，两位数字间不能有空格)
21.16
22.4E9F
23.F7
24.00
计算机组成原理第五版 白中英(详细)第5章习题参考答案
第5章习题参考答案 1．请在括号内填入适当答案。在CPU中： (1)保存当前正在执行的指令的寄存器是（IR ）； (2)保存当前正在执行的指令地址的寄存器是（AR ） (3)算术逻辑运算结果通常放在（DR ）和（通用寄存器）。 2．参见图5.15的数据通路。画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。标出各微操作信号序列。 解： STO R1, (R2)的指令流程图及微操作信号序列如下：
STO R1, (R2) R/W=R DR O, G, IR i R2O, G, AR i R1O, G, DR i R/W=W 3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。 解： LAD R3, (R0)的指令流程图及为操作信号序列如下：
PC O , G, AR i R/W=R DR O , G, IR i R 3O , G, AR i DR O , G, R 0i R/W=R LAD (R3), R0 4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。 解：
5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。 解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令 211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：
计算机组成原理第五版 白中英(详细)第4章习题参考答案
第4章习题参考答案 1．ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？ 答：不合理。指令最好半字长或单字长，设16位比较合适。一个字符的ASCII 是7位，如果设计主存单元字长为32位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，要多花些时间而已，不过，一条指令至少占一个单元，但只占一个单元的12位，而另20位就浪费了，这样看来就不合理，因为通常单字长指令很多，浪费也就很大了。 2．假设某计算机指令长度为32位，具有双操作数、单操作数、无操作数三类指令形式，指令系统共有70条指令，请设计满足要求的指令格式。 答：字长32位，指令系统共有70条指令，所以其操作码至少需要7位。 双操作数指令 单操作数指令 无操作数指令 3．指令格式结构如下所示，试分析指令格式及寻址方式特点。 答：该指令格式及寻址方式特点如下： (1) 单字长二地址指令。 (2) 操作码字段OP可以指定26=64种操作。 (3) 源和目标都是通用寄存器（可分指向16个寄存器）所以是RR型指令，即两个操作数均在寄存器中。 (4) 这种指令结构常用于RR之间的数据传送及算术逻辑运算类指令。 4．指令格式结构如下所示，试分析指令格式及寻址方式特点。 15 10 9 8 7 4 3 0 答：该指令格式及寻址方式特点如下： (1)双字长二地址指令，用于访问存储器。 (2)操作码字段OP可以指定26=64种操作。 (3)RS型指令，一个操作数在通用寄存器（选择16个之一），另一个操作数 在主存中。有效地址可通过变址寻址求得，即有效地址等于变址寄存器（选择16个之一）内容加上位移量。
计算机组成原理实验
计算机组成原理 一、8 位算术逻辑运算 8 位算术逻辑运算实验目的 1、掌握简单运算器的数据传送通路组成原理。 2、验证算术逻辑运算功能发生器74LS181的组合功能。 8 位算术逻辑运算实验内容 1、实验原理 实验中所用的运算器数据通路如图3－1所示。其中运算器由两片74LS181以并/串形成8位字长的ALU构成。运算器的输出经过一个三态门74LS245(U33)到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0～D7插座BUS1～6中的任一个相连，内部数据总线通过LZD0～LZD7显示灯显示；运算器的两个数据输入端分别由二个锁存器74LS273（U29、U30）锁存，两个锁存器的输入并联后连至插座ALUBUS，实验时通过8芯排线连至外部数据总线EXD0～D7插座EXJ1～EXJ3中的任一个；参与运算的数据来自于8位数据开并KD0～KD7，并经过一三态门74LS245（U51）直接连至外部数据总线EXD0～EXD7，通过数据开关输入的数据由LD0～LD7显示。 图中算术逻辑运算功能发生器74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M并行相连后连至SJ2插座，实验时通过6芯排线连至6位功能开关插座UJ2，以手动方式用二进制开关S3、S2、S1、S0、CN、M来模拟74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M；其它电平控制信号LDDR1、LDDR2、ALUB`、SWB`以手动方式用二进制开关LDDR1、LDDR2、ALUB、SWB来模拟，这几个信号有自动和手动两种方式产生，通过跳线器切换，其中ALUB`、SWB`为低电平有效，LDDR1、LDDR2为高电平有效。 另有信号T4为脉冲信号，在手动方式下进行实验时，只需将跳线器J23上T4与手动脉冲发生开关的输出端SD相连，按动手动脉冲开关，即可获得实验所需的单脉冲。 2、实验接线 本实验用到4个主要模块：⑴低8位运算器模块，⑵数据输入并显示模块，⑶数据总线显示模块，⑷功能开关模块（借用微地址输入模块）。
计算机组成原理第五章单元测试(含答案)
第五章指令系统测试 1、以下四种类型指令中，执行时间最长的是（）(单选) A、RR型指令 B、RS型指令 C、SS型指令 D、程序控制类指令 2、程序控制类指令的功能是（）（单选） A、进行算术运算和逻辑运算 B、进行主存与CPU之间的数据传送 C、进行CPU和I/O设备之间的数据传送 D、改变程序执行的顺序 3、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用的寻址方式是( ）（单选） A、立即数寻址 B、寄存器寻址 C、隐含寻址 D、直接寻址 4、下列属于指令系统中采用不同寻址方式的目的主要是（）（单选） A、为了实现软件的兼容和移植 B、缩短指令长度，扩大寻址空间，提高编程灵活性 C、为程序设计者提供更多、更灵活、更强大的指令 D、丰富指令功能并降低指令译码难度 5、寄存器间接寻址方式中，操作数存放在（）中（单选） A、通用寄存器 B、主存 C、数据缓冲寄存器MDR D、指令寄存器 6、指令采用跳跃寻址方式的主要作用是（) (单选) A、访问更大主存空间 B、实现程序的有条件、无条件转移 C、实现程序浮动 D、实现程序调用 7、下列寻址方式中，有利于缩短指令地址码长度的是（）（单选） A、寄存器寻址 B、隐含寻址 C、直接寻址
D、间接寻址 8、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数的有效地址为( ) (单选) A、1200H B、12FCH C、3888H D、88F9H 9、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数为( ) (单选) A、1200H B、12FCH C、3888H D、88F9H 10、某计算机按字节编址，采用大端方式存储信息。其中，某指令的一个操作数的机器数为ABCD 00FFH，该操作数采用基址寻址方式，指令中形式地址（用补码表示）为FF00H，当前基址寄存器的内容为C000 0000H，则该操作数的LSB(即该操作数的最低位FFH)存放的地址是( ) (单选) A、C000 FF00H B、C000 FF03H C、BFFF FF00H D、BFFF FF03H 11、假定指令地址码给出的是操作数所在的寄存器的编号，则该操作数采用的寻址方式是( )(单选) A、直接寻址 B、间接寻址 C、寄存器寻址 D、寄存器间接寻址 12、相对寻址方式中，操作数有效地址通过( )与指令地址字段给出的偏移量相加得到(单选) A、基址寄存器的值 B、变址寄存器的值 C、程序计数器的值 D、段寄存器的值 13、下列关于二地址指令的叙述中，正确的是( ) (单选) A、运算结果通常存放在其中一个地址码所指向的位置 B、地址码字段一定是操作数 C、地址码字段一定是存放操作数的寄存器编号
计算机组成原理课后复习资料白中英主编第五版立体化教材
计算机组成原理第五版习题答案计算机组成原理第五版习题答案 第一章 (1) 第二章 (3) 第三章 (14) 第四章 (19) 第五章 (21) 第六章 (27) 第七章 (31) 第八章 (34) 第九章 (36)
1
计算机组成原理第五版习题答案第一章 1．模拟计算机的特点是数值由连续量来表示，运算过程也是连续的。数字计算机的主要特点是按位运算，并且不连续地跳动计算。模拟计算机用电压表示数据，采用电压组合和测量值的计算方式，盘上连线的控制方式，而数字计算机用数字0 和 1 表示数据，采用数字计数的计算方式，程序控制的控制方式。数字计算机与模拟计算机相比，精度高，数据存储量大，逻辑判断能力强。 2．数字计算机可分为专用计算机和通用计算机，是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。 3．科学计算、自动控制、测量和测试、信息处理、教育和卫生、家用电器、人工智能。4．主要设计思想是：采用存储程序的方式，编制好的程序和数据存放在同一存储器中，计算机可以在无人干预的情况下自动完成逐条取出指令和执行指令的任务；在机器内部，指令和数据均以二进制码表示,指令在存储器中按执行顺序存放。主要组成部分有：:运算器、逻辑器、存储器、输入设备和输出设备。 5．存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字。6．计算机硬件可直接执行的每一个基本的算术运算或逻辑运算操作称为一条指令，而解算某一问题的一串指令序列，称为程序。 7．取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是数据流。 8．半导体存储器称为内存，存储容量更大的磁盘存储器和光盘存储器称为外存，内存和外存共同用来保存二进制数据。运算器和控制器合在一起称为中央处理器，简称CPU，它用来控制计算机及进行算术逻辑运算。适配器是外围设备与主机联系的桥梁，它的作用相当于一个转换器，使主机和外围设备并行协调地工作。 9．计算机的系统软件包括系统程序和应用程序。系统程序用来简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能用用途；应用程序是用户利用计算机来解决某些问题而编制的程序。 10．在早期的计算机中，人们是直接用机器语言来编写程序的，这种程序称为手编程序或目的程序；后来，为了编写程序方便和提高使用效率，人们使用汇编语言来编写程序，称为汇编程序；为了进一步实现程序自动化和便于程序交流，使不熟悉具体计算机的人也能很方便地使用计算机，人们又创造了算法语言，用算法语言编写的程序称为源程序，源程序通过编译系统产生编译程序，也可通过解释系统进行解释执行；随着计算机技术的日益发展，人们又创造出操作系统；随着计算机在信息处理、情报检索及各种管理系统中应用的发展，要求大量处理某些数据，建立和检索大量的表格，于是产生了数据库管理系统。 11．第一级是微程序设计级，这是一个实在的硬件级，它由机器硬件直接执行微指令； 第二级是一般机器级，也称为机器语言级，它由程序解释机器指令系统；第三级是操作系统级，它由操作系统实现；第四级是汇编语言级，它给程序人员提供一种符号形式语言，以减少程序编写的复杂性；第五级是高级语言级，它是面向用户的，为方便用户编写应用程序而设置的。用一系列的级来组成计算机的接口对于掌握计算机是如何组成的提供了一种好的结构和体制，而且用这种分级的观点来设计计算机对保证产生一个良好的系统结构也是很有帮助的。
计算机组成原理 实验4
实验四模型机设计 1 实验目的 (1) 掌握一个简单CPU的组成原理。 (2) 在掌握部件单元电路的基础上，进一步将其构造一台基本模型计算机。 (3) 为其定义五条机器指令，编写相应的微程序，并上机调试掌握整机概念。 2 实验设备 PC机一台，TD-CMA实验系统一套。 3 实验原理 本实验要实现一个简单的CPU，并且在此CPU的基础上，继续构建一个简单的模型计算机。CPU由运算器（ALU）、微程序控制器（MC）、通用寄存器（R0），指令寄存器（IR）、程序计数器（PC）和地址寄存器（AR）组成,如图4-1所示。这个CPU在写入相应的微指令后，就具备了执行机器指令的功能，但是机器指令一般存放在主存当中，CPU必须和主存挂接后，才有实际的意义，所以还需要在该CPU的基础上增加一个主存和基本的输入输出部件，以构成一个简单的模型计算机。 图4-1 基本CPU构成原理图 除了程序计数器（PC），其余部件在前面的实验中都已用到，在此不再讨论。系统的程序计数器（PC）和地址寄存器（AR）集成在一片CPLD芯片中。CLR连接至CON单元的总清端CLR，按下CLR按钮，将使PC清零，LDPC和T3相与后作为计数器的计数时钟，当LOAD为低时，计数时钟到来后将CPU内总线上的数据打入PC。
T3 CLR 图4-2 程序计数器(PC)原理图 本模型机和前面微程序控制器实验相比，新增加一条跳转指令JMP，共有五条指令：IN（输入）、ADD（二进制加法）、OUT（输出）、JMP（无条件转移），HLT（停机），其指令格式如下（高４位为操作码）： 助记符机器指令码说明 IN0010 0000IN R0 ADD0000 0000R0 + R0 R0 OUT0011 0000R0 OUT JMP addr1110 0000 ********addr PC HLT0101 0000停机 其中JMP为双字节指令，其余均为单字节指令，********为addr对应的二进制地址码。微程序控制器实验的指令是通过手动给出的，现在要求CPU自动从存储器读取指令并执行。根据以上要求，设计数据通路图，如图4-3所示。 本实验在前一个实验的基础上增加了三个部件，一是PC（程序计数器），另一个是AR（地址寄存器），还有就是MEM（主存）。因而在微指令中应增加相应的控制位，其微指令格式如表4-1所示。
计算机组成原理实验
实验一基础汇编语言程序设计 一、实验目的： 1、学习和了解TEC-XP16教学实验系统监控命令的用法。 2、学习和了解TEC-XP16教学实验系统的指令系统。 3、学习简单的TEC-XP16教学实验系统汇编程序设计。 二、预习要求： 1、学习TEC-XP16机监控命令的用法。 2、学习TEC-XP16机的指令系统、汇编程序设计及监控程序中子程序调用。 3、学习TEC-XP16机的使用，包括开关、指示灯、按键等。 4、了解实验内容、实验步骤和要求。 三、实验步骤： 在教学计算机硬件系统上建立与调试汇编程序有几种操作办法。 第一种办法，是使用监控程序的A命令，逐行输入并直接汇编单条的汇编语句，之后使用G命令运行这个程序。缺点是不支持汇编伪指令，修改已有程序源代码相对麻烦一些，适用于建立与运行短小的汇编程序。 第二种办法，是使用增强型的监控程序中的W命令建立完整的汇编程序，然后用M命令对建立起来的汇编程序执行汇编操作，接下来用G命令运行这个程序。适用于比较短小的程序。此时可以支持汇编伪指令，修改已经在内存中的汇编程序源代码的操作更方便一些。 第三种办法，是使用交叉汇编程序ASEC，首先在PC机上，用PC机的编辑程序建立完整的汇编程序，然后用ASEC对建立起来的汇编程序执行汇编操作，接下来把汇编操作产生的二进制的机器指令代码文件内容传送到教学机的内存中，就可以运行这个程序了。适用于规模任意大小的程序。
在这里我们只采用第一种方法。 在TEC-XP16机终端上调试汇编程序要经过以下几步： 1、使教学计算机处于正常运行状态（具体步骤见附录联机通讯指南）。 2、使用监控命令输入程序并调试。 ⑴用监控命令A输入汇编程序 >A 或>A 主存地址 如：在命令行提示符状态下输入： A 2000↙；表示该程序从2000H（内存RAM区的起始地址）地址开始 屏幕将显示： 2000： 输入如下形式的程序： 2000: MVRD R0，AAAA ；MVRD 与R0 之间有且只有一个空格，其他指令相同 2002: MVRD R1，5555 2004: ADD R0，R1 2005: AND R0，R1 2006: RET ；程序的最后一个语句，必须为RET 指令 2007:（直接敲回车键，结束A 命令输入程序的操作过程） 若输入有误，系统会给出提示并显示出错地址，用户只需在该地址重新输入正确的指令即可。 ⑵用监控命令U调出输入过的程序并显示在屏幕上 >U 或>U 主存地址
计算机组成原理实验七
图16 启停单元布局图 序电路由1片74LS157、2片74LS00、4个LED PLS2、PLS3、PLS4）组成。当LED发光时 图17
图17 时序单元布局图 （二）启停、脉冲单元的原理 1．启停原理：（如图18） 启停电路由1片7474组成，当按下RUN按钮，信号输出RUN=1、STOP=0，表示当前实验机为运行状态。当按下STOP 按钮，信号RUN=0、STOP=1，表示当前实验机为停止状态。当 系统处于停机状态时，微地址、进位寄存器都被清零，并且可 通过监控单元来读写内存和微程序。在停止状态下，当HALT 时有一个高电平，同时HCK有一个上升沿，此时高电平被打入 寄存器中，信号输出RUN=1、STOP=0，使实验机处于运行状态。
图18 启停单元原理图 2．时序电路： 时序电路由监控单元来控制时序输出（PLS1、PLS2、PLS3、PLS4）。实验所用的时序电路（如图19）可产生4个等间隔的时序信号PLS1、PLS2、PLS3、PLS4。为了便于监控程序流程，由监控单元输出PO信号和SIGN脉冲来实现STEP（微单步）、GO （全速）和HALT（暂停）。当实验机处于运行状态，并且是微单步执行，PLS1、PLS2、PLS3、PLS4分别发出一个脉冲，全速执行时PLS1、PLS2、PLS3、PLS4脉冲将周而复始的发送出去。在时序单元中也提供了4个按钮，实验者可手动给出4个独立的脉冲，以便实验者单拍调试模型机。
图19 时序电路图 实验步骤 1．交替按下“运行”和“暂停”，观察运行灯的变化（运行：RUN 亮；暂停：RUN灭）。 2．把HALT信号接入二进制拨动开关，HCK接入脉冲单元的PLS1。按下表接线 接入开关位号 信号定 义 HCK PLS1孔 HALT H13孔 3．按启停单元中的停止按钮，置实验机为停机状态，HALT=1。 4．按脉冲单元中的PLS1脉冲按键，在HCK上产生一个上升
计算机组成原理实验完整版
河南农业大学 计算机组成原理实验报告 题目简单机模型实验 学院信息与管理科学学院 专业班级计算机科学与技术2010级1班 学生姓名张子坡（1010101029） 指导教师郭玉峰 撰写日期：二○一二年六月五日
一、实验目的： 1.在掌握各部件的功能基础上，组成一个简单的计算机系统模型机； 2．了解微程序控制器是如何控制模型机运行的，掌握整机动态工作过程； 3定义五条机器指令，编写相应微程序并具体上机调试。 二、实验要求： 1.复习计算机组成的基本原理； 2.预习本实验的相关知识和内容 三、实验设备： EL-JY-II型计算机组成原理试验系统一套，排线若干。 四、模型机结构及工作原理： 模型机结构框图见实验书56页图6-1. 输出设备由底板上上的四个LED数码管及其译码、驱动电路构成，当D-G和W/R均为低电平时将数据结构的数据送入数据管显示注：本系统的数据总线为16位，指令、地址和程序计数器均为8位。当数据总线上的数据打入指令寄存器、地址寄存器和程序寄存器时，只有低8位有效。 在本实验我们学习读、写机器指令和运行机器指令的完整过程。在机器指令的执行过程中，CPU从内存中取出一条机器指令到执行结束为一个指令周期，指令由微指令组成的序列来完成，一条机器指令对应一段微程序。另外，读、写机器指令分别由相应的微程序段来完成。
为了向RAM中装入程序和数据，检查写入是否正确，并能启动程序执行，必须设计三个控制操作微程序。 存储器读操作（MRD）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“00”时，按“单步”键，可对RAM连续读操作。 存储器写操作（MWE）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“10”时，按“单步”键，可对RAM连续写操作。 启动程序（RUN）：拨动开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“11”时，按“单步”键，即可转入第01号“取指”微指令，启动程序运行。 注：CA1、CA2由控制总线的E4、E5给出。键盘操作方式有监控程序直接对E4、E5赋值，无需接线。开关方式时可将E4、E5接至控制开关CA1、CA2，由开关控制。 五、实验内容、分析及参考代码： 生成的下一条微地址 UA5 UA0 MS5 MS0 微地址
计算机组成原理_实验报告四(含答案)
湖南科技学院 电子与信息工程学院 实验报告 课程名称： 姓名： 学号： 专业： 班级： 指导老师：
实验四微程序控制组成实验 一、实验目的及要求 1．将微程序控制器同执行部件（整个数据通路）联机，组成一台模型计算机。 2．用微程序控制器控制模型计算机的数据通路。 3．执行给定的简单程序，掌握机器指令与微指令的关系，牢固建立计算机的整机概念。 二、实验电路 本次实验将前面几个实验中的所模块，包括运算器、存储器、通用寄存器堆等同微程序控制器组合在一起，构成一台简单的模型机。这是最复杂的一个实验，也将是最有收获的一个实验。 在前面的实验中，实验者本身作为“控制器”，完成了对数据通路的控制。而在本次实验中，数据通路的控制将交由微程序控制器来完成。实验机器从内存中取出一条机器指令到执行指令结束的一个指令周期，是由微程序完成的，即一条机器指令对应一个微程序序列。 实验电路大致如下面框图所示。其中控制器是控制部件，数据通路是执行部件，时序发生器是时序部件。需使用导线将各个部件控制信号与控制器相连。 三、实验主要仪器设备 1.TEC-5计算机组成实验系统1台 2.逻辑测试笔一支（在TEC-5实验台上） 四、实验任务 1.对机器指令组成的简单程序进行译码。将下表的程序按机器指令格式手工汇编成二进制机器代码， 此项任务请在预习时完成。 2. 3.使用控制台命令将寄存器内容初始化为：R0=11H，R1=22H，R2=0AAH。
4.使用控制台命令将任务1中的程序代码存入内存中（注意起始地址为30H），以及将内存地址为 11H的单元内容设置为0AAH。 5.用单拍（DP）方式执行一遍程序，执行时注意观察各个指示灯的显示并做好记录（完成实验表格）， 从而跟踪程序执行的详细过程（可观察到每一条微指令的执行过程）。 6.用连续方式再次执行程序。这种情况相当于计算机正常的工作。程序执行到STP指令后自动停机。 读出寄存器中的运算结果，与理论值比较。 五、实验步骤和实验结果记录 1．程序译码。 2．实验接线（本实验接线比较多，需仔细） 只要把上表种同列的信号用线连接即可，一共接线33条。 接好线后，将编程开关拨到“正常位置”。合上电源，按CLR#按钮，使TEC-5实验实验系统处于初始状态。 3．实验任务3:使用控制台命令将寄存器内容初始化为：R0=11H，R1=22H，R2=0AAH的操作步骤及结果记录。 （1）掌握写寄存器WRF的原理和步骤（详见实验参考资料）。 （2）操作过程如下：
计算机组成原理习题 第五章
第五章 一．填空题 1.控制器由于设计方法的不同可分为型、型和型控制器。 2.控制器在生成各种控制信号时，必须按照一定的进行，以便对各种操作实施时间上的控制。 3.微程序控制的计算机中的控制存储器CM是用来存放的。 4.在微指令的字段编码法中，操作控制字段的分段并非是任意的，必须遵循的分段原则中包括：①把性的微命令分在同一段内；②一般每个小段要留出一个状态，表示。 5.微指令分为和微指令两类，微指令可以同时执行若干个微操作，所以执行机器指令的速度比微指令快。 6.在CPU中，指令寄存器的作用是，其位数取决于；程序计数器的作用是，其位数取决于。 7.指令周期是，最基本的指令周期包括和。 8.根据CPU访存的性质不同，可将CPU的工作周期分为、、和。 9.在CPU中保存当前正在执行的指令的寄存器是，保存下一条指令地址的寄存器是，保存CPU访存地址的寄存器是。 10.中断判优可通过和实现，前者速度更快。 11.中断服务程序的入口地址可通过和寻找。 12.在硬件向量法中，可通过两种方式找到服务程序的入口地址，一种是，另一种是。 13.CPU从主存取出一条指令并执行该指令的时间叫做，它常常用若干个来表示，而后者又包含有若干个。 14.程序顺序执行时，后继指令的地址由形成，遇到转移指令和调用指令时，后继指令的地址从获得。 15.控制器在生成各种控制信号时，必须按照一定的进行，以便对各种操作实施时间上的控制。 16.机器X和Y的主频分别是8MHz和12MHz，则X机的时钟周期为μs。
若X机的平均指令执行速度为0.4MIPS，则X机得平均指令周期为μs。若两个机器的机器周期内时钟周期数相等，则Y机得平均执行速度为MIPS。 17.一个主频为25MHz的CPU，平均每条指令包含2个机器周期，每个机器周期包含2个时钟周期，则计算机的平均速度是。如果每两个机器周期中有一个用于访存，而存储器速度较慢，需再插入2个时钟周期，此时指令周期为μs。 18.微指令格式可分为型和型两类，其中型微指令用较长的微程序结构换取较短的微指令结构。 19.在用微程序实现的控制器中，一条机器指令对应若干条，它又包含若干。微指令格式分成型和型两类，型微指令可同时执行若干个微操作，所以执行指令的速度比快。 20.实现机器指令的微程序一般存放在中，而用户程序存放在中，前者的速度比后者。若采用水平型微指令，则微指令长度一般比机器指令。 21.某计算机采用微程序控制，微指令字中操作控制字段共16位，若采用直接控制，则可以定义种微操作，此时一条微指令最多可同时启动个微操作。若采用编码控制，并要求一条微指令需同时启动4个微操作，则微指令字中的操作控制字段应分段，若每个字段的微命令数相同，这样的微指令格式最多可包含个微操作命令。 22.在微程序控制器中，一次能够定义并执行多个并行操作命令的微指令叫 做型微指令。若采用微操作码方式，一次只能执行一个操作命令的微指令（例如，控制信息从某个源部件到某个目标部件）叫做型微指令，后者实现一条机器指令的微程序要比前者编写的微程序。 23.在串行微程序控制器中，执行现行微指令的操作与取下一条微指令的操作在时间上是进行的，所以微指令周期等于。在并行为程序控制器中，执行现行微指令的操作与取下一条微指令的操作是进行的，所以微指令周期等于。 二．选择题
计算机组成原理实验实验报告
计算机组成原理实验报告 学院信息与管理科学学院 专业班级计算机科学与技术2010级2班学生姓名毛世均 1010101046 指导教师郭玉峰 撰写日期：二○一二年六月四日
SA4=1 1.根据上边的逻辑表达式，分析58页图6-2的P1测试和P4测试两条指令的微地址转移方向。 P1测试:进行P1测试时，P1为0，其他的都为1, 因此SA4=1， SA3=I7，SA2=I6，SA1=，SA0=I4 微地址011001，下址字段为001000下址字段001000译码后，高两位不变，仍然为00，低四位受到机器指令的高四位I7-I4的影响。 机器指令的高四位为0000时，下一条微指令地址为001000，转到IN 操作。机器指令高四位0010时，下一条微指令地址为001010，转到MOV 操作。机器指令高四位为0001时，下一条微指令地址为001001，转到ADD 操作。机器指令高四位为0011时，下一条微指令地址为001011，转到OUT 操作。机器指令高四位为0100时，下一条微指令地址001100，转到JMP 操作 P4测试:进行P4测试时，P4为0，其他的都为1. 因此SA4=SA3=SA2=1，SA1=CA2，SA0=CA1 微地址000000，下址字段为010000. 010000被译码之后，高四位不变，0100低两位由CA2和CA1控制。CA2和CA1的值是由单片机的键盘填入控制的。 当实验选择CtL2=1时，CA2和CA1被填入0和1，这时低两位被译码电路翻译成01，所以下一条微地址就是010001，然后进入写机器指令的状态。当实验选择CtL2=2时，CA2和CA1被填入1和0，这时低两位被译码电路翻译成10，所以下一条微地址就是010010，然后进入读机器指令的状态。当实验选择CtL2=2时，CA2和CA1被填入1和1，这时低两位被译码电路翻译成 11，所以下一条微地址就是010011，然后进入运行机器指令的状态。 2.分析实验六中五条机器指令的执行过程。
计算机组成原理第5章习题参考答案
第5章习题参考答案 1．请在括号填入适当答案。在CPU中： (1)保存当前正在执行的指令的寄存器是（ IR ）； (2)保存当前正在执行的指令地址的寄存器是（ AR ） (3)算术逻辑运算结果通常放在（ DR ）和（通用寄存器）。 2．参见图5.15的数据通路。画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的容传送至(R2)为地址的主存单元中。标出各微操作信号序列。 解： STO R1, (R2)的指令流程图及为操作信号序列如下：
STO R1, (R2) R/W=R DR O, G, IR i R2O, G, AR i R1O, G, DR i R/W=W 3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的容取至寄存器R2中，标出各微操作控制信号序列。 解： LAD R3, (R0)的指令流程图及为操作信号序列如下：
PC O , G, AR i R/W=R DR O , G, IR i R 3O , G, AR i DR O , G, R 0i R/W=R LAD (R3), R0 4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。 解：
5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。 解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令 211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：
《计算机组成原理》实验报告四
《计算机组成原理》 实 验 报 告 学院：数学与计算机学院 专业：软件工程 班级学号： 学生姓名： 实验日期： 2014-11-8 指导老师： 成绩评定： 西华大学数学与计算机学院计算机组成原理实验 室 实验四存储器和总线实验 一、实验目的 熟悉存储器和总线的硬件电路
二、实验要求 按照实验步骤完成实验项目，熟悉存储器的读、写操作，理解在总线上数据传输的方法。 三、实验说明 （一）存储器和总线的构成 1．总线由一片74LS245、一片74LS244组成，把整个系统分为内部总线和外部总线。二片74LS374锁存当前的数 据、地址总线上的数据以供LED显示。（如图8）
图8 总线布局图 2．存储器采用静态RAM（1片6264） 3．存储器的控制电路由一片74LS32和74LS08组成。如图9
图9 存储器控制电路布局图（二）存储器和总线的原理
1．总线的原理：由于本系统内使用8根地址线、8根数据线，所以使用一片74LS245作为数据总线，另一片 74LS244作为地址总线（如图10）。总线把整个系统分为内部数据、地址总线和外部数据、地址总线，由于数据总线需要进行内外部数据的交换，所以由BUS信号来控制数据的流向，当BUS=1时数据由内到外，当 BUS=0时数据由外到内。 图10 总线单元 2．由于本系统内使用8根地址线、8根数据线，所以6264的A8~A12接地，其实际容量为256个字节（如图11）。 6264的数据、地址总线已经接在总线单元的外部总线 上。存储器有3个控制信号：地址总线设置存储器地 址，RM＝0时，把存储器中的数据读出到总线上；当 WM＝0，并且EMCK有一个上升沿时，把外部总线上的数据写入存储器中。为了更方便地编辑内存中的数 据，在实验机处于停机状态时，可由监控来编辑其中的数据。
白中英《计算机组成原理》(第5版)教材精讲(计算机系统概论 计算机的硬件)
1.3 计算机的硬件 一、硬件组成要素 1．举例说明 要了解数字计算机的主要组成和工作原理，可从打算盘说起。假设给一个算盘、一张带有横格的纸和一支笔，要求计算这样一个题目。为了和下面讲到的内容做比较，不妨按以下方法把使用算盘进行解题的过程步骤事先用笔详细地记录在带横格的纸上。 （1）首先，将横格纸编上序号，每一行占一个序号，如l，2，3，…，n，如表1-2所示。 （2）其次，把计算式中给定的四个数a，b，c和z分别写到横格纸的第 9，10，11，12行上，每一行只写一个数。 （3）接着详细列出给定题目的解题步骤，而解题步骤也需要记在横格纸上，每一步也只写一行。第一步写到横格纸的第l行，第二步写到第2行，……依次类推。 （4）如表1-2所示，根据表中所列的解题步骤，从第l行开始，一步一步进行计算，最后可得出所要求的结果。
表1-2 解题步骤和数据记录在横格纸上 2．冯·诺依曼体系结构 计算机组成原理讨论的基础就是冯·诺依曼的计算机，其基本设计思想就是存储程序和程序控制，具有以下特点： （1）由运算器、存储器、控制器、输入设备和输出设备五大部件组成计算机系统，并规定了这五部分的基本功能。
（2）采用存储程序的方式，程序和数据放在同一个存储器中，指令和数据一样可以送到运算器运算，即由指令组成的程序是可以修改的。 （3）数据以二进制数码表示。 （4）指令由操作码和地址码组成。 （5）指令在存储器中按顺序存放，由指令计数器PC 指明要执行的指令所在单元地址，一般按顺序递增，但可按运算结果或外界条件改变。 （6）机器以运算器为中心，I/O 设备与存储器间数据传送都通过运算器。 计算机硬件系统的基本构成如图1-9所示。 图1-9 冯·诺依曼型计算机 二、 运算器 算术运算和逻辑运算 ； 在计算机中参与运算的数是二进制的 ； 运算器的长度一般是8、16、32或64位。 运算器的结构示意图如图1-10所示。
计算机组成原理实验1.
计算机组成原理实验1 运算器（脱机）实验 通过开关、按键控制教学机的运算器执行指定的运算功能，并通过指示灯观察运算结果。实验原理： 为了控制Am2901运算器能够按照我们的意图完成预期的操作功能，就必须向其提供相应的控制信号和数据。 控制信号包括 1、选择送入ALU的两路操作数据R和S的组合关系（实际来源）。 2、选择ALU的八种运算功能中我们所要求的一种。这可通过提供三位功能选择码I5、 I4、I3实现。 3、选择运算结果或有关数据以什么方式送往何处的处理方案，这主要通过通用寄存器 组合和Q寄存器执不执行接收操作或位移操作，以及向芯片输出信息Y提供的是 什么内容。这是通过I8、I7、I6三位结果选择码来控制三组选择门电路实现的。 外部数据包括 1、通过D接收外部送来的数据 2、应正确给出芯片的最低位进位输入信号C n 3、关于左右移位操作过程中的RAM3、RAM0、Q3和Q0的处理。 4、当执行通用寄存器组的读操作时，由外部送入的A地址选中的通用寄存器的内容送 往A端口，由B地址选中的通用寄存器的内容送往B端口，B地址还用作通用寄 存器的写汝控制。 对于芯片的具体线路，需说明如下几点： 1、芯片结果输出信号的有无还受一个/OE（片选）信号的控制。 2、标志位F=0000为集电极开路输出，容易实现“线与”逻辑，此管脚需经过一个电阻 接到+5V。 3、RAM3、RAM0、Q3和Q0均为双向三态逻辑，一定要与外部电路正确连接。 4、通用寄存器组通过A端口、B端口读出内容的输出处均有锁存器线路支持。 5、该芯片还有两个用于芯片间完成高速进位的输出信号/G和/P。 6、Am2901芯片要用一个CLK（CP）时钟信号作为芯片内通用寄存器、锁存器和Q寄 存器的打入信号。 实验步骤如下： （1）选择运算器要完成的一项运算功能，包括数据来源，运算功能，结果保存等；（2）需要时，通过数据开关向运算器提供原始数据； （3）通过24位的微型开关向运算器提供为完成指定运算功能所需要的控制信号； （4）通过查看指示灯或用电表量测，观察运算器的运行结果（包括计算结果和特征标志）。实验准备 12为微型开关的具体控制功能分配如下： A口和B口地址：送给Am2901器件用于选择源与目的操作数的寄存器编号； I8～I0：选择操作数来源、运算操作功能、选择操作数处理结果和运算器输出内容的3组3位控制码； Sci,SSH和SST：用于确定运算器最低位的进位输入、移位信号的入/出和怎样处理Am2901产生的状态标志位的结果。
计算机组成原理实验报告4
上海大学计算机学院 实验名称：指令系统实验 一、实验目的 1. 读出系统已有的指令，并理解其含义。 2. 设计并实现一条新指令。 二、实验原理 微程序和机器指令，实验箱的机器指令系统，实验箱机器指令系统的布线，实验箱机器指令系统的工作原理，实验箱PC的打入原理，程序存储器模式下的操作。 三、实验内容 1. 考察机器指令64的各微指令信号，确定该指令的功能。 (假设R0=77, A=11, 77单元存放56H数据,64指令的下一条指令为E8) 2. 修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT”操作。 3*. 修改机器指令F0，使其完成“A＋R2的结果右移一位的值到OUT”的操作 四、实验步骤 实验任务一：
考察机器指令64的各微指令信号，确定该指令的功能。 实验步骤： 1．初始化系统（Reset)，进入μEM，在Adr字段送入64,按NX键,可查看其对应的微指令： 64: FF 77 FF 65: D7 BF EF 66：FF FE 92 67：CB FF FF 2．分析其二进制代码，分析其控制功能 64: 1111 1111 0111 0111 1111 1111 从寄存器R?中取出地址打入地址寄存器MAR。 65: 1110 0111 1011 1111 1110 1111 把地址寄存器MAR的存储器值EM打入寄存器W。 66：1111 1111 1111 1110 1001 0010 把寄存器A和寄存器W中的数据进行或运算后打入寄存器A和标志位C,Z。 67：1100 1011 1111 1111 1111 1111 读出下一条指令并立即执行。 四条指令功能：把寄存器A和寄存器R?中地址内存的数据进行或运算，结果保存在寄存器A中，然后执行下一条指令。 实验任务二： 1.分解任务：修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT”操作的操作。第一步完成A＋W；并把“左移一位的值送OUT”；第二步完成取指令。 2.编制微指令：由“控制总线功能对应表”，可确定这四步基本操作的微指令码为：
计算机组成原理实验
计算机组成原理 实验报告 学院（系）：软件学院 专业：软件设计 班级：软件设计一班 学号：1415925365 姓名：沈烨 2016年11月24日
实验1 Cache模拟器的实现 一.实验目的 (1)加深对Cache的基本概念、基本组织结构以及基本工作原理的理解。 (2)掌握Cache容量、相联度、块大小对Cache性能的影响。 (3)掌握降低Cache不命中率的各种方法以及这些方法对提高Cache性能的好处。 (4)理解LRU与随机法的基本思想以及它们对Cache性能的影响。 二、实验内容和步骤 1、启动CacheSim。 2、根据课本上的相关知识，进一步熟悉Cache的概念和工作机制。 3、依次输入以下参数：Cache容量、块容量、映射方式、替换策略和写策略。 4、读取cache-traces.zip中的trace文件。 5、运行程序，观察cache的访问次数、读/写次数、平均命中率、读/写命中率。思考：1、Cache的命中率与其容量大小有何关系？ Cache 的容量与块长是影响cache效率的重要因素； Cache 容量越大，其CPU命中率就越高，当然容量过大，增加成本，而且cache 容量达到一定值时，命中率已不因容量的增加而又明显的提高； 2、Cache块大小对不命中率有何影响？ Cache 当块由小到大，在已被访问字的附近，近期也可能访问，增大块长，可将更多有用字存入缓存，提高命中率；但是继续增大块长，命中率可能下降，因为所装入缓存的有用数据反而少于被替换掉的有用数据，由于块长增大，块数减少，装入新的块要覆盖旧块，很可能出现少数块刚装入就被覆盖，故命中率可能下降； 3、替换算法和相联度大小对不命中率有何影响？ 替换算法中:LRU算法的平均命中率比FIFO的高 LRU算法比较好地利用访存局部性原理，替换出近期用得最少的字块，它需要随时记录cache 各个字块使用情况。FIFO不需要记录各个字块的使用情况，比较容易实现开销小，但是没有根据访存的局部性原理，最早调入的信息可能以后还要用到，或经常用到例如循环程序； Cache 容量一定时，随着相联度的不断增加，不命中率渐渐减小，但是当相连度增加到一定程度时，不命中率保持不变；
计算机组成原理实验五
上海大学计算机学院 《计算机组成原理实验》报告一 姓名：学号：教师： 时间：机位：报告成绩： 实验名称:指令系统实验 一、实验目的：1. 读出系统已有的指令，并理解其含义。 2. 设计并实现一条新指令。 二、实验原理：利用CP226实验仪（用74HC754即8D型上升沿触发器）上的K16…K23 开关为数据总线DBUS设置数据，其他开关作为控制信号，一条指令执行完 毕PC会自动加1，系统顺序执行下一条指令，但系统要进入一个新的指令序 列时，如跳转、转子程序等，必须给PC打入新的起始值——新指令序列的 入口地址。实验箱实现把数据总线的值(目标地址)打入PC的操作，以更新 PC值。 三、实验内容：1. 考察机器指令64的各微指令信号，验证该指令的功能。(假设R0=77H, A=11H, 77地址单元存放56H数据,64指令的下一条指令为E8) 2. 修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT” 操作。 四、实验步骤：1. 考察机器指令64的各微指令信号，验证该指令的功能。(假设R0=77H, A=11H, 77地址单元存放56H数据,64指令的下一条指令为E8) ①在初始化系统（Reset)，进入微程序存储器模式(μEM状态)，用NX键观 察64H，65H,66H,67H, 地址中原有的微指令，分析并查表确定其功能。 ②在EM状态下，Adr打入A0，DB打入64；按NX键，Adr显示A1，DB 打入E8。 ③在μEM状态下，在E8H、E9H、EAH、EBH下分别打入：FFDED8、CBFFFF、 FFFFFF、FFFFFF。 ④给μPC状态下，打入μPC（00）、PC（A0）、A（11）、W（00），按3次 NX输入R0（77）。 ⑤按下STEP键，观察实验现象。 2. 修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT” 操作。 ⑥继续按STEP键，直到进入E8状态下。 ⑦在EM状态下，打入Adr为77，DB为56。 ⑧按STEP键执行指令，观察实验现象。 五、实验现象：OUT寄存器的值为5A。 六、数据记录、分析与处理：实验结果和预期的一样。 七、实验结论：1、机器指令64对应的各微指令码为：FF77FF、D7BFEF、FFFE92、CBFFFF。其功能为：将R0寄存器的值打入地址寄存器MAR；存贮器EM将MAR输出地址所对应的值打入W寄存器；ALU直通门输出的值打入A寄存器，A、W中的值进行“与”运算，结果在A输出；PC＋1，读出下一条指令并立即执行。 八、建议：暂无。