计算机组成原理第五章单元测试(含答案)
计算机组成原理第五章单元测试(含答案)
第五章指令系统测试1、以下四种类型指令中，执行时间最长的是（）(单选)A、RR型指令B、RS型指令C、SS型指令D、程序控制类指令2、程序控制类指令的功能是（）（单选）A、进行算术运算和逻辑运算B、进行主存与CPU之间的数据传送C、进行CPU和I/O设备之间的数据传送D、改变程序执行的顺序3、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用的寻址方式是( ）（单选）A、立即数寻址B、寄存器寻址C、隐含寻址D、直接寻址4、下列属于指令系统中采用不同寻址方式的目的主要是（）（单选）A、为了实现软件的兼容和移植B、缩短指令长度，扩大寻址空间，提高编程灵活性C、为程序设计者提供更多、更灵活、更强大的指令D、丰富指令功能并降低指令译码难度5、寄存器间接寻址方式中，操作数存放在（）中（单选）A、通用寄存器B、主存C、数据缓冲寄存器MDRD、指令寄存器6、指令采用跳跃寻址方式的主要作用是（) (单选)A、访问更大主存空间B、实现程序的有条件、无条件转移C、实现程序浮动D、实现程序调用7、下列寻址方式中，有利于缩短指令地址码长度的是（）（单选）A、寄存器寻址B、隐含寻址C、直接寻址D、间接寻址8、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数的有效地址为( ) (单选)A、1200HB、12FCHC、3888HD、88F9H9、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数为( ) (单选)A、1200HB、12FCHC、3888HD、88F9H10、某计算机按字节编址，采用大端方式存储信息。
计算机组成原理第五章答案
第5章习题参考答案1．请在括号内填入适当答案。
在CPU中：(1)保存当前正在执行的指令的寄存器是（IR ）；(2)保存当前正在执行的指令地址的寄存器是（AR ）(3)算术逻辑运算结果通常放在（DR ）和（通用寄存器）。
2．参见图5.15的数据通路。
画出存数指令“STO Rl图，其含义是将寄存器Rl的内容传送至(R2)作信号序列。
STO R1, (R2)，R0”的指令周期流程图，中，标出各微操作控制信LAD (R3), R05．如果在一个解：取节拍脉冲；由于要输出3个节拍脉冲信号，而T4个C2、C3；并令6．假设某机器有其中有一条取指32位，所以控存容量M S3 S2 S1 C来控制执行不同的算术运算和逻辑y为二进制变量，φ为0或l任选。
试以指令码(A，B，H，D，E，F，G)为输入变量，写出控制参数M，S3，S2，S l解：由表可列如下逻辑方程M=GS3=H+D+FS2=A+B+D+H+E+F+GS1=A+B+F+GC=H+D+Ey+Fy8．某机有8条微指令I1—I8，每条微指令所包含的微命令控制信号如下表所示。
a—j分别对应10种不同性质的微命令信号。
假设一条微指令的控制字段仅限为e f h d i jf h i bg j9．微地址转移逻辑表达式如下：μA8 = P1·IR6·T4μA7 = P1·IR5·T4μA6 = P2·C·T4其中μA8—μA6为微地址寄存器相应位，P1和P2为判别标志，C为进位标志，IR5和IR6为指令寄存器的相应位，T4为时钟周期信号。
说明上述逻辑表达式的含义，画出微地址转移逻辑图。
解：μA5=P3·IR5·T4μA4=P3·IR4·T4μA3=P1·IR3·T4μA2=P1·IR2·T4μA1=P1·IR1·T4μA0=P1·IR0·T4+P2·C·T4用触发器强置端(低有效)修改，前5个表达式用“与非”门实现，最后1个用“与或非”门实现μA2、μA1、μA0触发器的微地址转移逻辑图如下：（其他略）ALU，移位器，主存M，主存数据寄存器MDR，主，指令寄存器IR，通用寄存器R0 R3，暂存器C和D。
计算机组成原理-第五章测试
标记题目信息文本一、选择题题目1正确获得20.00分中的20.00分标记题目题干控制器的功能是（）选择一项：a. 执行语言翻译b. 向计算机各部件提供控制信号恭喜您回答正确！c. 支持汇编程序d. 完成数据运算反馈Your answer is correct.正确答案是：向计算机各部件提供控制信号题目2正确获得20.00分中的20.00分标记题目题干硬连线控制器是由以下部件组成（）选择一项：a. 程计数器PC、指令寄存器IR、控制信号产生部件，步骤标记b. 程序计数器PC、指令寄存器IR、控制信号产生部件，节拍发生器恭喜您回答正确！c. 指令寄存器IR、控制信号产生部件，节拍发生器d. 程序计数器PC、指令寄存器IR、控制信号产生部件反馈Your answer is correct.正确答案是：程序计数器PC、指令寄存器IR、控制信号产生部件，节拍发生器题目3正确获得20.00分中的20.00分标记题目题干微程序控制器中，机器指令与微指令的关系是（）选择一项：a. 每一条机器指令由一条微指令来执行b. 一段机器指令组成的程序可由一条微指令来执行c. 一条微指令由若干条机器指令组成d. 每一条机器指令由一段用微指令编成的微程序来解释执行恭喜您回答正确！反馈Your answer is correct.正确答案是：每一条机器指令由一段用微指令编成的微程序来解释执行题目4正确获得20.00分中的20.00分标记题目题干微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址问题。
通常采用的一种方法是断定方式，其基本思想是（）。
选择一项：a. 用程序计数器PC来产生后继微指令地址b. 用微程序计数器uPC来产生后继微指令地址c. 通过微指令顺序控制字段由设计者指定或者由设计者指定的判别字段控制产生后继微指令地址恭喜您回答正确！d. 通过指令中指定一个专门字段来控制产生后继微指令地址反馈Your answer is correct.正确答案是：通过微指令顺序控制字段由设计者指定或者由设计者指定的判别字段控制产生后继微指令地址题目5正确获得20.00分中的20.00分标记题目题干利用时间重叠途径实现并行处理的是（）选择一项：a. 并行处理机b. 流水线处理机恭喜您回答正确！c. 相联处理机d. 多处理机反馈Your answer is correct.正确答案是：流水线处理机。
计算机组成原理第5章习题参考答案
倍？ [解] （1）主存容量为 4MB，按字节编址，主存地址为 22 位，地址格式如下图所示： 区号 (8 位) Cache 的地址格式为 组号 (7 位) 组内块号 (2 位) 块内地址 (5 位) （2）由于每个字块有８个字，故主存第０、１、２、⋯、９９号字单元分别在字块０～１２ 中，但 Cache 起始为空，Cache 与主存是以块为单位交换，所以第一次读时每一块中的 第一个单元没命中，但后面７次每个单元均可以命中 命中率＝Nc/(Nc＋Nm)＝(100－13＋７×100)/(８×100)＝98.4％ （3）设 Cache 的存取周期为 T，则主存的存取周期为６T。 有 Cache 的访存时间＝H×Tc＋（１－H）×（Tm＋Tc）＝Tc＋（１－H）×Tm =T+(1-98.4%)×6T=1.096T 无 Cache 的访存时间为６T，所以速度提高倍数＝６÷1.096＝５.47 倍。 5-27 已知采用页式虚拟存储器，某程序中一条指令的虚地址是：000001111111100000。该程 序的页表起始地址是 0011，页面大小１K，页表中有关单元最末四位（实页号）见下表： 组号 (7 位) 组内块号 (2 位) 块内地址 (5 位)
_
A12 0 1 0 1
A11~A0 --------------------
第一组 第二组 第三组 第四组
CS 0 A13 A12 CS1 A13 A12 CS 2 A13 A12
CS 3 A13 A12
存储器的逻辑图如图 1 所示。 5-16.现有如下存储芯片：2K×1 的 ROM、4K×1 的 RAM、8K×1 的 ROM。若用它们组成容量为 16KB 的存储器，前 4KB 为 ROM，后 12KB 为 RAM，CPU 的地址总线 16 位。 （1）各种存储芯片分别用多少片？ （2）正确选用译码器及门电路，并画出相应的逻辑结构图。 （3）指出有无地址重叠现象。 [解]： （1） 需要用 2K×1 的 ROM 芯片 16 片，4K×1 的 RAM 芯片 24 片。不能用 8K×1 的 ROM 芯片，因为大于 ROM 应有的空间。 （2） 各存储芯片的地址跟配如下： A15 A14 A13 A12 A11 A10~A0 X X 0 0 0 ----- 2KB ROM X X 0 0 1 ------ 2KB ROM X X 0 1 ----------------- 4KB RAM X X 1 0 ----------------- 4KB RAM X X 1 1 ----------------- 4KB RAM 相应的逻辑结构图如图 2 示。 （3）有地址重叠现象。因为地址线 A15、A14 没有参加译码
计算机组成原理习题答案5
第5章习题参考答案1．请在括号内填入适当答案。
在CPU中：(1)保存当前正在执行的指令的寄存器是（IR ）；(2)保存当前正在执行的指令地址的寄存器是（AR ）(3)算术逻辑运算结果通常放在（DR ）和（通用寄存器）。
2．参见图5.15的数据通路。
画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。
标出各微操作信号序列。
解：STO R1, (R2)的指令流程图及为操作信号序列如下：(PC)→AR(DR)→IR(M)→DR PC O , G, AR i R/W=R DR O , G, IR i(R2)→AR R 2O , G, AR i (R1)→DR R 1O , G, DR i (DR)→MR/W=WSTO R1, (R2)~3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。
解：LAD R3, (R0)的指令流程图及为操作信号序列如下：(PC)→AR (DR)→IR(M)→DR PC O , G, AR i R/W=R DR O , G, IR i(R3)→AR R 3O , G, AR i (M)→DR DR O , G, R 0i(DR)→R0R/W=RLAD (R3), R0~4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。
解：5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。
解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。
所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。
计算机组成原理习题答案第五章
对阶之后，尾数相加和相减。
相加：１１．０１１１１０
＋１１．１００００１
１０．１１１１１１
需右规一次，［X＋Y］浮＝０１１０；１．０１１１１１
所以X＋Y＝２１１０×（－０．１００００１）
相减：１１．０１１１１０
＋００．０１１１１１
１１．１１１１０１
需左规４次，［X－Y］浮＝０００１；１．０１００００
④
１５
１６
１７
１８
１９１１０００
１１００１
１１０１０
１１０１１
１１１００１０１０１
１０１１０
１０１１１
１１０００
１１００１
若A≥５，B≥５，
则＋３校正
①和在０～４范围内，不用校正，结果正确。
②和在６～９范围内，当A＜５，B＜５，需＋３校正，而当A＜５，B≥５或A≥５，B＜５
时，不需校正。故校正函数为：
１/４X补＝１．１１１１００１，［４X］补＝１．００１１０００
（４）１．００００１１１
１/４X补＝１．１１００００１，［４X］补＝１．００１１１００
5．证明在全加器里，进位传递函数P＝A i＋Bi＝Ai⊕Bi。
解：并行加法器中的每一个全加器都有一个从低位送来的进位和一个传送给较高位
的进位。进位表达式为
相加：００．０１０１１０
＋１１ ．０１１０００
１１．１０１１１０
需左规一次，［X＋Y］浮＝１０１１；１．０１１１００
所以X＋Y＝２－１０１×（－０．１００１００）
相减：００．０１０１１０
＋００．１０１０００
００．１１１１１０
所以X－Y＝２－１００×０．１１１１１０
（３）X＝２－０１１×０．１０１１００，Y＝２－００１×（－０．１１１１００）
计算机组成原理第五章作业
1在中断周期中，将允许中断触发器置“0”的操作由（）完成。
A 硬件B 关中断指令C 开中断指令D 主程序在中断周期中，由______将允许中断触发器置“0”。
A.关中断指令B.机器指令C.开中断指令D.中断隐指令正确答案：D中断周期中，CPU要自动完成一系列操作，其中包括保护程序断点、寻找中断服务程序的入口地址和关中断，其中关中断即将允许中断触发器EI置“0”。
这一系列操作都是由CPU硬件自动完成，是机器中没有的指令，所以称为中断隐指令。
中断隐指令----是指指令系统中没有的指令，它由CPU在中断响应周期自动完成。
其功能是保护程序断点、硬件关中断、向量地址送PC（硬件向量法）或中断识别程序入口地址送PC（软件查询法）。
这个是硬件关中断，和关中断指令有区别。
2在中断响应周期，CPU主要完成以下工作（）。
A关中断，保护断点，发中断响应信号并形成中断服务程序入口地址B开中断，保护断点，发中断响应信号并形成中断服务程序入口地址C关中断,执行中断服务程序D开中断,执行中断服务程序下列叙述中，正确的是( )A．程序中断方式和DMA方式中实现数据传送都需中断请求B．程序中断方式中有中断请求，DMA方式中无中断请求C．程序中断方式和DMA方式中都有中断请求，但目的不同D．DMA方式中无中断请求正确答案C答案解析[解析] DMA方式中实现数据传送不需中断请求，所以选项A是错误的；程序中断方式和DMA 方式中都有中断请求，但目的不同，所以选项B和D错误，选项C是正确的。
中断向量地址是( )。
A．子程序入口地址B．中断服务程序入口地址C．中断服务程序入口地址的地址D．子程序入口地址的地址正确答案C答案解析[解析] 中断向量指的是中断服务程序的入口地址，而中断向量的地址就是指中断服务程序的入口地址的地址。
最新计算机组成原理第五章答案
第5章习题参考答案1．请在括号内填入适当答案。
在CPU中：(1)保存当前正在执行的指令的寄存器是（IR ）；(2)保存当前正在执行的指令地址的寄存器是（AR ）(3)算术逻辑运算结果通常放在（DR ）和（通用寄存器）。
2．参见图5.15的数据通路。
画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。
标出各微操作信号序列。
解：STO R1, (R2)的指令流程图及微操作信号序列如下：STO R1, (R2)R/W=RDR O, G, IR iR2O, G, AR iR1O, G, DR iR/W=W3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。
解：LAD R3, (R0)的指令流程图及为操作信号序列如下：PC O , G, AR i R/W=R DR O , G, IR iR 3O , G, AR i DR O , G, R 0iR/W=R LAD (R3), R04．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。
解：5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。
解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。
所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第五章指令系统测试
1、以下四种类型指令中，执行时间最长的是（）(单选)
A、RR型指令
B、RS型指令
C、SS型指令
D、程序控制类指令
2、程序控制类指令的功能是（）（单选）
A、进行算术运算和逻辑运算
B、进行主存与CPU之间的数据传送
C、进行CPU和I/O设备之间的数据传送
D、改变程序执行的顺序
3、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用的寻址方式是( ）（单选）
A、立即数寻址
B、寄存器寻址
C、隐含寻址
D、直接寻址
4、下列属于指令系统中采用不同寻址方式的目的主要是（）（单选）
A、为了实现软件的兼容和移植
B、缩短指令长度，扩大寻址空间，提高编程灵活性
C、为程序设计者提供更多、更灵活、更强大的指令
D、丰富指令功能并降低指令译码难度
5、寄存器间接寻址方式中，操作数存放在（）中（单选）
A、通用寄存器
B、主存
C、数据缓冲寄存器MDR
D、指令寄存器
6、指令采用跳跃寻址方式的主要作用是（) (单选)
A、访问更大主存空间
B、实现程序的有条件、无条件转移
C、实现程序浮动
D、实现程序调用
7、下列寻址方式中，有利于缩短指令地址码长度的是（）（单选）
A、寄存器寻址
B、隐含寻址
C、直接寻址
D、间接寻址
8、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数的有效地址为( ) (单选)
A、1200H
B、12FCH
C、3888H
D、88F9H
9、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数为( ) (单选)
A、1200H
B、12FCH
C、3888H
D、88F9H
10、某计算机按字节编址，采用大端方式存储信息。
其中，某指令的一个操作数的机器数为ABCD 00FFH，该操作数采用基址寻址方式，指令中形式地址（用补码表示）为FF00H，当前基址寄存器的内容为C000 0000H，则该操作数的LSB(即该操作数的最低位FFH)存放的地址是( ) (单选)
A、C000 FF00H
B、C000 FF03H
C、BFFF FF00H
D、BFFF FF03H
11、假定指令地址码给出的是操作数所在的寄存器的编号，则该操作数采用的寻址方式是( )(单选)
A、直接寻址
B、间接寻址
C、寄存器寻址
D、寄存器间接寻址
12、相对寻址方式中，操作数有效地址通过( )与指令地址字段给出的偏移量相加得到(单选)
A、基址寄存器的值
B、变址寄存器的值
C、程序计数器的值
D、段寄存器的值
13、下列关于二地址指令的叙述中，正确的是( ) (单选)
A、运算结果通常存放在其中一个地址码所指向的位置
B、地址码字段一定是操作数
C、地址码字段一定是存放操作数的寄存器编号
D、地址码字段一定是操作数的直接地址
14、下列选项中不会直接成为影响指令长度的是( )(单选)
A、通用寄存器的位数
B、指令中地址码字段的个数
C、指令中操作码字段的长度
D、指令中地址码字段的长度
15、下列寻址方式中,最适合处理数组访问的是( ) (单选)
A、堆栈寻址
B、变址寻址
C、相对寻址
D、基址寻址
16、假定指令地址码给出的是寄存器的编号，则该操作数采用的寻址方式可能是( )(多选)
A、变址寻址
B、寄存器寻址
C、相对寻址
D、寄存器间接寻址
17、关于一地址指令操作数的下列描述中，错误的是( ) (多选)
A、只能对该唯一地址码指定的操作数进行运算
B、一定有两个操作数，另一个是隐含的
C、可能对一个操作数，也可能对两个操作数进行运算
D、若有两个操作数，另一个操作数采用间接寻址
18、设计指令格式时应该考虑的因素包括( ) (多选)
A、直接寻址要求访问的主存地址空间
B、要求支持的地址字段数量
C、要求支持的指令数量和操作码设计方法
D、可供程序设计使用的通用寄存器数量
19、下列寻址方式中，需要先通过计算获得有效地址，然后再访问主存的寻址方式是（）（多选）
A、间接寻址
B、基址寻址
C、相对选址
D、变址寻址
20、以下属于立即寻址特点的是（) (多选)
A、操作数的大小受地址字段位数的限制
B、指令中的形式地址就是操作数的真实地址
C、取指令的同时也从内存中取回操作数
D、该类型指令在执行阶段不需要访问内存
参考答案如下：
21、某计算机为定长指令字结构，采用扩展操作码编码方式，指令长度为16位，每个地址码占4位，若已设计三地址指令15条，二地址指令8条，一地址指令127条，则剩下的零地址指令最多有( )条. (只需要填阿拉伯数字)
22、在变址寻址方式中，若变址寄存器的内容是4E3CH，指令中给出的偏移量为63H,则数据的有效地址为（）H (只需要填阿拉伯数字和大写字母,共需4位)
23、某计算机采用双字节长指令,指令中形式地址字段8位，指令中的数据采用补码表示,且PC的值在取指阶段完成修改。
某采用相对寻址的指令的当前地址和转移后的目标地址分别为为2008和2001（均为10进制数）,则该指令的形式地址字段的值为( )H (只需要填阿拉伯数字和大写字母,共需2位)
24、MIPS 32 指令集中J 型指令执行完成后，程序计数器PC最低两位二进制数的值为（) (只需要填写两位二进制数，两位数字间不能有空格)
21.16
22.4E9F
23.F7
24.00。