三人表决器、五人表决器的实验报告
5人表决器实验报告
课程设计课程设计名称： EDA课程设计专业班级：电子信息科学与技术学生姓名： *学号： *指导教师： *课程设计时间：2013-2-25～2013-3-8电子信息科学与技术专业课程设计任务书1 设计任务及要求（1）按所布置的题目要求，独立完成全过程；（2）分模块层次化设计；（3）功能模块的底层文件必须用VHDL语言设计，顶层文件可用VHDL语言设计，也可以用原理图设计；（4）对整个系统进行编译、综合、仿真和验证；（5）在CPLD/FPGA实验开发系统试验箱上进行硬件验证。
2设计原理及总体框图表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。
本设计就是利用芯片ACEX1K系列的EP1K30TC144-3，拨挡开关模块和LED 模块来实现一个简单的五人表决器的功能。
拨挡开关模块中的键4～键8表示五个人，由5个人来投票，当同意的票数大于或者等于3人时，则认为同意；反之，当否决的票数大于或者等于3人时，则认为不同意。
实验中用5个拨挡开关来表示五个人，当对应的拨挡开关输入为‘1’时，表示此人同意；否则若拨挡开关输入为‘0’时，则表示此人反对。
表决的结果用一个LED（D8）表示，若表决的结果为同意，则D8被点亮，；否则，如果表决的结果为反对，则D8不会被点亮。
同时用七段显示数码管来显示赞成的人数和反对的人数。
程序流程图3 程序设计VHDL程序如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY bjq ISPORT(input:IN STD_LOGIC_VECTOR(4 DOWNTO 0);y:OUT STD_LOGIC;y1,y2:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));END;ARCHITECTURE one OF bjq ISSIGNAL q:STD_LOGIC;SIGNAL q1,q2:STD_LOGIC_VECTOR(6 DOWNTO 0);BEGINPROCESS(input)VARIABLE cnt:INTEGER RANGE 0 TO 5;BEGINcnt:=0;FOR i IN 4 DOWNTO 0 LOOPIF input(i)='1' THENcnt:=cnt+1;END IF;END LOOP;CASE cnt ISWHEN 0 => q<='0';q1<="0111111";q2<="1101101";WHEN 1 => q<='0';q1<="0000110";q2<="1100110";WHEN 2 => q<='0';q1<="1011011";q2<="1001111";WHEN 3 => q<='1';q1<="1001111";q2<="1011011";WHEN 4 => q<='1';q1<="1100110";q2<="0000110";WHEN 5 => q<='1';q1<="1101101";q2<="0111111";WHEN OTHERS => q<='Z';q1<="ZZZZZZZ";q2<="ZZZZZZZ";END CASE;y<=q;y1<=q1;y2<=q2;END PROCESS;END;4 编译及仿真程序的编译及仿真5 硬件调试与结果分析本设计就是利用芯片ACEX1K系列的EP1K30TC144-3，管脚分配如下：实验符号对应附录符号引脚号Input0PIO1327Input1PIO1226Input2PIO1123Input3PIO1022Input4PIO921y10PIO4087y11PIO4188y12PIO4289y13PIO4390y14PIO4491y15PIO4592y16PIO4695y PIO2339y20PIO3273y21PIO3378y22PIO3479y23PIO3580y24PIO3681y25PIO3782y26PIO3883底层文件的编译及仿真没有遇到错误，倒是顶层文件的设计，编译，方正遇到了一些错误，不过经过我的细心查找都得到了圆满的解答，最值得引起的注意就是引脚的锁定，要注意锁定引脚的顺序，输入的引脚锁定比较随意，数码管的引脚锁定容不得丁点儿错误，第一次我就误将引脚的顺序逆序锁定了，这样在硬件调试的时候数码管显示的数字就和输入不一样。
三人表决器报告
三人表决器报告1. 摘要本文档是对三人表决器的详细报告，包括设计原理、功能特点以及使用场景等方面的介绍。
三人表决器是一种基于多人决策的工具，通过对多个人的表决结果进行统计和分析，以实现决策的公平和有效。
2. 引言在现实生活中，决策常常需要多个人共同参与。
然而，在多人参与的决策过程中，可能会出现意见不统一、讨论难以达成共识的情况。
三人表决器的出现能够帮助解决这类问题。
三人表决器是一种简单而又有效的工具，可以帮助多个人快速完成决策过程，并保证最终结果的公平和合理性。
3. 设计原理三人表决器的设计基于以下原理：3.1. 多数决原则三人表决器采用的是多数决原则。
也就是说，在决策过程中，只有获得多数人的支持才能最终采取行动。
这样做的好处是能够避免因为个别人的意见而导致决策失去公正性和有效性。
3.2. 匿名投票为了保证每个人能够真实地表达自己的意见，三人表决器采用匿名投票的方式，即投票参与者的身份不会被泄露。
这种设计可以有效地防止潜在的压力或影响对投票结果的干扰。
4. 功能特点三人表决器具有以下功能特点：4.1. 快速决策三人表决器的设计目标之一是能够快速进行决策。
参与者只需在规定的时间内投票，即可得出最终结果，避免无限的讨论和拖延。
4.2. 可视化结果三人表决器可以通过可视化方式展示投票结果。
这样可以让参与者直观地了解整体的投票情况，有助于各方更好地理解和接受最终结果。
4.3. 定制化选项三人表决器支持定制化选项，即参与者可以根据需要设定不同的选项。
这样能够更好地适应不同场景下的决策需求。
5. 使用场景三人表决器适用于以下场景：5.1. 团队决策在团队中，常常需要进行一些重要的决策，如项目方向、资源分配等。
使用三人表决器可以帮助团队成员快速达成共识，减少决策时间。
5.2. 会议投票在会议期间，可能会出现一些需要快速决策的问题，如提案通过与否、预算审批等。
通过使用三人表决器，可以高效地完成这些决策过程。
5.3. 民主决策在一些组织或社区中，民主决策是一种重要的决策方式。
三人表决器仿真实验分析
三人表决器摘要本次设计的三人表决器，是投票系统中的客户端，是一种代表投票或举手表决的表决装置。
表决时，与会的有关人员只要按动各自表决器上“赞成”“反对”“弃权”的某一按钮，荧光屏上即显示出表决结果。
在三人表决器中三个人分别用手指拨动开关S W1、S W2、S W3来表示自己的意愿，如果对某决议同意，各人就把自己的指拨开关拨到高电平（上方），不同意就把自己的指拨开关拨到低电平（下方）。
表决结果用L E D（高电平亮）显示，如果决议通过那么实验板上L2亮；如果不通过那么实验板上L1亮；如果对某个决议有任意二到三人同意，那么此决议通过，L2亮；如果对某个决议只有一个人或没人同意，那么此决议不通过，L1亮。
一．任务设计三人表决器电路，并在仿真软件上验证电路的正确性。
二．目标掌握三人表决器电路的结构。
学会仿真软件数字部分的操作。
三.要求1复习三人表决器电路的设计步骤。
2熟悉用集成电路的引脚位置及各引脚用途。
3使用TTL门电路时，一定要正确连接电源端和接地端4按集成电路引脚图正确接线，芯片电源引脚不要接错，以免损坏芯片，影响实验正常进行。
四．实训工具及设备电脑一台；Mult isi m软件五.仿真电路图六．设计的主要内容：按照设计题目，根据所学的组合逻辑所学的知识及数字电路和嵌入式的知识完成三人表决器的设计，使之能够满足表决时少数服从多数的表决规则，根据逻辑真值表和逻辑表达式完成表决功能。
七.三人表决器概述：1.三人表决器的功能描述三个人分别用手指拨动开关S W1、S W2、S W3来表示自己的意愿，如果对某决议同意，各人就把自己的指拨开关拨到高电平（上方），不同意就把自己的指拨开关拨到低电平（下方）。
表决结果用LE D （高电平亮）显示，如果决议通过那么实验板上L2亮；如果不通过那么实验板上L1亮；如果对某个决议有任意二到三人同意，那么此决议通过，L2亮；如果对某个决议只有一个人或没人同意，那么此决议不通过，L1亮2.三人表决器”的逻辑功能表决结果与多数人意见相同。
三人表决器五人表决器的实验报告
三人表决器、五人表决器的实验报告
一 实验目的
1、熟悉Quartus II 软件的基本操作
2、学习使用Verilog HDL 进行设计输入
3、逐步掌握软件输入、编译、仿真的过程 二 实验说明
三人表决器真值表:
输入信号
输出信号
B1 B2 B3 u 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1
1
1
1
逻辑表达式:U=
b1
b2 voter u
b3
本次实验就是要设计一个三人表决器。
该电路应有两个数据输入端口b1,b2,b3,电路的输出端口为voter(u 输出信号)。
三实验要求
1、完成三人表决器的Verilog HDL程序代码输入并进行仿真
2、采用结构描述方式与数据流描述方式
3、完成对设计电路的仿真验证
四、实验过程
(1)三人表决器:
程序代码
仿真结果
五人表决器:
程序代码
仿真结果
五、实验体会
通过三人表决器与五人表决器的设计,使我们更加熟悉Quartus 软件进行数字系统设计的步骤,以及运用Verilog HDL进行设计输入,并掌握三人表决器与五人表决器的逻辑功能与设计原理,逐步理解功能仿真与时序仿真波形。
三人表决器与五人表决器大体相似,并没有太大的区别。
课程设计试验报告 5人表决器
武汉纺织大学《数字逻辑》课程设计报告题目：5人表决器院系：数学与计算机学院专业班级：计科094学号：0904681223学生姓名：李勤指导教师：朱勇2011年 6 月2 日一、引言设计一个五人表决器，掌握异步清零以及锁存器的工作机制，掌握QuartusII软件的使用方法以及GW48型SOPC开发平台中的输入输出模式配置方法。
二、系统介绍：主要仪器是PC机、DICE-EH2000 EDA实验开发系统，用到的器件是ACEX1K系列EP1K30TC144-3的芯片。
三、设计任务及设计原理：v_in：表决信号输入端，高电平为赞成，低电平为反对；lock：判决锁存信号，上升沿表决结束，锁存表决输入信号，并计算输出表决信息；clr：清零信号，高电平有效，进入新的一次表决过程；v_over：表决结束信号，高电平有效，清零信号有效后，此信号为低电平。
num_agr：BCD码输出显示表决结果中赞成的人数；num_opp：BCD码输出显示表决结果中反对的人数；v_out：对应显示每个表决信号的状态；led_agr：判决结果为赞成时有效；led_opp：判决结果为反对时有效首先在QuartusII上进行功能和时序仿真，之后通过器件及其端口配置下载程序到SOPC开发平台中。
在硬件实现中：1.用实验平台的拨动开关实现5人表决的输入信号(v_in)：注：要求使用最右面5个开关。
2. 用实验平台的按键实现清零(clr)和锁存(lock)信号：注：采用模式4的输入方式，要求使用键7实现清零(clr)、键6实现锁存(lock)。
(模式4的I/O设置见附录)3. 用实验平台的数码管实现赞成和反对人数的显示：注：要求使用数码管6显示赞成票数、数码管5显示反对票数。
4. 用实验平台的LED发光阵列实现表决结果和每人的表决信号：注：要求LED1显示判决赞成(led_agr)信号，LED8显示判决反对(led_opp)信号。
LED4、LED5、LED6同时显示判决结束信号。
三人表决器电路设计实验报告小红书
三人表决器电路设计实验报告小红书本文主要介绍三人表决器电路设计实验报告，该实验旨在设计一种能够实现多人表决并且可以显示表决结果的电路。
实验采用了数字电路设计的相关知识和技术，最终成功实现了预期的功能。
以下是实验的详细过程和结果展示。
一、实验背景三人表决器是一种可以用来处理多人表决的电路，通过设计能够实现多人表决并根据表决结果显示不同的反馈。
该电路可用于各种投票场合，如会议室、学生议会或大型活动等。
二、实验原理三人表决器电路由多个基本组件构成，包括开关、计数器、显示器等。
主要原理是通过开关输入的二进制编码来计数，然后根据计数结果来显示不同的反馈。
由于本实验是基于数字电路设计，涉及了二进制算术、逻辑运算以及组合电路等相关知识。
三、实验材料和步骤实验所需材料：（1）开发板：FPGA开发板（2）元器件：LED灯、计数器模块、开关、电路板实验步骤：（1）原理和电路设计确定并使用EDA软件进行电路图设计。
（2）电路原型制作，验收并进行调试（3）连接电路，在开发板上植入（或flash）bit文件。
（4）将开关、LED灯和计数器模块等电路元件安装在电路板上。
（5）通过开关输入不同的二进制编码，以观察显示器的反馈结果。
四、实验结果分析在实验进行过程中，我们成功地完成了电路的设计、制作和测试，并达到了预期的实验目的。
在实验中，我们通过FPGA开发板编写了硬件描述语言（HDL）来描述电路，并成功将其烧录进开发板中。
在测试的过程中，我们使用了开关来输入二进制编码，并且观察到了不同的计数结果。
同时，我们还观察到了预期的反馈结果，包括LED灯逐个亮起、提示声音和不同的计数显示。
总结：本次实验成功地实现了三人表决器电路设计的目的，我们通过HDL 语言进行了电路设计，利用开发板和相关元器件完成了电路的制作，并通过实验测试获得了较好的实验结果。
该实验不仅增强了我们对数字电路设计的理解和实践能力，同时也扩展了我们的应用技能，有助于提高实际工作中数字电路设计的水平。
三人表决项目报告
三人表决器项目报告系别：专业：姓名：指导老师：学号：摘要本次设计的三人表决器，是投票系统中的客户端，是一种代表投票或举手表决的表决装置。
表决时，与会的有关人员只要按动各自表决器上“赞成”“反对”。
在三人表决器中三个人分别用开关SW1、SW2、SW3的状态来表示自己的意愿。
1、项目功能三个人分别用手指拨动开关SW1、SW2、SW3来表示自己的意愿，如果对某决议同意，各人就把自己的指拨开关拨到高电平，不同意就把自己的指拨开关拨到低电平。
表决结果用LED（高电平亮）显示，如果两个及其两个以上通过那么实验板上LED灯亮，如果没有人通过或者只有一人通过没通过则不亮。
2、项目目标1. 熟悉逻辑函数的表示方法与化简方法；2. 正确理解数字电路的要求，能知道与门、或门、非门的含义。
3. 了解要用到的每个芯片的引脚是什么门电路并且运用。
3、实验器材：输入输出模块,面包板,芯片74LS20、74LS00、74LS138、74LS153，导线四、实验步骤1、得出真值表和卡诺图设：A、B、C分别代表三个输入,同意为1,不同意为0;Y为输出,通过为1,不通过为0。
有真值表可得出卡诺图如下：由卡诺图可知化简后表达式如下：Y=BC+AC+AB2、设计电路，接入输入输出模块进行试验方案一：芯片74LS00与74LS2074 LS00是四-二输入与非门，它内部有四个与非门，每个与非门有两个输入端、一个输入端。
74 LS20是二-四输入与非门，它内部有两个与非门，每个与非门有四个输入端、一个输出端。
74 LS00、74 LS20引脚及内部电路图（1-1）图1-1： 74LS00 74 LS20 电路图接法如下：74LS00的VCC与74LS20的VCC接5V的直流电，两块芯片的7脚都接地；74LS00的1、13脚接输入端A；2、5脚接输入端B；4、12脚接输入端C。
74LS的11、3、6脚接在74LS20的1、2、4脚上；74LS20的6脚为输出Y。
三人表决器c语言实验报告,项目一：三人表决器的逻辑电路设计与制作
三⼈表决器c语⾔实验报告,项⽬⼀：三⼈表决器的逻辑电路设
计与制作
三⼈表决器的逻辑电路设计与制作
⼀：设计要求
1.对电路图的原理进⾏分析 ，并对原理图进⾏改良。
⽤仿真软件进⾏仿真调试，弄清楚电路的⼯作原理。
2.熟悉各元件的性能和设置元件的参数。
3.对原件的性能进⾏评估和替换，⽤性能和使⽤范围更好，更常⽤的原件进⾏替换，使⾃⼰实际是原件更接近实际使⽤。
4.原件安装符合⼯艺要求，既考虑其性能⼜应美观整齐。
焊接原件要注意焊点的圆润。
5.学会数字逻辑电路的设计⽅法。
6.培养⾃⼰的分析故障和解决问题的能⼒。
⼆：原件清单
电阻、芯⽚、按钮、发光⼆级管、电源 2. 原件的检测
(1)电阻的检测：先⽤⾊环法对电阻进⾏读书，然后再⽤万⽤表打到相应的电阻档对电阻进⾏⼀步的检测。
(2)发光⼆极管的检测：将万⽤表打⾄欧姆档*10K，万⽤表的表笔对发光⼆极管进⾏反接，如果发光⼆级管会发光，那么说明该发光⼆级管是好的。
(3)按钮的检测：将万⽤表打⾄欧姆档*1K，⽤万⽤表的表笔接在按钮的两端，如果万⽤表打到⽆穷⼤，按下按钮万⽤表的指针达到零，那么说明该按钮接通了，也是好的；反之是坏的。
三：三⼈表决器的逻辑电路的设计 (1)完成真值表
Y=A’BC+AB’C+ABC’+ABC (3)卡诺图
BC A 0 1
⽤代数法和卡诺图法化简：。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
三人表决器、五人表决器的实验报告
一 实验目的
1.熟悉Quartus II 软件的基本操作
2.学习使用Verilog HDL 进行设计输入
3.逐步掌握软件输入、编译、仿真的过程 二 实验说明
三人表决器真值表：
输入信号
输出信号
B1 B2 B3 u 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1
1
1
1
逻辑表达式：U=
b1
b2 voter u
本次实验是要设计一个三人表决器。
该电路应有两个数据输入端口b1,b2,b3，电路的输出端口为voter(u
三实验要求
1、完成三人表决器的Verilog HDL程序代码输入并进行仿真
2、采用结构描述方式和数据流描述方式
3、完成对设计电路的仿真验证
四、实验过程
（1）三人表决器：
程序代码
仿真结果
五人表决器：
程序代码
仿真结果
五、实验体会
通过三人表决器和五人表决器的设计，使我们更加熟悉Quartus 软件进行数字系统设计的步骤，以及运用Verilog HDL进行设计输入，并掌握三人表决器和五人表决器的逻辑功能和设计原理，逐步理解功能仿真和时序仿真波形。
三人表决器和五人表决器大体相似，并没有太大的区别。