三人表决器EDA实验
EDA 数字逻辑 三人表决器
实验：三人表决器的设计1．实验目的学会组合逻辑电路的分析和设计方法。
2．理论准备1）组合逻辑电路的分析方法a)给定逻辑电路→输出逻辑函数式一般从输入端向输出端逐级写出各个门输出对其输入的逻辑表达式，从而写出整个逻辑电路的输出对输入变量的逻辑函数式。
必要时，可进行化简，求出最简输出逻辑函数式。
b)列真值表将输入变量的状态以自然二进制数顺序的各种取值组合代入输出逻辑函数式，求出相应的输出状态，并填入表中，即得真值表。
c)分析逻辑功能通常通过分析真值表的特点来说明电路的逻辑功能。
2）组合逻辑电路的设计方法。
a)进行逻辑抽象,列出真值表。
注意：逻辑抽象时要给出每个变量的含义及01的含义b)根据真值表，写出逻辑函数表达式。
c)将输出逻辑函数化简d)据输出逻辑函数画逻辑图。
3．实验内容设计一个三人（用A、B、C代表）表决电路。
要求A具有否决权，即当表决某个提案时，多数人同意且A也同意时，提案通过。
用与非门实现。
4．设计过程1）分析设计要求，列出真值表。
设A、B、C三人表决同意提案时用1表示，不同意时用0表示；Y为表决结果，提案通过用1表示，通不过用0表示，同时还应考虑A具有否决权。
由此可列出表3所示的真值表。
表3 三人表决器的真值表2）根据真值表，写出逻辑函数表达式。
Y=C AB C B A ABC ++3）将输出逻辑函数化简后，变换为与非表达式。
Y=AC AB ∙4）据输出逻辑函数画逻辑图。
根据上式可画出图2所示的逻辑图。
图2 三人表决器逻辑图5）在MaxplusII 中输入原理图、编译、仿真、下载。
假如采用结构图___，引脚信息如下图所示 5.实验结果及分析1)仿真后，波形图如下所示:图3 三人表决器仿真波形图2）硬件测试结果:将输入变量A 、B 、C 的状态，观察输出端的变化，并将结果记录到表4中。
表4 三人表决器实验结果3)结果分析A 具有否决权。
当A 输入低电平,即A 不同意时,无论B,C 都为高电平还是低电平，提案不能通过；当A 输入高电平,即A 同意时,只要B 、C 只要有一个输入高电平，即只要有一人同意，提案通过。
三人多数表决电路
实验十九三人多数表决电路的设计一、设计目的1、掌握用门电路设计组合逻辑电路的方法。
2、掌握用中规模集成组合逻辑芯片设计组合逻辑电路的方法。
3、要求同学们能够根据给定的题目，用几种方法设计电路。
二、设计要求1、用三种方法设计三人多数表决电路。
2、分析各种方法的优点和缺点。
3、思考四人多数表决电路的设计方法。
要求用三种方法设计一个三人多数表决电路。
要求自拟实验步骤，用所给芯片实现电路。
三、参考电路设按键同意灯亮为输入高电平（逻辑为1），否则，不按键同意为输入低电平（逻辑为0）。
输出逻辑为1表示赞成；输出逻辑为0表示表示反对。
根据题意和以上设定，列逻辑状态表如表19-1。
6、7、8项。
故，表决器的辑逻表达式应是：从化简后的逻辑表达式可知，前一项括号中表达的是一个异或门关系。
因此，作逻辑图如下。
图19—1 三人表决电路经常用来设计组合逻辑电路的MSI芯片主要是：译码器和数据选择器。
设计步骤前几步同上，写出的逻辑函数表达式可以不化简，直接用最小项之和的形式，然后根据题目要求选择合适的器件，并且画出原理图实现。
四、实验设备与器件本实验的设备和器件如下：实验设备：数字逻辑实验箱，逻辑笔，万用表及工具；实验器件：74LS00、74LS20、74LS138、74LS153等。
五、实验报告要求1、写出具体设计步骤，画出实验线路。
2、根据实验结果分析各种设计方法的优点及使用场合。
实验二十 序列脉冲检测器的设计一、设计目的1、学习时序逻辑电路的设计与调试方法。
2、了解序列脉冲发生器和序列脉冲检测器的功能区别及设计方法。
二、设计要求及技术指标1、设计一个序列脉冲检测器，当连续输入信号110时，该电路输出为1，否则输出为0。
2、确定合理的总体方案。
对各种方案进行比较，以电路的先进性、结构的繁简、成本的高低及制作的难易等方面作综合比较。
自拟设计步骤，写出设计过程，选择合适的芯片，完成画出电路图。
3、组成系统。
在一定幅面的图纸上合理布局，通常是按信号的流向，采用左进右出的规律摆放各电路，并标出必要的说明。
三人表决器五人表决器的实验报告
三人表决器、五人表决器的实验报告
一 实验目的
1、熟悉Quartus II 软件的基本操作
2、学习使用Verilog HDL 进行设计输入
3、逐步掌握软件输入、编译、仿真的过程 二 实验说明
三人表决器真值表:
输入信号
输出信号
B1 B2 B3 u 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1
1
1
1
逻辑表达式:U=
b1
b2 voter u
b3
本次实验就是要设计一个三人表决器。
该电路应有两个数据输入端口b1,b2,b3,电路的输出端口为voter(u 输出信号)。
三实验要求
1、完成三人表决器的Verilog HDL程序代码输入并进行仿真
2、采用结构描述方式与数据流描述方式
3、完成对设计电路的仿真验证
四、实验过程
(1)三人表决器:
程序代码
仿真结果
五人表决器:
程序代码
仿真结果
五、实验体会
通过三人表决器与五人表决器的设计,使我们更加熟悉Quartus 软件进行数字系统设计的步骤,以及运用Verilog HDL进行设计输入,并掌握三人表决器与五人表决器的逻辑功能与设计原理,逐步理解功能仿真与时序仿真波形。
三人表决器与五人表决器大体相似,并没有太大的区别。
三人表决器
实验名称：组合逻辑电路的设计及功能测试 实验项目：用TTL 与非门设计一个三人表决器。
设备及器件：自制数字实验平台，直流稳压电源，万用表，74LS00,74LS10 （一）设计：1、任务分析：设有A 、B 、C 三人，同意用"1"表示，反对用"0"表示；表决结果为F ， 决议通过用"1"表示，不通过用"0"表示。
2、根据任务要求，不难列出真值表：3、根据真值表画卡诺图4、根据卡诺图，圈"1"，得函数表达式：F=AB+AC+BC由于题目要求用TTL 与非门完成，所以需将表达式转化成：BC AC AB F ∙∙=5、根据函数表达式，画逻辑电路图（二）实验：1、搭建电路；在面包板上插上芯片，并连线。
选择自制数字实验平台上的逻辑电平开关组（拨码开关）任意3个为A、B、C；选择自制数字实验平台上的逻辑电平指示（LED）任意1个为F；2、用直流稳压电源提供+5V电压（用万用表测），接入电路（注意地线也要接哟）；3、拨动开关，观察LED，分析实测数据即可知道设计以及电路连接是否正确了。
4、记录数据（记录在实验日志上）。
三人表决器的vhdl的实现与仿真(2011-04-25 19:41:48)转载▼分类：EDA技术标签：杂谈一、任务要求根据所学的组合逻辑所学的知识及数字电路和嵌入式的知识完成三人表决器的设计，使之能够满足表决时少数服从多数的表决规则，根据逻辑真值表和逻辑表达式完成表决功能。
二、功能描述三个人分别用手指拨动开关SW1、SW2、SW3来表示自己的意愿，如果对某决议同意，各人就把自己的指拨开关拨到高电平，不同意就把自己的指拨开关拨到低电平。
表决结果用LED（低电平亮）显示，如果决议通过那么实验板上L1亮；如果不通过那么实验板上L1不亮；如果对某个决议有任意二到三人同意，那么此决议通过，L1亮；如果对某个决议只有一个人或没人同意，那么此决议不通过，L1不亮。
三人表决器仿真实验分析
三人表决器摘要本次设计的三人表决器，是投票系统中的客户端，是一种代表投票或举手表决的表决装置。
表决时，与会的有关人员只要按动各自表决器上“赞成”“反对”“弃权”的某一按钮，荧光屏上即显示出表决结果。
在三人表决器中三个人分别用手指拨动开关S W1、S W2、S W3来表示自己的意愿，如果对某决议同意，各人就把自己的指拨开关拨到高电平（上方），不同意就把自己的指拨开关拨到低电平（下方）。
表决结果用L E D（高电平亮）显示，如果决议通过那么实验板上L2亮；如果不通过那么实验板上L1亮；如果对某个决议有任意二到三人同意，那么此决议通过，L2亮；如果对某个决议只有一个人或没人同意，那么此决议不通过，L1亮。
一．任务设计三人表决器电路，并在仿真软件上验证电路的正确性。
二．目标掌握三人表决器电路的结构。
学会仿真软件数字部分的操作。
三.要求1复习三人表决器电路的设计步骤。
2熟悉用集成电路的引脚位置及各引脚用途。
3使用TTL门电路时，一定要正确连接电源端和接地端4按集成电路引脚图正确接线，芯片电源引脚不要接错，以免损坏芯片，影响实验正常进行。
四．实训工具及设备电脑一台；Mult isi m软件五.仿真电路图六．设计的主要内容：按照设计题目，根据所学的组合逻辑所学的知识及数字电路和嵌入式的知识完成三人表决器的设计，使之能够满足表决时少数服从多数的表决规则，根据逻辑真值表和逻辑表达式完成表决功能。
七.三人表决器概述：1.三人表决器的功能描述三个人分别用手指拨动开关S W1、S W2、S W3来表示自己的意愿，如果对某决议同意，各人就把自己的指拨开关拨到高电平（上方），不同意就把自己的指拨开关拨到低电平（下方）。
表决结果用LE D （高电平亮）显示，如果决议通过那么实验板上L2亮；如果不通过那么实验板上L1亮；如果对某个决议有任意二到三人同意，那么此决议通过，L2亮；如果对某个决议只有一个人或没人同意，那么此决议不通过，L1亮2.三人表决器”的逻辑功能表决结果与多数人意见相同。
三人表决器电路设计实验报告小红书
三人表决器电路设计实验报告小红书本文主要介绍三人表决器电路设计实验报告，该实验旨在设计一种能够实现多人表决并且可以显示表决结果的电路。
实验采用了数字电路设计的相关知识和技术，最终成功实现了预期的功能。
以下是实验的详细过程和结果展示。
一、实验背景三人表决器是一种可以用来处理多人表决的电路，通过设计能够实现多人表决并根据表决结果显示不同的反馈。
该电路可用于各种投票场合，如会议室、学生议会或大型活动等。
二、实验原理三人表决器电路由多个基本组件构成，包括开关、计数器、显示器等。
主要原理是通过开关输入的二进制编码来计数，然后根据计数结果来显示不同的反馈。
由于本实验是基于数字电路设计，涉及了二进制算术、逻辑运算以及组合电路等相关知识。
三、实验材料和步骤实验所需材料：（1）开发板：FPGA开发板（2）元器件：LED灯、计数器模块、开关、电路板实验步骤：（1）原理和电路设计确定并使用EDA软件进行电路图设计。
（2）电路原型制作，验收并进行调试（3）连接电路，在开发板上植入（或flash）bit文件。
（4）将开关、LED灯和计数器模块等电路元件安装在电路板上。
（5）通过开关输入不同的二进制编码，以观察显示器的反馈结果。
四、实验结果分析在实验进行过程中，我们成功地完成了电路的设计、制作和测试，并达到了预期的实验目的。
在实验中，我们通过FPGA开发板编写了硬件描述语言（HDL）来描述电路，并成功将其烧录进开发板中。
在测试的过程中，我们使用了开关来输入二进制编码，并且观察到了不同的计数结果。
同时，我们还观察到了预期的反馈结果，包括LED灯逐个亮起、提示声音和不同的计数显示。
总结：本次实验成功地实现了三人表决器电路设计的目的，我们通过HDL 语言进行了电路设计，利用开发板和相关元器件完成了电路的制作，并通过实验测试获得了较好的实验结果。
该实验不仅增强了我们对数字电路设计的理解和实践能力，同时也扩展了我们的应用技能，有助于提高实际工作中数字电路设计的水平。
实验五 三人表决器实验报告
实验五三人表决器实验报告一、实验目的本次实验的主要目的是设计并实现一个三人表决器，通过逻辑门电路来判断三个输入信号的多数情况，从而输出相应的表决结果。
通过这个实验，我们将深入理解数字逻辑电路的基本原理和设计方法，提高我们的电路分析和设计能力。
二、实验原理三人表决器的功能是当有两个或三个输入为“1”时，输出为“1”；否则，输出为“0”。
我们可以使用逻辑门电路来实现这个功能。
首先，我们可以使用与门和或门来构建这个电路。
将三个输入信号分别标记为 A、B、C。
我们先将 A、B 进行与运算，得到结果 D；再将 B、C 进行与运算，得到结果 E；然后将 A、C 进行与运算，得到结果 F。
接着，将 D、E、F 进行或运算，得到结果 G。
最后，将 G 再进行一次非运算，就得到了最终的表决结果 Y。
其逻辑表达式为：Y ＝（（A ∧ B）∨（B ∧ C）∨（A ∧ C））。
三、实验器材1、数字电路实验箱2、 74LS00 四 2 输入与非门芯片3、 74LS08 四 2 输入与门芯片4、 74LS32 四 2 输入或门芯片5、导线若干四、实验步骤1、按照实验原理，在数字电路实验箱上连接电路。
将 74LS00、74LS08 和 74LS32 芯片插入相应的插槽中，并使用导线将各个芯片的引脚连接起来，形成完整的三人表决器电路。
2、连接输入信号。
将三个开关分别连接到 A、B、C 输入端口，用于模拟三个表决人的表决情况。
3、观察输出结果。
打开实验箱电源，通过拨动三个开关的状态（“0”表示反对，“1”表示赞成），观察输出端口的指示灯状态，以确定表决结果。
4、记录实验数据。
分别记录不同输入组合情况下的输出结果，并填写在实验表格中。
五、实验数据及结果分析｜输入 A ｜输入 B ｜输入 C ｜输出 Y ｜｜｜｜｜｜｜ 0 ｜ 0 ｜ 0 ｜ 0 ｜｜ 0 ｜ 0 ｜ 1 ｜ 0 ｜｜ 0 ｜ 1 ｜ 0 ｜ 0 ｜｜ 1 ｜ 0 ｜ 0 ｜ 0 ｜｜ 0 ｜ 1 ｜ 1 ｜ 1 ｜｜ 1 ｜ 0 ｜ 1 ｜ 1 ｜｜ 1 ｜ 1 ｜ 0 ｜ 1 ｜｜ 1 ｜ 1 ｜ 1 ｜ 1 ｜通过对实验数据的分析，我们可以发现，当输入为000、001、010、100 时，输出为 0；当输入为 011、101、110、111 时，输出为 1，这与我们预期的三人表决器的功能完全一致。
EDA三人表决器
设计要求 外部框图及功能表 思路 源程序说明 波形仿真及结果分析
1
设计要求
有A,B,C三名裁判,当有两名或两名以 上裁判认为选手合格时才发出合格信 号，且A具有否决权。
2
外部结构框图及功能表
功能真值表
输入
ห้องสมุดไป่ตู้输出
a(0) a(1) a(2) y
0 00 0 0 01 0 0 10 0 0 11 0 1 00 0 1 01 1 1 10 1
2.学会了一些编程语句，我觉得最关键的还是要有一个清晰的思 路来进行设计。
3.程序设计中难免会遇到问题，我们可以利用软件来帮助我们找 出问题，然后再进行修改，同时对这些问题进行记录以免以后 犯同样的错误。
7
3
1 11 1
源程序说明
4
思路
If(a(0)='1‘ and a(1)='0‘ and a(2)='0')
Y<=‘0’;
elsif(a(0)='0') then
y<='0';
Else y<='1';
5
波形仿真及分析结果
6
总结
1.在这次的程序设计中，基本掌握了VHDL程序的基本结构，对 软件的运用也更熟练了一些。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
三人表决器
1、实验目的
掌握在Quartus Ⅱ开发环境下，运用硬件描述语言输入法对“三人表决器”进行设计输入、编译、调试和仿真的方法。
“三人表决器”电路的输入为SW1、SW2 和SW3，输出为L3 和L4，位宽均为1 位。
当SW1、SW2 和SW3中有超过2个以上的输入为1时，要求熟悉整个设计流程，从打开、建立文档、编辑、编译、建立激励信号波形及最后仿真的整个过程。
2、实验内容
（1）在Quartus Ⅱ开发环境下，建立工程，并将三人表决器的硬件描述语言程序输入；
（2）完成编译、调试和仿真，分析实验仿真结果，并判断其正确性。
3、教学形式
（1）本实验为验证型实验，学生在实验前预习实验指导书；
（2）指导教师应该在实验前阐述实验目的、内容、方法和步骤，并且就实验中的难点和注意事项进行一定的说明；
（3）实验结束之后，学生按照实验报告的书写格式自行完成实验报告。
4、应达到的实验能力标准
（1）能熟练地在Quartus Ⅱ开发环境下，建立工程，并将三人表决器的硬件描述语言程序输入；
（2）能熟练地进行编译和调试，排除编译后的错误；
（3）正确地在仿真之前进行功能仿真的设置，并熟练地完成功能仿真；
（4）掌握基于ACEX1K系列EP1K30TC144-3器件的时序仿真方法。
5、实验原理
三个人分别用拨位开关SW1、SW2、SW3 来表示自己的意愿，如果对某决议同意，各人就把自己的拨位开关拨到高电平，不同意就把自己的拨位开关拨到低电平。
表决结果用LED （高电平亮）显示，如果决议通过那么实验板上L3 灯亮；如果不通过那么实验板上L3 灯不亮；如果对某个决议有任意二到三人同意，那么此决议通过，L3 亮；如果对某个决议只有一个人或没人同意，那么此决议不通过，L3 灯不亮。
6、实验步骤
双击Quartus4. 2 图标，启动Quartus4. 2，并新建工程
将弹出下图窗口，选择Project的目录
在弹出的文本窗体中输入下面语句
//三人表决器majority_voter.v
module MAJORITY_VOTER(SW1,SW2,SW3,L3,L4); output L3,L4;
wire L3,L4;
input SW1,SW2,SW3;
assign L3=(SW1&&SW2)||(SW1&&SW3)||(SW2&&SW3); assign L4=!L3;
endmodule
保存Verilog HDL文件，点击保存文件按钮或File->Save，
（注：该工程中只有一个文件，我们是把这个文件作为顶层文件，该文件的文件名必须和工程名相同，并且文件中模块名必须和该文件的文件名相同）
指定芯片
编译运行
波形仿真
NEW-----Vector Waveform File
双击----LIST
编译仿真
下载
此时系列会识别并口和下载电缆，如下图（注：对系统而言Byteblaster 和ByteblasterMV 都认为ByteblasterMV）
我们将看到蓝色跳不断充满，当显示100％时下载成功。
通过测试，设计的表决器功能完全正确
计或原理图；给出程序分析报告、仿真波形图、硬件下载实验结果及其分析报告。