运算器组成实验
计算机组成原理实验三运算器
实验三：八位运算器组成实验一：实验目的：1：掌握运算器的组成原理、工作原理；2：了解总线数据传输结构；3：熟悉简单的运算器的数据通路与控制信号的关系；4：完成给定数据的算术操作、逻辑操作；二：实验条件：1：PC机一台；2：MAX+PLUSⅡ软件；三：实验内容（一）1：所用到的芯片74181：四位算术逻辑运算单元；74244：收发器（双向的三态缓冲器）74273：八位D触发器；74374：八位D锁存器；74163：八进制计数器；7449：七段译码器2:实验电路图（1）运算器电路图（A）数据输入电路由两个十六进制计数器连接成16*16=256进制的计数器，可以实现八位的输入。
（B）运算功能选择电路由一个十六进制计数器组成，可以实现16种不同运算的选择。
再加上逻辑运算器上的M位和Cn位的选择，一共可以实现16*3=48种运算功能。
内部由一个74163构成。
内部结构：（C）数码管扫描显示电路由一个扫描电路scan和一个七段译码器7449组成，scan 内部是一个二选一的多路复用器。
scan内部结构：（D）运算器电路图（2）波形仿真图（A）输入两个数A=05H,B=0AH,O5H DR1,0AH DR2,并通过经由74181在总线上显示。
（B ）对两个数进行各种数学运算和逻辑运算。
加法运算：输出控制：s4s3s2s1=0001,M=0,CN=0 输出使能：ALU_BUS=0 计算结果：05H+0AH=10H四：实验内容（二）给定A,B两个数，设A=05H,B=0AH,完成几种常见的算术运算和逻辑运算画出运算的波形和仿真图（1）逻辑运算：A and B,A or B,取反/A,A⊙B,A⊕B;（2）算术运算：A加B，A加B（带进位），A减B；（3）复合运算：A加B 减（（/A）〃B）加B；（/(A⊙B)减（A⊕B）））加1计算(A加B)减((/A)〃B)后需要重新送入数据B，存入R5并且装载到LDDR2中。
运算器实验实验报告(计算机组成原理)
运算器实验实验报告（计算机组成原理）西安财经学院信息学院《计算机组成原理》实验报告实验名称运算器实验实验室实验楼 418实验日期第一部分8 位算术逻辑运算实验一、实验目的 1、掌握算术逻辑运算器单元 ALU（74LS181）的工作原理。
2、掌握简单运算器的数据传送通路组成原理。
3、验证算术逻辑运算功能发生器 74LSl8l 的组合功能。
4、按给定数据，完成实验指导书中的算术／逻辑运算。
二、实验内容 1 、实验原理实验中所用的运算器数据通路如图 1－1 所示。
其中运算器由两片 74LS181以并/串形成 8 位字长的 ALU 构成。
运算器的输出经过一个三态门 74LS245(U33)到内部数据总线 BUSD0～D7 插座 BUS1～2 中的任一个（跳线器JA3 为高阻时为不接通），内部数据总线通过 LZD0～LZD7 显示灯显示；运算器的两个数据输入端分别由二个锁存器 74LS273（U29、U30）锁存，两个锁存器的输入并联后连至内部总线BUS，实验时通过 8 芯排线连至外部数据总线 E_D0～D7 插座E_J1～E_J3 中的任一个；参与运算的数据来自于 8 位数据开并KD0～KD7，并经过一三态门 74LS245（U51）直接连至外部数据总线 E_D0～E_D7，通过数据开关输入的数据由 LD0～LD7 显示。
图 1-1 中算术逻辑运算功能发生器 74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M 并行相连后连至 6 位功能开关，以手动方式用二进制开关 S3、S2、S1、S0、CN、M 来模拟74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M；其它电平控制信号 LDDR1、LDDR2、ALUB`、SWB`以手动方式用二进制开关 LDDR1、LDDR2、ALUB、SWB 来模拟，这几个信号姓名学号班级年级指导教师李芳有自动和手动两种方式产生，通过跳线器切换，其中ALUB`、SWB`为低电平有效，LDDR1、LDDR2 为高电平有效。
实验2： 运算器组成实验 ----独立方式
河北环境工程学院《计算机组成原理》实验报告作者：系（部）：专业班级：学号：成绩：__________________评阅教师：__________________年月日一、实验目的（1）熟悉逻辑测试笔的使用方法（2）熟悉 TEC-8 模型计算机的节拍脉冲 T1、T2、T3（3）熟悉双端口通用寄存器组的读写操作（4）熟悉运算器的数据传送通路（5）验证 74LS181 的加、减等各种功能（6）按照表中提供的功能自行验证其中几种即可二、预习内容1.什么是机器字长？2.4位操作码可包含多少条指令？3.预习实验指导书相关内容，熟悉实验步骤。
4.复习本次实验所用的各种数字集成电路的性能及工作原理三、实验环境及主要器件1．TEC-8实验系统 1台2. 逻辑测试笔 1支四、实验内容1、用逻辑测试笔测试节拍脉冲信号T1、T2、T32、对下述7组数据进行加、减、与或运算五、实验步骤1.按电路图所示，将运算器模块与实验台操作板上的线路进行连接2.用开关 K15-K0 向通用寄存器堆 RF 内的 R3-R0 寄存器置数据。
然后读出 R3-R0 的数据，在数据总线 DBUS 上显示出来3.验证 ALU 的正逻辑算术、逻辑运算功能4.将“控制转换”开关拨到最中间位置既“独立”灯亮。
测试寄存器写入和读出；【操作模式：1100】接线表和置开关如下表：寄存器完成后可以直接在写寄存器操作模式下，通过 K6、K5 拨动开关查看写入寄存器中的数据，对应的数据灯：A7~A0。
通过 K2、K1 拨动开关也可以查看写入寄存器中的数据，对应的数据灯 B7~B0运算器实验【操作模式：1101】接线表和置开关如下表：。
组成原理实验报告_运算器组成实验
课程实验报告课程名称：计算机组成原理计算机科学与技术学院一、实验名称实验名称：运算器组成实验二、实验目的1、掌握带累加器的运算器实验2、掌握溢出检测的原理及实现方法3、理解有符号数和无符号数运算的区别4、理解基于补码的加\减运算实现原理5、熟悉运算器的数据传输通路三、实验设备JZYL—Ⅱ型计算机组成原理实验仪一台芯片：74LS181运算器芯片2片74LS373 8D锁存器3片四、实验任务自己设计一个电路和利用实验参考电路进行实验，实验要求先将多个运算数据事先存入存储器中，再由地址选中，选择不同的运算指令，进行运算，并将结果显示，还可以进行连续运算和移位，最后将最终结果写入到存储器中。
参考电路：技术要点1）利用74181设计8位运算器；2）设计基于单符号位的溢出检测方法和实现电路。
要求能支持有符号数和无符号数加法运算的溢出检测。
选择适当的数据验证你所设计的电路的功能。
3）利用373芯片增加累加器功能对上述电路进行综合集成，利用多路选择器设计电路，实现对有符号数（用补码进行计算）和无符号数运算、加/减运算的支持；五、设计实验74LS373管脚图74LS373真值表Dn LE OE OnH H L HL H L LX L L Q0X X H 高阻态2）74LS181：74LS181是一个四位运算器。
实验中要用多个如下图所示的异或门来实现数据的奇偶校验。
74LS181 管脚图74LS181 功能表2、设计思路1）将两片74LS181通过373连在一起，通过373的锁存功能实现八位运算2）溢出检测的设计：无符号：无符号运算中，若最高位存在进位，则表示有溢出，否则则表示无溢出，所以只需直接将最高进位位（即Cn+4）与灯相接，高电位表示有溢出，低电位表示无溢出（电路图略）有符号：根据运算过程中最高数据位的进位与符号位的进位位是否一致进行检测，设运算过程中最高数据位的进位产生的进位信号为Cd ，符号位产生的进位信号为Cf ，当参加运算的两数均为正数时，则Cf = 0且符号位之和为Sf = 0，此时若Cd = 1，则导致运算结果的符号位与参加运算的数的符号位不同，会发生溢出；当参加运算的两数为负数，则Cf = 1，且之和为Sf = 0，此时只有Cd = 1才能使Sf = 1，运算结果的符号位才与参加运算的符号相同，若Cd = 0，则Sf = 0导致运算结果的符号位与参与运算的数的符号位不同，也会发生溢出。
计算机组成原理实验一运算器组成实验
实验一 运算器组成实验一、实验目的1．熟悉双端口通用寄存器堆的读写操作。
2．熟悉简单运算器的数据传送通路。
3．验证运算器74LS181的算术逻辑功能。
4．按给定数据，完成指定的算术、逻辑运算。
二、实验电路ALU-BUS#DBUS7DBUS0Cn#C三态门（244）三态门（244）ALU（181）ALU（181）S3S2S1S0MA7A6A5A4F7F6F5F4F3F2F1F0B3B2B1B0Cn+4CnCnCn+4LDDR2T2T2LDDR1LDRi T3SW-BUS#DR1（273）DR2（273）双端口通用寄存器堆RF（ispLSI1016）RD1RD0RS1RS0WR1WR0数据开关(SW7-SW0)数据显示灯A3A2A1A0B7B6B5B4图3.1 运算器实验电路LDRi T3AB三态门R S -B U S #图3.1示出了本实验所用的运算器数据通路图。
参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF 中。
RF(U54)由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF 中保存。
双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B 端口（右端口）读出的通用寄存器，RD1、RD0用于选择从A 端口（左端口）读出的通用寄存器。
而WR1、WR0用于选择写入的通用寄存器。
LDRi 是写入控制信号，当LDRi＝1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。
RF的A、B端口分别与操作数暂存器DR1、DR2相连；另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF中的数据可以直接通过B端口送到DBUS上。
DR1(U47)和DR2(U48)各由1片74LS273构成，用于暂存参与运算的数据。
DR1接ALU 的A输入端口，DR2接ALU的B输入端口。
运算器组成实验
运算器组成原理实验目的1,掌握算术逻辑运算加、减、乘、与的逻辑运算。
2，熟悉简单运算器的数据传送通路。
3，验证实验台运算器的8位加、减、乘、与、直通功能。
实验电路（注明每一个部件即每一个信号作用）出厂时提供的微程序控制器由下述部件组成:（1）由5片28C64组成的控制存储器，存放微指令。
微指令格式采用全水平型，微指令字长35位。
其中顺序控制部分10位，操作控制字段25位，操作控制字段全部采用直接表示法。
（2）微地址寄存器，对控制存储器提供微程序地址。
（3）跳转开关JUMP。
这是一组6跳线开关。
当用短路子将它们连通时，微地址寄存器从本实验系统提供的微程序地址译码电路得到新的微程序地址。
当他们被断开时，用户提供自己的新微程序地址。
这样用户能够使用自己设计的微程序地址译码电路。
（4）微程序地址译码电路。
微程序地址译码电路产生后继微程序地址，它由4片小规模器件构成。
控制台由若干指示灯和若干拨动开关组成，用于给数据通路置数、设置控制信号、显示各种数据使用。
数据开关SW7—SW0 ，用于向数据通路中的器件置数。
双位拨动开关K15—K0，实验中用于模拟数据通路部分所需的电平控制信号。
8个红色发光二极管组成数据指示灯，显示数据总线或者指令寄存器的状态。
8个绿色发光二极管组成地址指示灯，显示地址寄存器AR1和AR2的内容。
6个黄色发光二极管组成微地址指示灯，显示微程序地址。
其他指示灯显示判断标志P3、P2、P1、P0，中断允许标志IE、进位C。
微动开关CLR#、QD、INTR产生CLR#、QD、INTR单脉冲，负的CLR#脉冲对全机进行复位，正的INTR脉冲作为中断请求信号，正的QD脉冲启动计算机运行。
单步、单拍、单指开关设置单步、单拍、单指三种非连续工作方式。
单拍方式，每次只执行一条微指令。
在单指方式下，每次只执行一条指令。
单步方式实际上是硬连线控制器下的单指方式。
控制台方式开关SWC、SWB、SWA定义了五种工作方式：启动程序，读双端口存储器，写双端口存储器，加载寄存器堆，读寄存器堆。
实验01 运算器组成实验
实验一运算器组成实验一、实验目的1、通过实验进一步熟悉运算器的组成结构。
2、通过实验理解多功能ALU的设计方法。
3、通过实验理解程序标志位的产生和管理方法。
二、实验步骤1、打开已有的实验工程目录：“ALU”。
通过双击目录中的QuartusII工程文件“4BitALU.qpf”，利用QuartusII软件打开已经建好的实验工程。
图1 打开QuartusII工程2、打开工程后，QuartusII软件的界面如图2所示。
在软件窗口的左边区域的“Project Navigator”列表栏中，选择“files”选项卡，我们可以看到列表栏中列出了这个工程中的设计文件。
本工程的设计文件说明在表1中列举出来。
表1 工程设计文件说明表设计文件说明对应组件文件DFFCE.vhd VHDL设计文件，设计一个带锁存信号的D触发器DFFCE.bsf4BitReg.bdf 使用DFFCE组件创建的4位寄存器，且带有锁存信号4BitReg.bsfFulladder.bdf 一位全加器Fulladder.bsf4BitAdder.bdf 由Fulladder组件创建的4位行波进位加法器4BitAdder.bsf4BitSuber.bdf 利用4BitAdder组件创建的4位减法器4BitSuber.bsf4BitAnder.bdf 4位与运算部件4BitAnder.bsf4BitOrer.bdf 4位或运算部件4BitOrer.bdf4Mux1.bdf 4选1选择器4Mux1.bsfJustALU.bdf 利用以上组件创建的多功能ALU，可以完成“加、减、与、或”运算JustALU.bsf4BitALU.bdf 运算器设计文件其中，设计文件“4BitALU.bdf”还没有完成，需要由实验者在原有设计基础上添加合理设计，完成运算器的功能。
图2 工程界面图3、如图3上所示，“运算器”构建在4BitALU的设计文件中，ALU与缓存数据的寄存器已经实现直连。
运算器实验-计算机组成原理
实验题目运算器实验一、算术逻辑运算器1.实验目的与要求：1.掌握算术逻辑运算器单元ALU（74LS181）的工作原理。
2.掌握简单运算器的数据传送通道。
3.验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能。
4.能够按给定数据，完成实验指定的算术/逻辑运算。
2.实验方案：（一）实验方法与步骤1实验连线按书中图1－2在实验仪上接好线后，仔细检查正确与否，无误后才接通电源。
每次实验都要接一些线，先接线再开电源，这样可以避免烧坏实验仪。
2 用二进制数据开关分别向DR1寄存器和DR2寄存器置数。
3 通过总线输出寄存器DR1和DR2的内容。
（二）测试结果3.实验结果和数据处理：1)SW-B=0时有效，SW-B=1时无效，因其是低电平有效。
ALU-B=0时有效，ALU-B=1时无效，因其是低电平有效。
S3,S2,S1,S0高电平有效。
2)做算术运算和逻辑运算时应设以下各控制端：ALU-B SW-B S3 S2 S1 S0 M Cn DR1 DR23)输入三态门控制端SW-B和输出三态门控制端ALU-B不能同时为“0”状态，否则存在寄存器中的数据无法准确输出。
4)S3,S2,S1,S0是运算选择控制端,有它们决定运算器执行哪一种运算;M是算术逻辑运算选择,M=0时,执行算术运算,M=1时,执行逻辑运算;Cn是算术运算的进位控制端，Cn=0(低电平)，表示有进位，运算时相当于在最低位上加进位1，Cn=1(高电平)，表示无进位。
逻辑运算与进位无关;、ALU-B是输出三态门控制端，控制运算器的运算结果是否送到数据总线BUS上。
低电平有效。
SW-B是输入三态门的控制端，控制“INPUT DEVICE”中的8位数据开关D7～D0的数据是否送到数据总线BUS上。
低电平有效。
5)DR1、DR2置数完成后之所以要关闭控制端LDDR1、LDDR2是为了确保输入数据不会丢失。
6)A+B是逻辑运算，控制信号状态000101；A加B是算术运算，控制信号状态100101。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第二节运算器组成实验一、实验目的（1）掌握算术逻辑运算加、减、乘、与的工作原理。
（2）熟悉简单运算器的数据传送通路。
（3）验证实验台运算器的8位加、减、与、直通功能。
（4）验证实验台的4位乘4位功能。
（5）按给定数据，完成几种指定的算术和逻辑运算。
二、实验电路图6示出了本实验所用的运算器数据通路图。
ALU由1片ispLSI1024构成。
四片４位的二选一输入寄存器74HC298构成两个操作数寄存器DR1和DR2，保存参与运算的数据。
DR1接ALU的B 数据输入端口，DR2接ALU的A数据输入端口，ALU的输出在ispLSI1024内通过三态门发送到数据总线DBUS7—DBUS0上，进位信号C保存在ispLSI1024内的一个Ｄ寄存器中。
当实验台下部的IR/DBUS 开关拨到DBUS位置时，8个红色发光二极管指示灯接在数据总线DBUS上，可显示运算结果或输入数据。
另有一个指示灯C显示运算器进位信号状态。
由ispLSI1024构成的8位运算器的运算类型由选择端S2、S1、S0选择，功能如表3所示：进位C只在加法运算和减法运算时产生，与、乘、直通操作不影响进位C的状态，即进位C保持不变。
减法运算采用加减数的反码再加以1实现。
在加法运算中，C代表进位；在减法运算中，C 代表借位。
运算产生的进位在T4的上升沿送入ispLSI1024内的C寄存器保存。
在SW_BUS#信号为0时,参与运算的数据通过一个三态门74HC244（SW_BUS）送到DBUS总线上，进而送至DR1或DR2操作数寄存器。
输入数据可由实验台上的8个二进制数据开关SW0—SW7来设置，其中SW0是最低位，SW7是最高位。
开关向上时为1，开关向下时为0。
图中尾巴上带粗短线标记的信号都是控制信号，控制信号均为电位信号。
T3、T4是脉冲信号，印制板上已连接到实验台的时序电路产生的T3、T4信号上。
S2、S1、S0、ALU_BUS、LD_DR2、LDDR1、M1、M2、SW_BUS#各电位控制信号用电平开关K0—K15来模拟。
K0—K15是一组用于模拟各控制电平信号的开关，开关向上时为1，开关向下时为0，每个开关无固定用途，可根据实验具体情况选用。
S2、S1、S0、ALU_BUS、LDDR2、LDDR1为高电平有效，SW_BUS#为低电平有效。
M1=1时，DR1选择D1—A1作为数据输入端；M1=0时，DR1选择D0—A0作为数据输入端。
当LDDR1=1时，在T3的下降沿，选中的数据被打入DR1寄存器。
M2=1时，DR2选择D1—A1作为数据输入端；M2=0时，DR2选择D0—A0作为数据输入端。
当LD_DR2=1时，在T3的下降沿，选中的数据被打入DR2寄存器。
图6 运算器数据通路实验电路图数据总线DBUS有5个数据来源：运算器ALU，寄存器堆RF，控制台开关SW0—SW7，双端口存储器IDT7132和中断地址寄存器IAR。
在任何时刻，都不允许2个或者2个以上的数据源同时向数据总线DBUS输送数据,只允许1个(或者没有)数据源向数据总线DBUS输送数据。
在本实验中，为了保证数据的正确设置和观察，请令RS_BUS# = 1,LRW = 0,IAR_BUS# = 1。
为了在实验中，每次只产生一组T1、T2、T3、T4脉冲，需将实验台上的DP、DB、DZ 开关进行正确设置。
将DP开关置1，将DB、DZ开关置0，每按一次QD按钮，则顺序产生T1、T2、T3、T4各一个单脉冲。
本实验中采用单脉冲输出。
三、实验设备（1）TEC－４计算机组成原理实验系统1台（2）双踪示波器一台（3）直流万用表一只（4）逻辑测试笔一支四、实验任务（1）按图6所示，正确连接运算器模块与实验台上的电平开关K0—K15。
由于运算器的C和C指示灯、８位数据开关SW0—SW7、T3、T4的连线已由印制电路板连好，故接线任务仅仅是完成有关控制信号与电平开关K0—K15的连线。
正确设置开关DZ、DB、DP。
用数据开关SW0—SW7向DR1和DR2寄存器置数。
1．置ALU_BUS = 0，关闭ALU向数据总线DBUS的输出；置SW_BUS# = 0，开启数据开关SW0—SW7向数据总线DBUS的输出。
注意，对于数据总线DBUS（或者其他任何总线）,在任一时刻，只能有一个数据源向它输出。
置IR/DBUS开关于DBUS位置，在数据开关SW0—SW7上设置各种数据，观察数据指示灯状态是否与数据开关状态一致。
2．置M1=1，选择DBUS作为DR1的数据源；置LDDR1=1，按QD按钮，则将DBUS的数据打入DR1。
置M2=1，选择DBUS作为DR2的数据源；置LDDR2=1，按QD按钮，则将DBUS 的数据打入DR2。
向DR1存入０１０１０１０１，向DR2存入１０１０１０１０。
3．置SW_BUS# = 1，关闭数据开关SW0—SW7对数据总线DBUS的输出；置ALU_BUS = 1，开启ALU 对DBUS的输出。
选择S2 = 0、S1 = 0、S1 = 1，使运算器进行直通运算，通过DBUS指示灯验证DR2中的内容是否为第２步设置的值。
令S2 = 0、S1 = 1、S0 = 0，使运算器进行加运算，通过DBUS指示灯验证DR1中的内容是否为第２步设置的值。
在表4中填入控制信号状态与DBUS显示状态。
表4 DR1、DR2设置值检查（2）验证运算器的算术运算和逻辑运算功能。
1．令DR1 = 01100011B，DR2 = B，正确选择S2、S1、S0，依次进行加、减、与、直通，乘实验，记下实验结果（数据和进位）并对结果进行分析。
2．令DR1 = B，DR2 = 01100011B，正确选择S2、S1、S0，依次进行加、减、与、直通，乘实验，记下实验结果（数据和进位）并对结果进行分析。
3．令 DR1 = 01100011B，DR2 = 01100011B，正确选择S2、S1、S0，依次进行加、减、与、直通，乘实验，记下实验结果（数据和进位）并对结果进行分析。
4．令 DR1 = 01001100B，DR2 = B，正确选择S2、S1、S0，依次进行加、减、与、直通，乘实验，记下实验结果（数据和进位）并对结果进行分析。
5．令DR1=B，DR2 = B，正确选择S2、S1、S0，依次进行加、减、与、直通，乘实验，记下实验结果（数据和进位）并对结果进行分析。
（3）M1、M2控制信号的作用是什么改变M1、M2的高低电平，重复第（2）步，观察出现什么问题五、实验步骤和实验结果分析：本实验主要实现，从总线输入数据，用运算器进行简单的运算。
首先把数据手动输入到数据总线，然后分别存在DR1和DR2上，将数据送入运算器ALU中进行运算，最后将运算结果输出到数据总线上。
下面是具体步骤：1．接线将IAR_BUS#接VCC，RS_BUS#接VCC，LRW接GND，IAR_BUS#和RS_BUS#都是低有效，因此接高电平，LRW接低电平，做端口进行写操作。
这样可以禁止中断地址寄存器IAR、寄存器堆RF、双端口存储器向数据总线DBUS送数。
SW_BUS#接K0，ALU_BUS接K1，S0接K2，S1接K3，S2接K4，LDDR1接K5，LDDR2接K6，M1接VCC，M2接VCC。
（M1和M2为低时，运算操作数寄存器接受来自数据总线的数据）2．置开关DB = 0，DZ = 0，DP = 1，使实验系统处于单拍状态。
3．合上实验台电源。
按复位按钮CLR#，使实验系统处于初始状态。
4．置K0（SW_BUS#） = 0，K1（ALU_BUS）= 0。
置开关SW7—SW0为00000001B。
将开关IR/DBUS 拨到DBUS位置，红色数据指示灯应显示00000001B。
它指示的是数据总线DBUS的值。
（SW_BUS#是低有效，因此置0，使开关SW7—SW0上的数据输入到数据总线上。
ALU_BUS 是高有效，置0，关闭运算器向数据总线输送数据）5．置K5(LDDR1) = 1，K6(LDDR2) = 0。
按一次QD按钮，将00000001B置入DR1。
(LDDR1为1，DR1接收总线数据)6．置K5(LDDR1) = 0，K6(LDDR2) = 1。
将数据开关SW7—SW0置为00000010B，红色数据指示灯应显示00000010B。
按一次QD按钮，将00000010B置入DR2。
(LDDR2为1，DR2接收总线数据)7．置K0(SW_BUS#) = 1，关闭数据开关SW0—SW7对数据总线DBUS的输出；置K1(ALU_BUS) = 1，开启ALU 对DBUS的输出。
置K2(S0) = 1、K3(S1) = 0、K4(S2) = 0，使运算器进行直通运算。
红色数据指示灯应显示00000010B。
这表示DR2置数正确（在实验指导书上写的是，进行直通运算，结果为A & A，其实结果应为B & B）。
置K2(S0) = 0、K3(S1) = 1、K4(S2) = 0，使运算器进行加运算，红色数据指示灯应显示00000011B。
(2)以上是实验内容（1）的实验步骤和实验结果，对于实验内容（2），可仿照办理。
欲察看C的值，需按一次QD按钮。
实验内容（2）的实验结果如下：1．令DR1= B，DR2 = B，加的结果是00000000B，C = 1；减的结果是00000001B，C = 0；与的结果是B，C不变；直通的结果是B，C不变；乘的结果是00000000B，C不变。
2．令DR1=B，DR2 = 01100011B，加的结果是00010111B，C = 1；减的结果是B，C = 1；与的结果是00100000B，C不变；直通的结果是01100011B，C不变；乘的结果是00001100B，C不变。
3．令 DR1 = 01100011B，DR2 = 01100011B，加的结果是B，C = 0；减的结果是00000000B，C = 0；与的结果是01100011B，C不变；直通的结果是01100011B，C不变；乘的结果是00001001B，C不变。
4．令 DR1 = 01001100，DR2 = ，加的结果是B，C = 0；减的结果是01100111B，C = 0；与的结果是00000000B，C不变；直通的结果是B，C不变；乘的结果是00100100B，C 不变。
5．令DR1=B，DR2 = B，加的结果是B，C = 1；减的结果是00000000B，C不变；与的结果是B，C不变；直通的结果是B，C不变；乘的结果是B，C不变。
经过验证，以上结果经过验证都正确。
(3) M1用于选择DR1的数据输入源。
M1=1时，DR1选择D1—A1作为数据输入端，即从数据总线上输入数据；M1=0时，DR1选择D0—A0作为数据输入端，即从寄存器中输入数据。