本科生课-集成电路版图设计-实验报告
集成电路实训报告
目录一、版图设计流程二、设计要求三、原理图设计与绘制四、原理图仿真五、版图设计六、DRC验证七、实训心得体会一、版图设计流程：二、设计要求：（说明：A,B是输入脉冲，CP是控制信号，即输出）当CP是高电平时，Y截止；当CP是低电平时，Y=A+B）三、原理图设计与绘制：1、启动程序。
双击VMW ARE软件，打开终端，在界面上输入icfb, 然后回车，进入软件工作区域；2、新建库文件。
在icfb-log界面上：file/new/library,设置库名，不需要技术文件；3、新建原理图。
File/new/cellview/creat new file 窗口：设置library name,cell name,view name,tool:compose schematic.然后点击确认；4、输入原理图。
(1)格点设置.options/display/grid control/dots,分别设置minorspacing ,major spacing,width,length；(2)象限选择。
鼠标左键点击一下当前页面即可选择输入原理图所在象限。
通过上下左右键可以调整当前象限状态；(3)输入：Add/instance/browse从library/analoglib,category/everying,cell/nmos,view/symbol，回到原理图输入界面，单击左键即出现nmos晶体管。
循环操作，将所需器件一一选择并放好。
输入信号引脚用pin按钮，在引脚上加标号时，用wire name按钮；（4）编辑元器件。
a、电源VCC.add/instance/Vdc,输入以后定义直流电压为5V,并将Vdc接地和电源；b、输入信号。
DC V oltage:5V,自己设定Pulse time，Period time.要求输入信号A,B和控制信号CP的脉冲要使输出端Y的现象明显才行；c、晶体管。
如NPN，将其定义为nvn，并定义长和宽。
集成电路实验报告
班级：XX姓名：XXX学号：XXXXXX指导老师：XXX实验日期：XXXX年XX月XX日一、实验目的1. 理解集成电路的基本组成和工作原理。
2. 掌握基本的集成电路设计方法，包括原理图设计、版图设计、仿真分析等。
3. 学习使用集成电路设计软件，如Cadence、LTspice等。
4. 通过实验加深对集成电路理论知识的理解，提高动手能力和问题解决能力。
二、实验内容本次实验主要包括以下内容：1. 原理图设计：使用Cadence软件绘制一个简单的CMOS反相器原理图。
2. 版图设计：根据原理图，使用Cadence软件进行版图设计，并生成GDSII文件。
3. 仿真分析：使用LTspice软件对设计的反相器进行仿真分析，测试其性能指标。
4. 版图与原理图匹配：使用Cadence软件进行版图与原理图的匹配，确保设计正确无误。
三、实验步骤1. 原理图设计：- 打开Cadence软件，选择原理图设计模块。
- 根据反相器原理，绘制相应的电路符号，包括NMOS和PMOS晶体管、电阻和电容等。
- 设置各个元件的参数，如晶体管的尺寸、电阻和电容的值等。
- 完成原理图设计后，保存文件。
2. 版图设计：- 打开Cadence软件，选择版图设计模块。
- 根据原理图，绘制晶体管、电阻和电容的版图。
- 设置版图规则，如最小线宽、最小间距等。
- 完成版图设计后，生成GDSII文件。
3. 仿真分析：- 打开LTspice软件，选择仿真模块。
- 将GDSII文件导入LTspice，生成对应的原理图。
- 设置仿真参数，如输入电压、仿真时间等。
- 运行仿真，观察反相器的输出波形、传输特性和功耗等性能指标。
4. 版图与原理图匹配：- 打开Cadence软件，选择版图与原理图匹配模块。
- 将原理图和版图导入匹配模块。
- 进行版图与原理图的匹配，检查是否存在错误或不一致之处。
- 修正错误，确保版图与原理图完全一致。
四、实验结果与分析1. 原理图设计：- 成功绘制了一个简单的CMOS反相器原理图，包括NMOS和PMOS晶体管、电阻和电容等元件。
集成电路版图设计报告
集成电路版图设计报告一．设计目的：1.通过本次实验，熟悉L-edit 软件的特点并掌握使用L-edit 软件的流程和设计方法；2.了解集成电路工艺的制作流程、简单集成器件的工艺步骤、集成器件区域的层次关系，与此同时进一步了解集成电路版图设计的λ准则以及各个图层的含义和设计规则；3.掌握数字电路的基本单元CMOS 的版图，并利用CMOS 的版图设计简单的门电路，然后对其进行基本的DRC 检查；4. 掌握C)B (A F +∙=的掩模板设计与绘制。
二．设计原理：1、版图设计的目标：版图 （layout ） 是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。
版图设计是创建工程制图（网表）的精确的物理描述过程，即定义各工艺层图形的形状、尺寸以及不同工艺层的相对位置的过程。
其设计目标有以下三方面：① 满足电路功能、性能指标、质量要求；② 尽可能节省面积，以提高集成度，降低成本；③ 尽可能缩短连线，以减少复杂度，缩短延时，改善可能性。
2、版图设计的内容：①布局：安排各个晶体管、基本单元、复杂单元在芯片上的位置。
②布线：设计走线，实现管间、门间、单元间的互连。
③尺寸确定：确定晶体管尺寸（W、L）、互连尺寸（连线宽度）以及晶体管与互连之间的相对尺寸等。
④版图编辑（Layout Editor ）:规定各个工艺层上图形的形状、尺寸和位置。
⑤布局布线（Place and route ）：给出版图的整体规划和各图形间的连接。
⑥版图检查（Layout Check ）：设计规则检验（DRC,Design Rule Check）、电气规则检查（ERC,Electrical Rule Check）、版图与电路图一致性检验（LVS,Layout Versus Schematic ）。
三．设计规则（Design Rule ）：设计规则是设计人员与工艺人员之间的接口与“协议”，版图设计必须无条件的服从的准则，可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。
(实习报告)集成电路版图设计的实习报告
（实习报告）集成电路版图设计的实习报告关于在深圳菲特数码技术有限公司成都分公司从事集成电路版图设计的实习报告一、实习单位及岗位简介(一)实习单位的简介深圳菲特数码技术有限公司成立于2005年1月，总部位于深圳高新技术产业园。
深圳市菲特数码技术有限公司成都分公司于2007年10月在成都设立研发中心,位于青羊工业集中发展区B区12栋2楼。
菲特数码技术有限公司员工总人数已超过50人，其中本科以上学历占90%。
菲特公司拥有一支集嵌入式系统、软件技术、集成电路设计于一体的综合研发团队，其核心人员均是来自各个领域的资深专家，拥有多年成功研发经验，已在手持多媒体，车载音响系统，视频监控等多个领域有所斩获。
菲特公司以自有芯片技术为核心原动力，开展自我创新能力，并于2006年申请两项技术专利，且获得国家对自主创新型中小企业扶持的专项资金。
主要项目电波钟芯片设计及方案开发;视频专用芯片设计及监控摄像头方案开发、监控DVR方案开发;车载音响系统方案开发;网络电视、网络电话方案开发。
(二)实习岗位的简介集成电路版图设计是连接设计与制造工厂的桥梁，主要从事芯片物理结构分析、版图编辑、逻辑分析、版图物理验证、联系代工厂、版图自动布局布线、建立后端设计流程等。
版图设计人员必须懂得集成电路设计与制造的流程、原理及相关知识，更要掌握芯片的物理结构分析、版图编辑、逻辑分析、版图物理验证等专业技能。
集成电路版图设计的职业定义为:通过EDA设计工具，进行集成电路后端的版图设计和验证，最终产生送交供集成电路制造用的GDSII数据。
通常由模拟电路设计者进行对模拟电路的设计，生成电路及网表文件，交由版图设计者进行绘制。
版图设计者在绘制过程中需要与模拟电路设计者进行大量的交流及讨论，这关系到电路最终的实现及最终芯片的性能。
这些讨论涉及到电流的走向，大小;需要匹配器件的摆放;模块的摆放与信号流的走向的关系;电路中MOS 管、电阻、电容对精度的要求;易受干扰的电压传输线、高频信号传输线的走线问题。
集成电路版图实习报告
集成电路版图实习报告青岛科技⼤学本科毕业实习（报告）实习地点：__________________________________实习名称：__________________________________指导教师__________________________学⽣姓名__________________________学⽣学号_________________________________________________________院（部）____________________________专业________________班___2011___年 ___⽉ _19_⽇0708040207 信息学院集成电路设计与集成系统 072 3 青软实训集成电路版图设计尺⼨的上限以及掩膜版之间的最⼤套准偏差，⼀般等于栅长度的⼀半。
它的优点是版图设计独⽴于⼯艺和实际尺⼨。
2、以微⽶为单位也叫做“⾃由格式”：每个尺⼨之间没有必然的⽐例关系，以提⾼每⼀尺⼨的合理度。
⽬前⼀般双极集成电路的研制和⽣产，通常采⽤这类设计规则。
在这类规则中，每个被规定的尺⼨之间，没有必然的⽐例关系。
这种⽅法的好处是各尺⼨可相对独⽴地选择，可以把每个尺⼨定得更合理，所以电路性能好，芯⽚尺⼨⼩。
缺点是对于⼀个设计级别，就要有⼀整套数字，⽽不能按⽐例放⼤、缩⼩。
在本次实习中，使⽤的设计过则是Winbond的HiCMOS 0.5um 3.3V LOGIC DESIGN RULES, 其process route 为C054FI.。
3、集成电路版图设计⼯具著名的提供IC 版图设计⼯具的公司有Cadence、、Synopsys、Magma、Mentor。
Synopsys 的优势在于其逻辑综合⼯具，⽽Cadence和Mentor则能够在设计的各个层次提供全套的开发⼯具。
在晶体管级和基本门级提供图形输⼊⼯具的有Cadence的composer、Viewlogic公司的viewdraw。
版图设计实验
电子科技大学成都学院实验报告册课程名称：集成电路版图设计姓名：学号：院系：专业：教师：年月日实验一：LDO的版图设计一、实验目的：1、掌握并熟练使用Cadence软件。
2、学会将版图划分模块并掌握每个模块的功能。
3、掌握版图设计过程中的匹配原则与注意事项。
4、掌握常见dummy器件及其应遵守的规则。
5、掌握布局布线的规则。
6、掌握并熟练运用DRC和LVS验证方法及解决错误的方法。
二、实验原理和内容：版图设计本质是将搭建好的电路图更深层的展现，在版图设计里，将是用原理图更直观的展现电路图中的各个元器件的连接，匹配、以及布局等。
将版图分成小模块来分别实现会让版图的布局更清晰，让其他人更能直观的了解版图的各个模块的关联，能够减少相应的工作量。
利用Cadence软件的功能搭建电路图，进行DRC检查能够检查并指出我们的版图中存在的连线间隔和连接是否正确；LVS能检查出设计规格错误和版图与原理图是否一致的错误，能够保证我们设计的版图能够真正的实现我们所需要的电路图的功能。
三、实验步骤：1、打开temilen，进入CSMC所在文件夹路径，输入virtuoso &，回车，打开cadence软件（如图1-1所示）。
（图1-1）打开cadence软件2、进入Cadence软件创建库文件：。
点击File菜单，出现下拉菜单，选命令File->New->Library...（如图1-2所示）。
（图1-2）创建库3、在新建的库中添加Cell文件（如图1-3所示）。
（图1-3）添加Cell4、进入新建的Cell文件中，添加元器件并修改器件参数，调入Cell中（如图1-4所示）。
（图1-4）添加元器件5、针对电路图先进行模块化，先画电流镜。
(1).由图1-5-1（a）的电路图知道，这是规格为W=10U,L=8U,M=（1，1）的PMOS 电流镜并且他们的S极与背栅相连，1个PMOS的G极与D极连接画出其版图如图1-5-1（b）所示，由于是PMOS所以最后应在GT层画阱。
集成电路实习报告(通用6篇)精选全文
可编辑修改精选全文完整版集成电路实习报告艰辛而又充满意义的实习生活又告一段落了，想必都收获了成长和成绩，是时候回头总结这段时间的实习生活了。
你所见过的实习报告应该是什么样的？下面是小编帮大家整理的集成电路实习报告（通用6篇），仅供参考，大家一起来看看吧。
集成电路实习报告1一：实习目的1、学习焊接电路板的有关知识，熟练焊接的具体操作。
2、看懂收音机的原理电路图，了解收音机的基本原理，学会动手组装和焊接收音机。
3、学会调试收音机，能够清晰的收到电台。
4、学习使用protel电路设计软件，动手绘制电路图。
二：焊接的技巧或注意事项焊接是安装电路的基础，我们必须重视他的技巧和注意事项。
1、焊锡之前应该先插上电烙铁的插头，给电烙铁加热。
2、焊接时，焊锡与电路板、电烙铁与电路板的夹角最好成45度，这样焊锡与电烙铁夹角成90度。
3、焊接时，焊锡与电烙铁接触时间不要太长，以免焊锡过多或是造成漏锡；也不要过短，以免造成虚焊。
4、元件的腿尽量要直，而且不要伸出太长，以1毫米为好，多余的可以剪掉。
5、焊完时，焊锡最好呈圆滑的圆锥状，而且还要有金属光泽。
三：收音机的原理本收音机由输入回路高放混频级、一级中放、二级中放、前置低放兼检波级、低放级和功放级等部分组成接收频率范围为535千赫1065千赫的中段。
1、具体原理如下原理图所示：2、安装工艺要求：动手焊接前用万用表将各元件测量一下，做到心中有数，安装时先安装低矮和耐热元件（如电阻），然后再装大一点的元件（如中周、变压器），最后装怕热的元件（如三极管）。
电阻的安装：将电阻的阻值选择好后根据两孔的距离弯曲电阻脚可采用卧式紧贴电路板安装，也可以采用立式安装，高度要统一。
瓷片电容和三极管的脚剪的长短要适中，它们不要超过中周的高度。
电解电容紧贴线路板立式焊接，太高会影响后盖的安装。
、棒线圈的四根引线头可直接用电烙铁配合松香焊锡丝来回摩擦几次即可自动上锡，四个线头对应的焊在线路板的铜泊面。
集成电路设计实验报告
集成电路版图设计教师：李兰英专业：电子科学与技术：陈国栋学号：201020109122时间：2012年11月28号集成电路版图设计——与Tanner EDA 工具的使用一、Tanner的L-Edit版图编辑器Tanner EDA 工具是有Tanner Research公司开发的系列集成电路设计软件，包括前端设计工具（Front End Tools）、物理版图工具（Physical Layout Tools）、仿真验证工具（T-Spice）、波形分析工具（W-Edit）；物理版图工具包括：L-Edit 版图编辑器（L-Edit Layout Editor）、L-Edit交互式DRC验证工具（L-Edit Interactive-DRC）、电路驱动版图工具（Schematic Driven Layout）、L-Edit 标准单元布局布线工具（L-Edit Standard Place and Route）和器件自动生成工具（Device Generators）；验证工具包括设计规则验证工具（L-Edit Standard DRC）、版图与电路图一致性检查工具（L-Edit LVS）、提取工具（L-Edit Spice Netlist Extraction）、节点高亮工具（L-Edit Node Highlighting）等。
二、使用版图编辑器画反相器的版图（1）启动版图编辑器L-Edit；（2）新建文件。
（3）对文件进行重命名；（4）设计格点与坐标；（5）调用“NMOS”和“PMOS”晶体管作为例化单元。
使用“I”或使用Cell ——Instance命令来调用“PMOS”单元。
在出现的Select Cell toInstance对话框中，通过点击Browse按钮浏览到“MOS”文件，可以看到在该文件下有“NMOS”和“PMOS”两个单元。
点击Browse按钮后点击确认键“OK”，可以看到已经添加了“PMOS”单元。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
西安邮电大学
集成电路版图设计
实验报告
学号：XXX
姓名：XX
班级：微电子XX
日期：20XX
目录
实验一、反相器电路的版图验证
1)反相器电路
2)反相器电路前仿真
3)反相器电路版图说明
4)反相器电路版图DRC验证
5)反相器电路版图LVS验证
6)反相器电路版图提取寄生参数
7)反相器电路版图后仿真
8)小结
实验二、电阻负载共源放大器版图验证
9)电阻负载共源放大器电路
10)电阻负载共源放大器电路前仿真
11)电阻负载共源放大器电路版图说明
12)电阻负载共源放大器电路版图DRC验证
13)电阻负载共源放大器电路版图LVS验证
14)电阻负载共源放大器电路版图提取寄生参数
15)电阻负载共源放大器电路版图后仿真
16)小结
实验一、反相器电路的版图验证
1、反相器电路
反相器电路由一个PMOS、NPOS管，输入输出端、地、电源端和SUB 端构成，其中VDD接PMOS管源端和衬底，地接NMOS管的漏端，输入端接两MOS管栅极，输出端接两MOS管漏端，SUB端单独引出，搭建好的反相器电路如图1所示。
图1 反相器原理图
2、反相器电路前仿真
通过工具栏的Design-Create Cellview-From Cellview将反相器电路转化为symbol，和schemetic保存在相同的cell中。
然后重新创建一个cell，插入之前创建好的反相器symbol，插入电感、电容、信号源、地等搭建一个前仿真电路，此处最好在输入输出网络上打上text，以便显示波形时方便观察，如图2所示。
图2 前仿真电路图
反相器的输入端设置为方波信号，设置合适的高低电平、脉冲周期、上升时间、下降时间，将频率设置为参数变量F，选择瞬态分析，设置变量值为100KHZ，仿真时间为20u，然后进行仿真，如果仿真结果很密集而不清晰可以右键框选图形放大，如图3所示。
图3 前仿真结果
3、反相器电路版图说明
打开之前搭建好的反相器电路，通过Tools-Design Synthesis-Laout XL新建一个同cell目录下的Laout文件，在原理图上选中两个MOS管后在Laout中选择Create-Pick From Schematic从原理图中调入两个器件的版图模型。
使用金属M1层分别将两MOS管的栅端、漏端相连，两个MOS管
的栅端用金属M2层连接在一起，M1和栅端互联时要打M1-GT的连接
孔，M2连接两个MOS管栅端的时候需要打M1-M2的连接孔。
在PMOS管的外围加一圈Nwell和M1-Nwell构成的隔离，PMOS管外围加一圈M1-SUB构成的隔离，其中和金属交叉的一侧使用有源层（AA）和N型注入（SN）层作为隔离。
最后在PMOS管连接源端的M1上添加名为VDD的label，在连接栅端的M2上添加名为IN的label作为输入端口，连接两MOS管漏端的
M1添加名为OUT的label作为输出端口，NMOS管连接源端的M2上添
加名为GND的label作为地端，在NMOS管外围的隔离M1-SUB上添加
名为SUB的label，最终画好的版图如图4所示。
图4 反相器版图
4、反相器电路版图DRC验证
调用Calibre软件，选择Calibre-Run DRC，设置Runset File Path，通过Run DRC启动检查，设置为Not Fixed筛选出DRC报错，然后可以逐项点击进去了解错误详情，数字表示错误序号，左键双击后在下边可以知道错误的坐标点以及错误描述，在版图上也可以定位到错位的地方被亮标注，有一些报错是需要全局性操作去纠正的。
这里可以不用关注，最终修改好的DRC检查结果如图5所示。
图5 DRC验证结果
5、反相器电路版图LVS验证
调用Calibre软件，选择Calibre-Run LVS，设置Runset File Path，通过Run LVS启动检查，如果LVS通过，在RVE中会出现对勾和笑脸，如果没有通过，在Comparison Results中可以查看错误详情，成功通过LVS 的结果如图6所示。
图6 LVS结果
6、反相器电路版图提取寄生参数
调用Calibre软件，选择Calibre-Run PEX，设置Runset File Path，通
过Run PEX启动参数提取，提取完成后会弹出对话框显示错误与警告，警告可以不用处理，有错误则需要改正，提取后在library manager对应cell 中可一看到一个名称为calibre的文件，打开后结果如图7所示。
图7 寄生参数提取结果
7、反相器电路版图后仿真
将提取的寄生参数文件calibre加入到前仿真电路中，进行仿真，得到的波形如图8所示。
图8 后仿真波形
8、小结
1)创建电路symbol时需另建cell单独将schematic转化为symbol
2)进行前仿真时，输入的信号源一定要加偏置电压，否则电路不能正常工作。
3)对节点网络的命名可以一次添加多个名称批量进行。
4)原理图和版图标签大小写必须一致。
实验二、电阻负载共源放大器版图验证
1、电阻负载共源放大器电路
新建一个cell文件，并且在cell文件下新建schematic文件，选用165K Ω的电阻res，1.2VNMOS管等搭建电阻负载共源放大器电路，结果如图1所示。
图1 电阻负载共源放大器电路
2、电阻负载共源放大器前仿真
同样，将电阻负载共源放大器电路转换为一个symbol文件，并且另建一个前仿真电路schematic文件，将将电阻负载共源放大器电路symbol 插入，并配上电感、电源、地、信号源、电容等搭建前仿真电路，结果如图2所示。
图2 前仿真电路
搭建并设置参数完成后，先进行DC分析验证电路是否导通，电路导通后进行tran瞬态分析，仿真波形如图3所示。
图3 前仿真波形
3、电阻负载共源放大器版图说明
电阻负载共源放大器版图主要部分为电阻和1.2VNMOS管，NMOS 管可以直接由电路图转化为版图，然后只需要加上外围的保护环即可，电阻不能由原理图直接转化，可以使用快捷键i插入相应数量级的电阻器件
模型，如果电阻值不够，可以手动调整长度来改变。
将器件位置布局好以后，就可以使用金属线连接电阻和源极，分别将栅极、漏极用金属线拉出，此处应注意连接地和源端的金属线都会经过保护环，如果使用同一层金属，之后的LVS可能会报错。
最后给各个端口打上标签即可，最终版图见图4、图5。
图4、图5电阻负载共源放大器版图
4、电阻负载共源放大器版图DRC验证
调用Calibre软件，选择Calibre-Run DRC，设置Runset File Path，通过Run DRC启动检查，设置为Not Fixed筛选出DRC报错，然后可以逐项点击进去了解错误详情，数字表示错误序号，左键双击后在下边可以知道错误的坐标点以及错误描述，在版图上也可以定位到错位的地方被亮标注，有一些报错是需要全局性操作去纠正的。
这里可以不用关注，最终修改好的DRC检查结果如图6所示。
图6 DRC验证
5、电阻负载共源放大器版图LVS验证
调用Calibre软件，选择Calibre-Run LVS，设置Runset File Path，通过Run LVS启动检查，如果LVS通过，在RVE中会出现对勾和笑脸，如果没有通过，在Comparison Results中可以查看错误详情，成功通过LVS 的结果如图7所示。
图7 LVS验证结果
6、电阻负载共源放大器版图提取寄生参数
调用Calibre软件，选择Calibre-Run PEX，设置Runset File Path，通过Run PEX启动参数提取，提取完成后会弹出对话框显示错误与警告，警告可以不用处理，有错误则需要改正，提取后在library manager对应cell 中可一看到一个名称为calibre的文件，打开后结果如图8所示。
图8 寄生参数提取
7、电阻负载共源放大器版图后仿真
将提取的寄生参数文件calibre加入到前仿真电路中，进行仿真，得
到的波形如图8所示。
图9 后仿真结果
8、小结
1）做前仿真时所搭建的电路必须另外新建一个cell view，否则会出现莫名奇妙的波形紊乱。
2）连接地和源端的金属线都会经过保护环，如果使用同一层金属，之后的LVS 可能会报错。
3）实验过程中可能会出现各种从未遇到的问题，此时应该先总体上分析并验证问题的大概方向，然后逐项缩小范围找到并解决问题，不能漫无目的随意验证，这样很耗费时间。
4）NMOS版图中衬底和地不能接在一起，否则会短路报错。