锁相环(PLL)原理及其应用中的七大常见问题

当 VCO/VCXO 的控制电压超出了 Vp，或者非常接近 Vp 的时候，就需要用有源滤波器。在对 环路误差信号进行滤波的同时，也提供一定的增益，从而调整 VCO/VCXO 控制电压到合适的 范围。 问：PLL 对于 VCO 有什么要求？以及如何设计 VCO 输出功率分配器？ 答：选择 VCO 时，尽量选择 VCO 的输出频率对应的控制电压在可用调谐电压范围的中点。 选用低控制电压的 VCO 可以简化 PLL 设计。 问：如何设置电荷泵的极性？ 答：在下列情况下，电荷泵的极性为正。 环路滤波器为无源滤波器，VCO 的控制灵敏度为正（即，随着控制电压的升高，输出频率增 大）。 在下列情况下，电荷泵的极性为负。环路滤波器为有源滤波器，并且放大环节为反相放大； VCO 的控制灵敏度为正。环路滤波器为无源滤波器，VCO 的控制灵敏度为负；PLL 分频应用， 滤波器为无源型。即参考信号直接 RF 反馈分频输入端，VCO 反馈到参考输入的情况。 问：为何我的锁相环在做高低温试验的时候，出现频率失锁？ 答：高低温试验失败，可以从器件的选择上考虑，锁相环是一个闭环系统，任何一个环节上 的器件高低温失效都有可能导致锁相环失锁。先从 PLL 频率合成器的外围电路逐个找出原 因，如参考源（TCXO，）是否在高低温试验的范围之内？ 问：非跳频（单频）应用中，最高的鉴相频率有什么限制？ 答：如果是单频应用，工程师都希望工作在很高的鉴相频率上，以获得最佳的相位噪声。数 据手册都提供了最高鉴相频率的值，另外，只要寄存器中 B > A，并且 B > 2，就可能是环 路锁定。通常最高频率的限制是：这里 P 为预分频计数器的数值。
问：环路滤波器采用有源滤波器还是无源滤波器？ 答：有源滤波器因为采用放大器而引入噪声，所以采用有源滤波器的 PLL 产生的频率的相 位噪声性能会比采用无源滤波器的 PLL 输出差。因此在设计中我们尽量选用无源滤波器。 其中三阶无源滤波器是最常用的一种结构。 PLL 频率合成器的电荷泵电压 Vp 一般取 5V 或者稍高，电荷泵电流通过环路滤波器积分后 的最大控制电压低于 Vp 或者接近 Vp。如果 VCO/VCXO 的控制电压在此范围之内，无源滤波 器完全能够胜任。
图 1 锁相环路的基本组成框图 在锁相环路（PLL）系统中，用鉴相器作为比较部件，用输出信号与基准信号两者的相位进 行比较。当两者的频率相同、相位不同时，鉴相器将输出误差信号，经环路滤波器输出控制 信号去控制 VCO，使其输出信号的频率与参考信号一致，而相位则相差一个预定值。 因此，锁相环路是一个无频差系统，能使 VCO 的频率与基准频率完全相等，但二者间存在恒 定相位差（稳态相位差），此稳态相位差经鉴相器转变为直流误差信号，通过低通滤波器去 控制 VCO，使 f0 与 fr 同步。 捕捉和跟踪是神马 当锁相环路刚开始工作时，其起始时一般都处于失锁状态，由于输入到鉴相器的二路信号之 间存在着相位差，鉴相器将输出误差电压来改变压控振荡器的振荡频率，使之与基准信号相 一致。锁相环由失锁到锁定的过程，人们称为捕捉过程。系统能捕捉的最大频率范围或最大 固有频带称为捕捉带或捕捉范围。
a) 积分施密特 VCO 电路
图 4 两种方波压控振荡器电路 b) CMOS 门电路 VCO 电路

三大参数
相位噪声
对一个给定载波功率的输出频率来说，相位噪声是载波功率相对于给定的频率偏移处（频率 合成器通常定义 1kHz 频率偏移）1-Hz 的带宽上的功率，单位为 dBc/Hz @ offset frequency。 锁相环频率合成器的带内相位噪声主要取决于频率合成器，VCO 的贡献很小。

图 2 异或门鉴相器的鉴相波形与鉴相特性曲线 a) 异或门鉴相器 b) 鉴相器输出波形 C) 鉴相特性
在时域中，鉴相器的数学模型是下面这样的：
2 环路滤波器（LF-Loop Filter） 鉴相器输出的电压信号是交流电压，它并不能直接控制压控振荡（VCO）电路，鉴相器输出 的电压信号必须经过环路滤波器平滑滤波后，才能用于控制 VCO 电路。 环路滤波器从实质上讲也是低通滤波，其作用主要是滤除鉴相器输出误差电压中的高频及干 扰成分，得到控制电压 Ud，因为控制电压 Ud 是决定 VCO 工作频率的电压，因此它的变化对 锁相环路的性能参数有很大的影响关系。 图 3 是目前比较常用的三种环路滤波器电路。从图中可以看出，三种电路的复杂程度不一样。 第一种简单的 RC 滤波器所用元件最少，电路也最简单。有源比例积分滤波器，使用元件最 多，电路也比较复杂。
锁定时间
锁相环从一个指定频率跳变到另一个指定频率（在给定的频率误差范围内）所用的时间就是 锁定时间。频率跳变的步长取决于 PLL 频率合成器工作在限定的系统频带上所能达到的最大 的频率跳变能力。
例如，GSM-900，频率步长最大为 45MHz，而 GSM-1800 为 95MHz。容许的频率误差分别为 90Hz 和 180Hz。PLL 频率合成器必须在小于 1.5 个时隙（GSM 的一个时隙是 577us）内达到锁定。
问：PLL 对射频输入信号有什么要求？ 答：要求 PLL 电源和电荷泵电源具有良好的退耦，相比之下，电荷泵的电源具有更加严格 的要求。具体实现如下：

在电源引脚出依次放置 0.1uF，0.01uF，100pF 的电容。最大限度滤除电源线上的干扰。大 电容的等效串联电阻往往较大，而且对高频噪声的滤波效果较差，高频噪声的抑制需要用小 容值的电容。 上图可以看到，随着频率的升高，经过一定的转折频率后，电容开始呈现电感的特性。不同 的电容值，其转折频率往往不同，电容越大，转折频率越低，其滤除高频信号的能力越差。

锁相环(PLL)原理及其应用中的七大常见问题
锁相环（PLL），顾名思义，就是为了锁定频率的。它能使受控振荡器的频率和相位均与输 入参考信号保持同步。 它是一个以相位误差为控制对象的反馈控制系统，是将参考信号与受控振荡器输出信号之间 的相位进行比较，产生相位误差电压来调整受控振荡器输出信号的相位，从而使受控振荡器 输出频率与参考信号频率相一致。在两者频率相同而相位并不完全相同的情况下，两个信号 之间的相位差能稳定在一个很小的范围内。 基本构成 锁相环路主要由鉴频器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分所组成，其 基本组成框图如图 1 所示。
相位噪声的测量需要频谱分析仪。注意一点，普通频谱分析仪读出的数据需要考虑分辨带宽 的影响，并且频谱仪要具有 Marker Noise 的功能，这样可以直接从频谱仪上得到 Marker Noise（PN）的值，如果没有 Marker Noise 的功能，则需要通过 Marker 在指定偏移处测量 噪声的值，然后再通过公式（MKR Noise = MKR Value - 10logRBW）得出相噪值。高端的频 谱分析仪或相位噪声测试仪往往可以直接给出单边带相位噪声。

图 3 环路滤波器
a)简单 RC 滤波器
b)RC 比例积分滤波器
c) 有源比例积分滤波器
但从滤波效果的角度来衡量，有源比例积分滤波器的滤波效果最好，简单 RC 滤波器滤波效 果最差，RC 比例积分滤波器的滤波效果介于二者之间。设计电路时，可以根据锁相环路的 要求选择不同的环路滤波器。

当锁相环路锁定后，由于某些原因引起输入信号或压控振荡器频率发生变化，环路可以通过 自身的反馈迅速进行调节。结果是 VCO 的输出频率、相位又被锁定在基准信号参数上，从而 又维持了环路的锁定。这个过程人们称为环路的跟踪过程。系统能保持跟踪的最大频率范围 或最大固有频带称为同步带或同步范围，或称锁定范围。
常见的应用
1、锁相倍频电路
在窄带锁相环路压控振荡器输出到鉴相器的反馈支路中插入一个分频器就得到一个锁相倍 频器，如图 5 所示。
图 5 锁相倍频电路框图
根据锁相原理，当环路输入信号锁定后，鉴相器的两个相位进行比较的输入信号的频率应该 相等，即，ωi=ωo/N ωo=/Nωi

正弦波压控振荡器一般由 LC 点式振荡器与变容二极管组成．它的工作原理与计算公式和电 容三点式正弦波振荡器完全一样。由于正弦波 VCO 受到变容二极管结电容变化范围的限制， 因此一般振荡频率变化范围都不是太大。
非正弦波压控振荡器的种类较多，由于它的频率变化范围大，控制线性好，所以应用比较广 泛。
这类压控振荡器常见的几种电路有射极定时压控多谐振荡器、积分型施密特压控振荡器、数 字门电路压控振荡器。
图 6 锁相分频电路框图 当环路锁定时，鉴相器输入信号角频率ωi 与压控振荡器经倍频后反馈至鉴相器的信号角频 率 Nωo 应相等，即， ωo=ωi/N 老鸟也许对这些很不屑，那就请目不转睛的往下看。 问：参考晶振有哪些要求？我该如何选择参考源？ 答：波形可以使正弦波，也可以为方波；功率要满足参考输入灵敏度的要求；稳定性，通常 用 TCXO，稳定性要求< 2 ppm。这里给出几种参考的稳定性指标和相位噪声指标。
3 压控振荡器（VCO-Voltage Controlled Oscillator）
压控振荡器（VCO）是锁相环（PLL）的被控对象。压控振荡器是一个电压—频率变换装置， 在环路中作为频率可调振荡器，其振荡频率应相环的不同要求，可分为正弦波压控振荡器与非正弦波压控振荡器两大类．
相位噪声是信号在频域的度量。在时域，与之对应的是时钟抖动（jitter），它是相位噪声 在时间域里的反映。
参考杂散
锁相环中最常见的杂散信号就是参考杂散。这些杂散信号会由于电荷泵源电流与汇电流的失 配，电荷泵漏电流，以及电源退耦不够而增大。在接收机设计中，杂散信号与其他干扰信号 相混频有可能产生有用信号频率从而降低接收机的灵敏度。
这样就完成了锁相倍频的任务，倍频次数等于分频器的分频次数。若采用具有高分频次数的 可变数字分频器，则锁相倍频电路可做成高倍频次数的可变倍频器。锁相倍频的优点是频谱 纯度很纯，且倍频次数可做得很高。 2、锁相分频电路 如果在基本锁相环路的反馈通道中插入倍频器，就可组成基本的锁相分频电路，如图 6 所示。