2014年测控专业Verilog HDL课程设计
VerilogHDL与FPGA设计基础_授课教案0709
西安邮电大学课程教案课程名称：VerilogHDL与FPGA设计基础授课教师：**授课教师所在学院：电子工程学院授课班级：电路1201~02授课学期：2014-2015-01学期一、基本信息二、课程大纲《VerilogHDL与FPGA设计基础》课程教学大纲The fundamental of FPGA Design with Verilog HDL课程编号：DZ140340适用专业：集成电路设计与系统集成先修课程：数字电路，电路分析学分数：4总学时数：64 实验（上机）学时：24考核方式：考试执笔者：李哲编写日期：2014年7月7日一、课程性质和任务本课程是集成电路设计与系统集成专业的一门院定选修专业基础课程。
学生通过本课程学习之后应当熟悉Verilog HDL语言的基本语法和语义、自顶向下的设计方法学、能用Verilog HDL语言在不同的抽象层次上描述数字电路、掌握用Verilog HDL实现数字电路仿真的方法；同时能够应用Verilog HDL语言进行基于FPGA的电路设计。
一方面可以使学生掌握一种适合产品样机和小批量生产的理想手段，另一方面也为进一步学习专用集成电路芯片设计打下了良好基础。
通过本课程的学习可以使学生掌握1）自顶向下的全正向设计思想；2）可编程逻辑器件的基本知识和相关软件的使用方法；3）FPGA电路设计的方法和技巧。
基本具备中小规模可编程逻辑器件的设计开发能力。
二、课程教学内容和要求本课程系统的介绍用VerilogHDL设计和验证数字硬件电路，重点讨论综合VerilogHDL子集在设计数字电路中的应用，讨论FPGA现场可编程阵列器件的结构、特点和相应的集成环境的使用以及目前工业界最常用的仿真工具Modelsim 的使用。
重点讲授基于FPGA的数字电路设计流程中的基本概念、所采用的步骤和应该遵循的原则，包括模块划分原则、可综合VerilogHDL编码风格、验证程序的编写方法和静态时序分析等。
VerilogHDL高级数字设计张雅绮)教学设计 (2)
VerilogHDL高级数字设计教学设计1. 教学背景随着现代信息技术的迅速发展，数字电路系统设计已成为电子信息类专业必修课程之一。
Verilog HDL (Hardware Description Language) 是一种用于数字系统设计的硬件描述语言，主要用于半导体芯片领域中的数字电路的设计和验证。
学习和掌握Verilog HDL的高级设计技术，对于深入了解和研究数字电路系统及其优化具有十分重要的意义。
2. 教学目标本教学设计的主要目标是掌握高级Verilog HDL数字电路设计技术。
具体如下：•了解Verilog HDL的基础知识和语法结构；•掌握Verilog HDL的高级电路描述技巧，包括状态机、流水线、并行处理等；•学会使用ModelSim仿真工具来验证设计的正确性；•能够设计和构建高效、可靠的数字电路系统。
3. 教学内容3.1 基础知识和语法结构•Verilog HDL简介•Verilog HDL编程环境•Verilog HDL中的变量和数据类型•模块化编程•逻辑门，逻辑运算符3.2 高级电路描述技巧•状态机–有限状态机的原理–时序逻辑设计（基于时钟信号控制的状态机设计）–状态转移图和状态表的绘制•流水线–流水线的原理–流水线的吞吐量和延迟计算–流水线的优化设计•并行处理–并行处理的优点–Verilog HDL中的并行处理技巧–并行处理设计实例3.3 仿真验证和调试•ModelSim仿真工具的使用•模块仿真和系统仿真•仿真波形图的分析•针对仿真结果的调试和优化4. 教学方法•讲授法：通过教师授课的方式，介绍Verilog HDL高级数字电路设计的基础知识、语法结构和应用技巧。
•实践性教学法：通过实践操作来加深学生对Verilog HDL 高级数字电路设计的理解和应用能力。
比如通过在ModelSim仿真工具中对特定模块进行仿真和调试，让学生掌握仿真验证和调试技巧。
•小组讨论法：通过小组讨论的方式，可以提升学生的思考和沟通能力，有助于学生更深入地理解和掌握Verilog HDL高级数字电路设计技术。
veriloghdl跑表课程设计
verilog hdl 跑表 课程设计一、课程目标知识目标：1. 掌握Verilog HDL基础语法和结构，理解数字电路设计的基本原理；2. 学会使用Verilog HDL编写简单的跑表程序，理解跑表功能模块的实现；3. 了解跑表设计中时钟、复位、计数器等基本模块的工作原理及其在Verilog HDL中的实现方法。
技能目标：1. 能够运用所学知识，独立完成跑表的设计与仿真；2. 培养学生使用Verilog HDL进行数字电路编程的能力，提高逻辑思维和问题解决能力；3. 提高学生的团队协作和沟通能力，学会在项目中分工合作，共同完成设计任务。
情感态度价值观目标：1. 激发学生对数字电路设计和Verilog HDL编程的兴趣，培养自主学习、探究问题的精神；2. 培养学生严谨、认真、负责的工作态度，养成良好的编程习惯；3. 增强学生的创新意识，鼓励他们勇于尝试，克服困难，不断提升自身能力。
本课程针对高年级学生，结合课程性质、学生特点和教学要求，将目标分解为具体的学习成果。
通过本课程的学习，使学生能够掌握Verilog HDL的基础知识，具备实际数字电路设计能力，同时培养他们的团队协作、沟通能力和创新精神。
为实现这一目标，课程将采用项目驱动、任务分解的教学方法，使学生在实践中不断提高自身能力。
二、教学内容1. Verilog HDL基础语法与结构：包括数据类型、运算符、赋值语句、控制语句等基本概念，使学生掌握Verilog HDL编程的基本方法。
相关教材章节：第一章 Verilog HDL基础2. 数字电路设计原理：介绍组合逻辑电路和时序逻辑电路的设计原理，分析跑表中的基本模块，如时钟、复位、计数器等。
相关教材章节：第二章 数字电路设计基础3. 跑表功能模块设计：学习跑表各功能模块的设计方法，如秒表、计时器、闹钟等，以及模块间的连接与通信。
相关教材章节：第三章 数字电路模块设计4. Verilog HDL跑表程序编写与仿真：根据跑表功能需求，编写Verilog HDL 代码，使用仿真工具进行功能验证。
hdl的课程设计
hdl的课程设计一、教学目标本课程的教学目标是让学生掌握HDL（硬件描述语言）的基本语法、编写方法和应用技巧。
通过本课程的学习，学生将能够熟练使用HDL进行数字电路的设计和仿真，提高他们在电子工程领域的实际操作能力。
具体来说，知识目标包括：1.理解HDL的基本概念和特点。
2.掌握HDL的基本语法和编写规则。
3.了解HDL在数字电路设计中的应用。
技能目标包括：1.能够独立编写HDL代码，实现简单的数字电路功能。
2.能够使用HDL进行电路仿真，验证电路的正确性。
3.能够分析HDL代码的性能，进行优化和改进。
情感态度价值观目标包括：1.培养学生对电子工程的兴趣和热情。
2.培养学生团队合作精神和自主学习能力。
3.培养学生对新技术的敏感性和创新意识。
二、教学内容本课程的教学内容主要包括HDL的基本语法、编写方法和应用技巧。
具体安排如下：第1-2章：HDL的基本概念和特点，介绍HDL的发展历程、基本语法和编写规则。
第3-4章：HDL的基本数据类型和运算符，讲解HDL中的基本数据类型、运算符及其使用方法。
第5-6章：HDL的控制语句和函数，介绍HDL中的条件语句、循环语句、函数和过程等控制语句的使用。
第7-8章：HDL的模块化和层次化设计，讲解如何使用模块化和层次化设计方法进行数字电路的设计。
第9-10章：HDL的仿真和测试，介绍HDL仿真工具的使用方法，以及如何进行电路的测试和验证。
第11-12章：HDL在实际项目中的应用，分析HDL在实际项目中的应用案例，提高学生的实际操作能力。
三、教学方法为了提高教学效果，本课程将采用多种教学方法，包括：1.讲授法：教师讲解HDL的基本概念、语法和编写规则，引导学生理解和掌握相关知识。
2.案例分析法：分析实际项目中的应用案例，让学生了解HDL在实际工作中的应用。
3.实验法：安排实验室实践环节，让学生动手编写HDL代码，进行电路仿真和测试。
4.讨论法：学生进行分组讨论，分享学习心得和经验，提高团队合作精神和自主学习能力。
VerilogHDL与FPGA设计基础_授课教案0709汇编
西安邮电大学课程教案课程名称：VerilogHDL与FPGA设计基础授课教师：李哲授课教师所在学院：电子工程学院授课班级：电路1201~02授课学期：2014-2015-01学期一、基本信息课程名称VerilogHDL与FPGA设计基础课程性质○必修⊙限选○选修○素拓○跨学科授课专业班级学生人数：67所处年级○一年级○二年级⊙三年级○四年级总学时64 理论课时40 实验课时24 学分 4 课程教材VerilogHDL与FPGA设计基础上课时间2014-2015-1上课地点A337、A322答疑时间答疑地点2#112先修课程本课程在授课对象所学专业人才培养中的作用与地位本课程是集成电路设计与系统集成专业的一门专业基础课程，学生在先修课程数字电路基础上，掌握使用VerilogHDL进行数字电路设计、仿真，并在Fpga器件上实现数字逻辑。
初步掌握集成电路和数字系统的设计方法，培养学生从事集成电路设计技能，对学生进入集成电路设计领域有很重要作用。
本课程在知识传授、能力提升、素质培养各方面的教学目标掌握基于FPGA Verilog HDL实现数字电路仿真的方法。
一方面可以使学生掌握一种适合产品样机和小批量生产的理想手段，另一方面也为进一步学习专用集成电路芯片设计打下了良好基础。
通过本课程的学习可以使学生掌握1）自顶向下的全正向设计思想；2）可编程逻辑器件的基本知识和相关软件的使用方法；3）FPGA电路设计的方法和技巧。
基本具备中小规模可编程逻辑器件的设计开发能力。
学生情况分析注：本栏目建议各位老师通过与学生深入沟通、向前续课程授课教师和辅导员老师了解情况等各种方式，充分了解授课学生的实际情况，积极有效地开展教学。
二、课程大纲《VerilogHDL与FPGA设计基础》课程教学大纲The fundamental of FPGA Design with Verilog HDL课程编号：DZ140340适用专业：集成电路设计与系统集成先修课程：数字电路，电路分析学分数：4总学时数：64 实验（上机）学时：24考核方式：考试执笔者：李哲编写日期：2014年7月7日一、课程性质和任务本课程是集成电路设计与系统集成专业的一门院定选修专业基础课程。
数字系统设计与VerilogHDL课程设计
数字系统设计与VerilogHDL课程设计一、课程设计背景数字系统设计和VerilogHDL是计算机科学与技术专业中比较重要的课程之一。
在该课程中，学生将学习到数字系统的设计和实现过程，以及VerilogHDL语言的应用和编写。
本课程设计旨在让学生通过实践，巩固并深化所学知识，提高其实际运用能力，并帮助学生更好地理解数字系统设计和VerilogHDL的重要性。
二、课程设计目标与要求1. 课程设计目标本课程设计主要目标是让学生了解数字系统设计和VerilogHDL的工作原理和实现方法，并通过实践进行巩固，提高学生的动手能力，为日后从事该领域的工作做好充分的准备。
2. 课程设计要求本课程设计要求学生能够在充分理解了数字系统设计和VerilogHDL的基本原理和方法后，进行硬件电路图、程序代码的设计和仿真。
同时，学生需要自主完成以下任务：1.学习数字系统设计和VerilogHDL的基本知识。
2.设计并仿真一个简单的多功能数字系统，包括至少一个输入和一个输出设备，以及多个存储器（SRAM、DRAM、ROM等都可以）。
3.使用VerilogHDL语言设计实现一个几位数的计算器。
4.完成个人或小组课程设计报告，包括设计过程中的心得、体会等内容。
三、课程设计流程1. 学习数字系统设计和VerilogHDL的基本知识数字系统设计和VerilogHDL的基本知识包括数字系统的基本概念、数字信号处理、电路设计和VerilogHDL的基本语法和程序设计方法等。
学生可以通过阅读相关教材和参考资料来学习这些知识。
2. 设计多功能数字系统在完成学习后，学生可以开始设计自己的多功能数字系统。
该系统应该包括输入、输出、存储器等组件，并应该考虑到系统的稳定性、处理速度、数据存储和传输等方面的问题。
设计的过程中还需注意电路连接、时序控制、设计优化等方面，确保数字系统的高效功能和性能。
3. 设计计算器在完成多功能数字系统的设计后，学生可以进一步使用VerilogHDL语言，编写程序设计一个几位数的计算器。
veriloghdl课程设计
veriloghdl课程设计一、课程目标知识目标：1. 理解Verilog HDL的基本语法和结构，掌握数字电路设计的基本原理；2. 学会使用Verilog HDL进行简单的数字电路设计和仿真；3. 掌握Verilog HDL中的模块化设计方法，能够阅读和分析中等难度的Verilog代码；4. 了解FPGA的基本原理，能够将Verilog HDL代码在FPGA开发板上实现硬件编程。
技能目标：1. 能够运用Verilog HDL编写基本的组合逻辑和时序逻辑电路；2. 独立完成简单的数字信号处理系统的设计、仿真和硬件测试；3. 掌握使用Verilog HDL进行代码调试和优化的基本技巧；4. 培养学生的团队合作能力和问题解决能力，能够在项目中进行有效的沟通与协作。
情感态度价值观目标：1. 培养学生对数字电路设计的兴趣，激发学生的创新意识和探索精神；2. 培养学生严谨、细致的学习态度，树立良好的工程伦理观念；3. 增强学生的国家意识，认识到我国在集成电路领域的发展现状和重要性，激发学生的爱国情怀；4. 引导学生树立正确的价值观，认识到科技进步对国家和社会发展的贡献。
本课程针对高年级学生，以项目为导向，注重理论与实践相结合。
在教学过程中，教师需关注学生的学习特点，充分调动学生的主观能动性，培养学生的实际操作能力和创新能力。
课程目标旨在使学生能够掌握Verilog HDL的基本知识和技能，为今后在集成电路设计和开发领域的发展奠定基础。
通过本课程的学习，学生将能够独立完成数字电路的设计和实现，为我国集成电路产业的发展贡献自己的力量。
二、教学内容1. Verilog HDL基础语法：包括数据类型、运算符、赋值语句、控制结构等，对应教材第一章内容；2. 数字电路设计原理：介绍组合逻辑电路和时序逻辑电路设计方法，对应教材第二章内容；3. Verilog HDL模块化设计：学习模块定义、端口声明、模块调用等，对应教材第三章内容；4. 常用数字电路设计实例：分析并实践触发器、计数器、状态机等设计，对应教材第四章内容；5. 仿真与调试技巧：掌握ModelSim仿真工具的使用，学习代码调试和优化方法，对应教材第五章内容；6. FPGA硬件编程：了解FPGA基本原理，学习将Verilog HDL代码烧写到FPGA开发板，对应教材第六章内容；7. 项目实践：分组进行项目设计，包括数字信号处理系统、通信系统等，综合运用所学知识，对应教材第七章内容。
项目五 用Verilog HDL实现译码器功能电路教学设计[1页]
1）参照十六进制数码管的功能，理清输入输出的关系；
2）在Quartus II中，应用Verilog HDL编制译码电路程序实现驱动十六进制数码显示管功能；
3）建立了仿真波形，运行仿真结果并分析；
4）能正确处理调试过程中遇到的问题；
2. 知识与技能准备：
项目一用Verilog HDL实现译码器功能模块教学设计
课程名称
数字电子技术及应用
学习领域五：可编程逻辑控制技术
项目五：用Verilog HDL实现译码器功能
计划学时数：8课时；理论教学3课时，实践教学4课时，汇报与评价1课时
教学目的：以Verilog HDL实现译码器功能为驱动，引导讲授可编程逻辑器件、Quartus II软件的使用、Verilog HDL编程的方法、仿真的实现等，培养学生在Quartus II中实现对电路编程并仿真实现相应的逻辑功能的能力，为CPLD的应用设计打下扎实基础。
教学资源：
1）任务报告；2）多媒体资料；3）数据手册
考核方式：
过程化考核
教学内容：
任务引入：译码器是多输入多输出组合逻辑电路器件。数码显示电路在各种数字测量仪表和各种数字系统中使用广泛，是数字设备不可缺少的部分。可以采用显示译码器将二进制数转换成对应的七段码或八段码，驱动数码管。本项目通过在Quartus II软件中，用Verilog HDL语言编写程序代码，实现这个显示译码器的功能，为今后需要在CPLD上进一步开发复杂功能的电路打下坚实基础。用Verilog HDL实现译码器功能模块的要求如下：
1）译码ห้องสมุดไป่ตู้工作原理；
2）译码显示线路原理分析；
3）Quartus II软件应用；
verilog综合课程设计
verilog综合课程设计一、课程目标知识目标：1. 掌握Verilog硬件描述语言的基本语法和结构；2. 学会使用Verilog进行数字电路的设计与描述；3. 理解数字电路的基本组成和功能，并能运用Verilog进行相应的实现；4. 了解Verilog代码的综合过程，理解综合工具的作用和原理。
技能目标：1. 能够运用Verilog编写简单的数字电路模块；2. 能够使用综合工具对Verilog代码进行综合，生成对应的硬件描述；3. 能够分析和解决Verilog综合过程中遇到的问题；4. 培养学生的实际操作能力，提高团队协作和沟通技巧。
情感态度价值观目标：1. 培养学生对数字电路设计和Verilog语言的兴趣，激发学习热情；2. 培养学生严谨、细致的学习态度，注重代码质量和工程规范；3. 增强学生的自信心，培养面对挑战和困难时的积极心态；4. 培养学生的创新意识，鼓励尝试新方法，勇于实践。
课程性质：本课程为实践性较强的课程，要求学生在掌握理论知识的基础上，进行实际操作和练习。
学生特点：学生具备一定的数字电路基础，了解基本的硬件描述语言概念，对Verilog有一定了解。
教学要求：注重理论与实践相结合，强调实际操作和动手能力，通过案例分析、小组讨论等形式，提高学生的综合运用能力。
在教学过程中，关注学生的学习进度和反馈，及时调整教学策略，确保课程目标的实现。
将目标分解为具体的学习成果，以便于后续的教学设计和评估。
二、教学内容1. Verilog基础知识回顾：数据类型、运算符、控制语句、模块定义等；教材章节：第一章 Verilog基础知识。
2. 数字电路设计基础：组合逻辑电路、时序逻辑电路设计方法；教材章节：第二章 数字电路设计基础。
3. Verilog代码编写规范：代码风格、命名规则、注释使用等；教材章节：第三章 编码规范与风格。
4. 常用Verilog模块设计：触发器、计数器、状态机等；教材章节：第四章 常用Verilog模块设计。
VerilogHDL程序设计教程
Verilog HDL程序设计教程红色:做后有错。
粉红色:有疑问。
紫色:第二次仍有错。
绿色:文字错误第1章EDA技术综述 1.1引言1.摩尔定律1.2EDA的发展阶段1.阶段1.3设计方法与设计技术1.两种设计思路2.IP的含义3. IP核的分类。
4. SOC的含义1.4EDA的实现1.实现方法第2章EDA设计软件与设计流程 2.2EDA的设计流程1(FPGA的设计流程 2(综合的定义与类型。
3(仿真的类型第3章Verilog HDL设计初步(P18) 3.2完整的Verilog HDL设计1. 4位全加器的和4位计数器的程序。
2. 4位全加器的仿真程序(1.时间头文件 2.模块名(没有参数)3.参数规定(端口、延时、时钟)4.调用测试对象 5.设置参数(所有的输入端口都应初始化赋值)6.显示设置)。
3.3Verilog模块基本结构剖析 1.端口定义注意事项。
2.逻辑功能定义的几种方式第4章Verilog HDL语言要素(P32)4.1词法1.verilog中的四种基本逻辑状态4.2数据类型1.连线型(Net Type)的特点2.寄存器型(Register Type):定义、与连线型区别(赋值、保值)3.Parameter的使用格式4.3寄存器和存储器1.寄存器定义格式和标矢性2.存储器:定义、格式、位区选择方法4.3运算符1.等式与全等式的区别2.位拼接运算符第5章Verilog HDL行为语句(P45)5.2 Verilog HDL中的过程语句1.always过程语句格式。
2.initial过程语句格式。
5.3 块语句1.块语句。
2.用begin—end产生周期为10的个单位时间的方波.3.用fork—join产生周期为10的个单位时间的方波5.4赋值语句1.分类。
2.阻塞赋值和非阻塞赋值的区别5.5条件语句1.例5.11(模为60的BCD码加法计数器)2.case语句的三种表达形式5.6循环语句1.Verilog HDL中4种类型循环语句。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2014年测控专业Verilog HDL课程设计一、资料下载1、软件包下载（软件破解过程搜索“百度经验”）Quartus II 9.0软件下载（包含安装软件，破解介绍）/cAus5Bm2hhrg3 提取码 75332、例程下载/cAuspmKWXYNsa 提取码 25f63、期末复习资料下载/cAusa3BqkqGwR 提取码 dfe8二、课程设计1、多路选择器设计实验要求：教材P-111 4-1例程：\EXPERIMENTs\EXP0_MUX41根据例程写出实验报告，包括程序设计、软件编译、仿真分析，给出实验分析报告、仿真波形及分析报告。
2、乐曲硬件演奏电路设计要求：教材P-225 8-5 实验任务一、实验任务二例程：\EXPERIMENTs\EXP4_Music根据例程写出实验报告，包括程序设计、软件编译、仿真分析，给出实验分析报告、仿真波形及分析报告。
参考格式：直流电机的PWM控制器的设计目录1.绪论1.1直流电机介绍直流电机是实现直流电能与机械能之间相互转换的一种电力机械，按照直流电机的用途分为直流电动机和直流发电机两类。
能够将机械能转换成直流电能的电机称为直流发电机；能够将直流电能转换成机械能的电机称为直流电动机。
1.1.1直流电机的特点从直流电机与交流电机相比中可以看出，直流电机具有优良的调速性能和启动性能。
直流电机具有宽广的调速范围，平滑的无级调速特性，可实现频繁的无级快速启动、制动和反转；过载能力大，能承受频繁的冲击负载；能满足自动化生产系统中各种特殊运行的要求。
而直流发电机则能提供无脉动的大功率直流电源，且输出电压可以精确地调节和控制。
1.1.2直流电机的应用直流电机是交通、工矿、建筑等行业中的常见动力机械，是机电行业人员的重要工作对象和工具。
在某些要求调速范围广、速度快、精密度高、控制性能优异的场合，直流电机的应用目前仍占有较大的比重，如大型可逆式轧钢机、内燃机车、矿井卷扬机、造纸和印刷机械、宾馆高速电梯、城市电车、电动自行车、龙门刨床、电力机车、地铁列车、船舶机械、大型精密机床和大型起重机等生产机械中。
1.2 EDA介绍EDA电子设计自动化是Electronic Design Automation的简称，从20世纪60年代中期发展开始至今，已经取得了飞跃性的进步，在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已经非常普及，这些可编程逻辑器件为数字系统的设计带来了相当大的灵活性。
这些器件可以通过软件编程而对其硬件结构和工作方式进行重构和改变，这就使得硬件的设计可以如同软件设计那样方便快捷效率高，可编程逻辑器件加快了EDA技术的发展，在现代社会，尤其是电子信息科技行业发展突飞猛进，在化工、机械、电子、通信、医学、航空航天、矿产、生物、军事等各个领域都有EDA的广泛应用，相信在为了社会EDA 技术会发展的更加发达。
1.3 FPGA介绍FPGA是Field－Programmable Gate Array的简称，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
FPGA采用了逻辑单元阵列，内部包括可配置逻辑模块、输出输入模块和内部连线三个部分。
FPGA具有一些重要的特点，例如：采用FPGA设计ASIC电路(专用集成电路)，用户不需要投片生产，就能得到合用的芯片；FPGA可做其它全定制或半定制ASIC电路的中试样片；FPGA内部有丰富的触发器和I／O引脚；FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一；FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。
所以可以这么认为，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。
FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。
用户可以根据不同的配置模式，采用不同的编程方式。
加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。
掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。
FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。
当需要修改FPGA功能时，只需换一片EPROM即可。
这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。
因此，FPGA的使用非常灵活。
1.4 Verilog HDL硬件描述语言1.4.1 Verilog HDL硬件描述语言介绍本文的程序采用Verilog HDL硬件描述语言，Verilog HDL硬件描述语言时目前应用最广泛的硬件描述语言，Verilog HDL可以用来进行各种层次的逻辑设计，也可以进行数字系统的逻辑综合，仿真验证和时序分析等。
Verilog HDL适合算法级，寄存器级，逻辑级，门级和版图级等各个层次的设计和描述。
本文就是基于FPGA，产生PWM波形，通过Verilog HDL语言编程实现电机的运转控制的。
1.4.2 Verilog HDL功能Verilog HDL典型的功能，基本逻辑门，例如a n d、o r和n a n d等都内置在语言中。
用户定义原语（ U D P）创建的灵活性。
用户定义的原语既可以是组合逻辑原语，也可以是时序逻辑原语。
开关级基本结构模型，例如p m o s 和n m o s等也被内置在语言中。
提供显式语言结构指定设计中的端口到端口的时延及路径时延和设计的时序检查。
可采用三种不同方式或混合方式对设计建模。
这些方式包括：行为描述方式—使用过程化结构建模；数据流方式—使用连续赋值语句方式建模；结构化方式—使用门和模块实例语句描述建模。
Verilog HDL中有两类数据类型：线网数据类型和寄存器数据类型。
线网类型表示构件间的物理连线，而寄存器类型表示抽象的数据存储元件。
能够描述层次设计，可使用模块实例结构描述任何层次。
设计的规模可以是任意的；语言不对设计的规模（大小）施加任何限制。
Verilog HDL不再是某些公司的专有语言而是I E E E标准。
人和机器都可阅读Verilog 语言，因此它可作为E D A的工具和设计者之间的交互语言。
Verilog HDL语言的描述能力能够通过使用编程语言接口（ P L I）机制进一步扩展。
P L I是允许外部函数访问Verilog 模块内信息、允许设计者与模拟器交互的例程集合。
设计能够在多个层次上加以描述，从开关级、门级、寄存器传送级（ RT L）到算法级，包括进程和队列级。
能够使用内置开关级原语在开关级对设计完整建模。
同一语言可用于生成模拟激励和指定测试的验证约束条件，例如输入值的指定。
Verilog HDL 能够监控模拟验证的执行，即模拟验证执行过程中设计的值能够被监控和显示。
这些值也能够用于与期望值比较，在不匹配的情况下，打印报告消息。
在行为级描述中，Verilog HDL不仅能够在RT L级上进行设计描述，而且能够在体系结构级描述及其算法级行为上进行设计描述。
能够使用门和模块实例化语句在结构级进行结构描述。
在Verilog HDL 的混合方式建模能力，即在一个设计中每个模块均可以在不同设计层次上建模。
Verilog HDL 还具有内置逻辑函数，例如&（按位与）和|（按位或）。
对高级编程语言结构，例如条件语句、情况语句和循环语句，语言中都可以使用。
可以显式地对并发和定时进行建模。
提供强有力的文件读写能力。
1.5 PWM脉冲宽度调制介绍脉冲宽度调制是一种模拟控制方式，其根据相应载荷的变化来调制晶体管栅极或基极的偏置，来实现开关稳压电源输出晶体管或晶体管导通时间的改变，这种方式能使电源的输出电压在工作条件变化时保持恒定，是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术。
PWM控制技术以其控制简单,灵活和动态响应好的优点而成为电力电子技术最广泛应用的控制方式,也是人们研究的热点。
脉冲宽度调制（PWM）是一种对模拟信号电平进行数字编码的方法。
通过高分辨率计数器的使用，方波的占空比被调制用来对一个具体模拟信号的电平进行编码。
PWM信号仍然是数字的，因为在给定的任何时刻，满幅值的直流供电要么完全有(ON)，要么完全无(OFF)。
电压或电流源是以一种通(ON)或断(OFF)的重复脉冲序列被加到模拟负载上去的。
通的时候即是直流供电被加到负载上的时候，断的时候即是供电被断开的时候。
只要带宽足够，任何模拟值都可以使用PWM进行编码。
1.6直流电机的PWM控制PWM信号可以由CPU产生，也可以由FPGA产生。
由CPU产生PWM信号时，是通过模拟比较器产生的，比较器的一端接一个给定的参考电压，另一端接周期性线性增加的锯齿波电压。
当锯齿波电压小于参考电压时输出低电平，当锯齿波电压大于参考电压时就输出高电平。
所以改变参考电压就可以改变PWM波形的高电平的宽度，也就是改变PWM波形的占空比。
CPU产生PWM信号，需要D/A转换器产生锯齿波电压和设置参考电压，通过外接模拟比较器输出PWM，因此外围电路很复杂。
而用FPGA的数字PWM控制产生PWM信号，只需要FPGA内部资源就可以实现，FPGA的优点和工作原理前文已经描述，运用可编程逻辑器件，采用Verilog HDL硬件描述语言编程。
数字比较器的一端接设定值计数器输出，另一端接线性递增计数器输出。
如果线性计数器的计数值小于设定值是就输出低电平，如果线性计数器的计数值大于设定值时输出高电平。
FPGA的数字PWM控制与模拟PWM控制相比，省去了外接的D/A转换器和模拟比较器，FPGA外部连线很少、电路简单、便于控制。
2.设计原理2.1设计原理框图直流电机控制电路主要由3部分组成：（1）FPGA中产生PWM脉宽调制信号电路（2）FPGA中的工作/停止和正/反转方向控制电路（3）记速显示模块计数器设置PWM信号的占空比。
通过设定duty_cycle的值改变占空比，当pwm_en =1时，counter计数器的输出值增加，当计数器的值小于duty_cycle时，PWM的占空比就会增加，电机转速就会加快；否则PWM的占空比减小，电机转速就会变慢。
在电机控制模块里，设置了按键消抖部分，防止按键的不灵敏带来的误差，同时设置了3个按键，通过按键1控制电机速度，按键1可以改变duty_cycle的值，近而通过pwm_logic模块改变PWM波形达到改变速度的目的；通过按键2控制电动机启动、停止，按键2可以改变pwm_en的值，使电源接通或者关闭以使电机启动或者停止；通过按键3控制电动机正/反转，按键3可以改变电机控制模块内部的直流电流方向，从而改变电机的运转方向。