第二章++微处理器存储器管理技术
合集下载
计算机原理
12
例： 设代码段寄存器CS的内容为1234H，指令指 针IP的内容为0022H，即(CS)＝1234H，(IP)＝ 0022H，则访问代码段存储单元的物理地址计算如 下：
左移4位 12340
1234 0022
段基值 逻辑地址
偏移量
整理课件
+）
002 2
1236 2
物理地址
13
整理课件
4. 6字节的指令队列（ISQ）
例： 49H＋6DH＝B6H，就是73＋109＝182， 补码B6H表达真值是-74，显然运算结果不正确； 计算结果超出－128～＋127范围，产生溢出，故 OF＝1。
30
整理课件
奇偶标志PF（Parity Flag） – 当运算结果最低字节中“1”的个数为零或偶 数时，PF = 1；否则PF = 0 – PF 标 志 仅 反 映 最 低 8 位 中 “ 1” 的 个 数 是 偶或奇，即使是进行16位字操作
地址指针寄存器用于存放操作数的地址，编程 时通过修改寄存器的内容达到修改地址的目的。
通过地址指针寄存器寻址内存内的数据
SP为堆栈指针寄存器，指示栈顶的偏移地址, SP不能再用于其他目的，具有专用目的
23
整理课件
BP为基址指针寄存器，表示数据在堆栈段中一 个数据区的基地址，SP和BP寄存器与SS段寄存 器联合使用以确定堆栈段中的存储单元地址。
整理课件
对其中某8位的操作，并不影 响另外对应8位的数据 ；
数据寄存器用于存放操作数及 中间结果，也可以存放地址；
AX和AL可用作累加操作，因
此又可称作累加器。
21
每个寄存器又有它们各自的专用目的
– AX－－累加器，使用频度最高； 用于算术、逻辑运算存放中间结果； 与外设传送信息等
例： 设代码段寄存器CS的内容为1234H，指令指 针IP的内容为0022H，即(CS)＝1234H，(IP)＝ 0022H，则访问代码段存储单元的物理地址计算如 下：
左移4位 12340
1234 0022
段基值 逻辑地址
偏移量
整理课件
+）
002 2
1236 2
物理地址
13
整理课件
4. 6字节的指令队列（ISQ）
例： 49H＋6DH＝B6H，就是73＋109＝182， 补码B6H表达真值是-74，显然运算结果不正确； 计算结果超出－128～＋127范围，产生溢出，故 OF＝1。
30
整理课件
奇偶标志PF（Parity Flag） – 当运算结果最低字节中“1”的个数为零或偶 数时，PF = 1；否则PF = 0 – PF 标 志 仅 反 映 最 低 8 位 中 “ 1” 的 个 数 是 偶或奇，即使是进行16位字操作
地址指针寄存器用于存放操作数的地址，编程 时通过修改寄存器的内容达到修改地址的目的。
通过地址指针寄存器寻址内存内的数据
SP为堆栈指针寄存器，指示栈顶的偏移地址, SP不能再用于其他目的，具有专用目的
23
整理课件
BP为基址指针寄存器，表示数据在堆栈段中一 个数据区的基地址，SP和BP寄存器与SS段寄存 器联合使用以确定堆栈段中的存储单元地址。
整理课件
对其中某8位的操作，并不影 响另外对应8位的数据 ；
数据寄存器用于存放操作数及 中间结果，也可以存放地址；
AX和AL可用作累加操作，因
此又可称作累加器。
21
每个寄存器又有它们各自的专用目的
– AX－－累加器，使用频度最高； 用于算术、逻辑运算存放中间结果； 与外设传送信息等
微型计算机原理及应用第三版课后答案
微型计算机原理及应用第三版课后答案【篇一：《微型计算机原理及应用》课后习题答案】=txt>第一章1.1 解释题(1) 微处理器【解答】由大规模集成电路芯片构成的中央处理器（cpu），叫做微处理器。
(2) 微型计算机【解答】以微处理器为基础，配以内存储器、输入输出接口电路、总线以及相应的辅助电路而构成的计算机裸机，叫做微型计算机。
(3) 微型计算机系统【解答】微型计算机系统由硬件系统和软件系统组成。
即由微型计算机、配以相应的外部设备（如打印机、显示器、键盘、磁盘机等），再配以足够的软件而构成的系统。
(4) 单板机【解答】将微处理器、ram、rom以及i/o接口电路，再配上相应的外设（如小键盘、led显示器等）和固化在rom中的监控程序等，安装在一块印刷电路板上构成的微型计算机系统称为单板机。
(5) 运算器【解答】运算器是直接完成各种算术运算、逻辑运算的部件，主要由alu（arithmetic and logic unit,算术逻辑部件）、通用寄存器、标志寄存器等组成。
(6) 地址总线【解答】地址总线是cpu对内存或外设进行寻址时，传送内存及外设端口地址的一组信号线。
地址总线的条数多少决定了cpu的寻址能力。
(7) 数据总线【解答】数据总线是cpu与内存或外设进行信息交换时，所用的一组数据信号线。
它决定了cpu一次并行传送二进制信息的位数，反映出cpu的“字长”这个重要性能指标。
(8) 控制总线【解答】控制总线是在cpu与外部部件之间传送控制信息（如读/写命令、中断请求命令等）的一组信号线。
1-2 单片机应包括哪些基本部件？其主要应用于哪些领域？【解答】一般单片机芯片中包括微处理器、ram、rom、i/o接口电路、定时器/计数器，有的还包括a/d、d/a转换器等。
其主要应用于智能化仪器仪表及工业控制领域。
1-3 按图1-11和图1-12，写出取第二条指令操作码和执行第二条指令的过程。
【解答】1) ip的值（002h）送入地址寄存器ar；2) ip的内容自动加1，变为003h；3) ar将地址码通过地址总线送到存储器的地址译码器，经译码后选中002h单元；4) 微处理器给出读命令；5) 所选中的002h单元内容04h送上数据总线db；6) 数据总线db上的数据04h送到数据寄存器dr；7) 因是取指操作，取出的是指令操作码04h，即由dr送入指令寄存器ir；8) ir中的操作码经指令译码器id译码后，通过pla发出执行该指令的有关控制命令。
微处理器技术基础
1.2.1 高速缓冲存储器Cache 1.2.2 复杂指令系统计算机CISC和精简指令系统
计算机RISC
第一章 微处理器技术基础
▲§1.3 计算机编码及总线的概念
1.3.1 带符号数的表示方法 1.3.2 计算机中常用编码 1.3.3 微型计算机系统的三总线
▲§1.4 8086/8088微处理器内部结构
§1.1 微处理器的发展简史
4 计算机辅助系统 计算机辅助系统主要有计算机辅助教学（CAI）、计算机辅助 设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（ CAT）、计算机集成制造（CIMS）等系统。
5 人工智能 人工智能主要就是研究解释和模拟人类智能、智能行为及其 规律的一门学科，包括智能机器人，模拟人的思维过程，计算 机学习等等。其主要任务是建立智能信息处理理论，进而设计 可以展现某些近似于人类智能行为的计算系统。
以 8086 微处理器组成的微机系统是IBM PC/XT及其兼容 机，虽然市场上已经少见了，但从学习的角度出发，它仍然可 以作为基本例机学习。
§1.2 微处理器有关的技术名词
1.2.1 高速缓冲存储器Cache
目的：为了解决处理器速度快而存储器慢的矛盾，在两 者之间加一级高速缓冲器Cache。
作用：在CPU要从主存中读取一个数据时，它先在Cache 中查找是否有该数据。若有，立即从Cache中读取到CPU， 若没有，从主存中读取这个数据送CPU，同时将包含这个 数据的整个数据块送到Cache。
§1.1 微处理器的发展简史
时钟
微处理器 CPU
存储器RAM
存储器ROM 数据总线（双向） 地址总线（单向）
接口电路
控制总线 接口电路
外存
I/O设备
计算机的基本结构
计算机RISC
第一章 微处理器技术基础
▲§1.3 计算机编码及总线的概念
1.3.1 带符号数的表示方法 1.3.2 计算机中常用编码 1.3.3 微型计算机系统的三总线
▲§1.4 8086/8088微处理器内部结构
§1.1 微处理器的发展简史
4 计算机辅助系统 计算机辅助系统主要有计算机辅助教学（CAI）、计算机辅助 设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（ CAT）、计算机集成制造（CIMS）等系统。
5 人工智能 人工智能主要就是研究解释和模拟人类智能、智能行为及其 规律的一门学科，包括智能机器人，模拟人的思维过程，计算 机学习等等。其主要任务是建立智能信息处理理论，进而设计 可以展现某些近似于人类智能行为的计算系统。
以 8086 微处理器组成的微机系统是IBM PC/XT及其兼容 机，虽然市场上已经少见了，但从学习的角度出发，它仍然可 以作为基本例机学习。
§1.2 微处理器有关的技术名词
1.2.1 高速缓冲存储器Cache
目的：为了解决处理器速度快而存储器慢的矛盾，在两 者之间加一级高速缓冲器Cache。
作用：在CPU要从主存中读取一个数据时，它先在Cache 中查找是否有该数据。若有，立即从Cache中读取到CPU， 若没有，从主存中读取这个数据送CPU，同时将包含这个 数据的整个数据块送到Cache。
§1.1 微处理器的发展简史
时钟
微处理器 CPU
存储器RAM
存储器ROM 数据总线（双向） 地址总线（单向）
接口电路
控制总线 接口电路
外存
I/O设备
计算机的基本结构
第2章微型计算机系统的组成及工作原理
2.5.6 ISA总线的定义与应用
2. ISA总线的信号线定义 ——98芯插槽，包括地址线、数据线、控制线、时钟和电源线 (1)地址线：SA019和LA1723 (2)数据线：SD015 (3)控制线：AEN、BALE、 IOR 和 IOW、 SMEMR和 SMEMW
MEMR 和 MEMW、 MEM CS16 和 I/O CS16 、SBHE
2.1.2 微机系统的软件配置
系统软件、工具软件、应用软件、用户应用程序
.3 微机系统中的信息流与信息链
1. 微机系统中信息流与信息链的构成 信息流：存储器中的数据、程序代码；接口寄存器中的I/O数据、 状态、I/O命令 信息链：信息流在系统中流动的路径； 包括物理(硬件)环节和逻辑(软件)环节 2. 微机系统中信息流与信息链 ——早期微机系统/现代微机系统中的信息链 3. 研究信息流与信息链的意义 ——通过信息流从整体上认识微机体系结构和组成微机系统的各 部件之间的关系
2.5.7 现代微机总线技术的新特点
3. 总线桥 (1) 总线桥 ——总线转换器和控制器，是两种不同总线间的总线接口 内部包含兼容协议及总线信号和数据缓冲电路；把一条总线映 射到另一条总线上 北桥：连接CPU总线和PCI总线的桥 南桥：连接PCI总线和本地总线(如ISA)的桥 (2) PCI总线芯片组 ——实现总线桥功能的一组大规模集成专用电路 保持主板结构不变前提下，改变这些芯片组的设计，即可适应 不同微处理器的要求 4. 多级总线结构中接口与总线的连接
2.4 I/O设备与I/O设备接口
2.4.1 I/O设备及其接口的作用
1. I/O设备的作用 2. I/O设备接口的作用——连接与转换
2.4.2 I/O设备的类型及设备的逻辑概念
第二章(操作系统)
8
返回本节
2.1.3 Windows XP简介
Windows XP的三个版本
Windows XP Home Edition 适用于大多数的家庭和普通用户 Windows XP Professional 适用于商业用户和有一定专业水平的家庭用户 Windows XP 64位Edition 专满足技术性工作站用户的强烈要求而设计 怎样安装xp
第二章 Windows操作系统的使用
本章重点
操作系统的功能 Windows XP的基本操作 文件和文件夹的管理 回收站的使用 程序管理
计算机管理
1
2.1 操作系统的功能与用户界面
操作系统在资源使用者和资源之间充当中间人的角 色，它负责管理、调度、指挥计算机的软硬件资源，使 其协调工作。
ቤተ መጻሕፍቲ ባይዱ
标三个部分，所有的操作都是从桌面开始。
开始菜单
任务栏
桌面图标
返回
12
2.1.4 Windows XP的桌面环境
任务栏
快速启动工具栏 窗口管理区 语言栏
开始按钮
系统提示区
任务一: 任务栏的设置
演示
13
2.1.4 Windows XP的桌面环境
开始菜单
用户帐户 系统工具和文 件管理工具列 表
常用程序列表
磁盘 用户
操作系统
内存
CPU
网络
程序
打印机
返回
2
2.1.1 操作系统的功能
处理器管理
处理器管理主要是对中央处理器（CPU）进行动态管理。 在多个程序运行时，所有的程序都是在处理器中运行得到结果 的，而现在大多的计算机都只有一块CPU，因此处理器管理实 际上是对处理器执行的“时间”管理，即如何将CPU真正合理 分配给每个任务。
《微处理器 》PPT课件_OK
• 8086/8088和总线控制器8288共同形成系统总线信号 • 构成较大规模的应用系统
• 以8086为例，具体介绍一下最小模式下和最大模式下 各位引脚功能，如出现功能不同的引脚再具体讲解
23
GND
01
40 VCC（5V）
AD14/A14 02 8086/8088 39 AD15/A15
AD13/A13 03
2）组成：
（1）四个16位通用数据寄存器：AX、BX、CX、DX， 可以存放16位的操作数，也可分别分为两个8位的寄存 器（AL、AH；BL、BH；CL、CH；DL、DH）来使用。 其中AX称为累加器，BX称为基址寄存器，CX称为计数 寄存器，DX称为数据寄存器。
（2）指针和变址寄存器：存放地址指针。
•8086/8088 CPU有20条地址线，可以寻址多达220(1M)个 存储单元，即可以配置1MB的存储器，地址编号为 00000H~0FFFFFH
•存储空间按8位二进制位进行组织，即每个存储单元可 以存储一个字节的数据，若存放“字”数据(16bits)，则 存放在两个相邻的存储单元中，高字节数据存放在高地 址存储单元中，低字节存放在低地址单元中
19
2 、堆栈
堆栈主要用于暂存数据和在过程调用或处理中断时暂 存断点信息和现场数据保护。
（1）堆栈的概念
堆栈是在存储器中开辟的一片数据存储区，这片存储 区的一端固定，另一端活动，且只允许数据从活动端 进出。采用“先进后出”的规则 。
（2）堆栈的组织
堆栈指示器SP，它总是指向堆栈的栈顶。堆栈的伸展 方向既可以从大地址向小地址，也可以从小地址向大 地址。8086/8088的堆栈的伸展方向是从大地址向小 地址。
SP堆栈指针寄存器：指示当前堆栈段顶部的偏移地址
• 以8086为例，具体介绍一下最小模式下和最大模式下 各位引脚功能，如出现功能不同的引脚再具体讲解
23
GND
01
40 VCC（5V）
AD14/A14 02 8086/8088 39 AD15/A15
AD13/A13 03
2）组成：
（1）四个16位通用数据寄存器：AX、BX、CX、DX， 可以存放16位的操作数，也可分别分为两个8位的寄存 器（AL、AH；BL、BH；CL、CH；DL、DH）来使用。 其中AX称为累加器，BX称为基址寄存器，CX称为计数 寄存器，DX称为数据寄存器。
（2）指针和变址寄存器：存放地址指针。
•8086/8088 CPU有20条地址线，可以寻址多达220(1M)个 存储单元，即可以配置1MB的存储器，地址编号为 00000H~0FFFFFH
•存储空间按8位二进制位进行组织，即每个存储单元可 以存储一个字节的数据，若存放“字”数据(16bits)，则 存放在两个相邻的存储单元中，高字节数据存放在高地 址存储单元中，低字节存放在低地址单元中
19
2 、堆栈
堆栈主要用于暂存数据和在过程调用或处理中断时暂 存断点信息和现场数据保护。
（1）堆栈的概念
堆栈是在存储器中开辟的一片数据存储区，这片存储 区的一端固定，另一端活动，且只允许数据从活动端 进出。采用“先进后出”的规则 。
（2）堆栈的组织
堆栈指示器SP，它总是指向堆栈的栈顶。堆栈的伸展 方向既可以从大地址向小地址，也可以从小地址向大 地址。8086/8088的堆栈的伸展方向是从大地址向小 地址。
SP堆栈指针寄存器：指示当前堆栈段顶部的偏移地址
第2章8086CPU的原理
（2）DS：数据段段寄存器，在数据段寻址时，与BX、SI、DI 合用。 （3）SS：堆栈段段寄存器，在栈操作时，与SP合用对栈顶数据进 行存取。在对栈中数据存取时与BP合用。 （4）ES：附加数据段段寄存器，在串操作时，存放目标串，与DI 合用。也可以用来存放数据。 2 标志寄存器FLAGS FLAGS是16位寄存器，包含9个标志，标示CPU的状态和某些操 作特性。
其中：AH、AL寄存分别表示AX寄存器的高8位和低8位，如下图： 1Fh AH 50h AL AX
AH=1Fh AL=50h AX=1F50h
但AH和AL都可以作为8位的寄存器独立使用， 如 MOV BL，AH 指令执行后， BL=1Fh
其余的8位寄存器如上所述。 8086的4个数据寄存器，通常都是用来存储供CPU处理的数据或 保存结果的，但在特定的场合里，它们又有自己的特殊用途。 （1）AX、AL---累加器：在乘法、除法和符号扩展指令中，有一 个操作数预先放在累加器中；在I/O操作时，通过它CPU与接口交 换数据。累加器也是所有寄存器中执行速度最快的。
IF 中断允许标志： IF 的值决定CPU是否响应外部的可屏蔽中断。 当 IF=1 时，CPU可以响应外部的可屏蔽中断，否则相反。IF 的值 由专门的指令控制，即：STI 指令置 IF=1 CLI 指令置 IF=0 当 IF=0 时，CPU不能屏蔽非屏蔽中断和CPU内部中断。 TF 跟踪标志： TF=1 时，CPU进入单步程序执行方式，TF的控 制没有专用的指令，要通过其它方式设置。
图（3.5）8086/8088的引脚信号
最小方式 用于单个微处理器组成的系统，由8086产生系 统所需的全部控制信号。 最大方式 用于多处理器系统中，8086不直接提供控制信 号 。
微型计算机原理及应用第三版课后答案
微型计算机原理及应用第三版课后答案【篇一：《微型计算机原理及应用》课后习题答案】=txt>第一章1.1 解释题(1) 微处理器【解答】由大规模集成电路芯片构成的中央处理器（cpu），叫做微处理器。
(2) 微型计算机【解答】以微处理器为基础，配以内存储器、输入输出接口电路、总线以及相应的辅助电路而构成的计算机裸机，叫做微型计算机。
(3) 微型计算机系统【解答】微型计算机系统由硬件系统和软件系统组成。
即由微型计算机、配以相应的外部设备（如打印机、显示器、键盘、磁盘机等），再配以足够的软件而构成的系统。
(4) 单板机【解答】将微处理器、ram、rom以及i/o接口电路，再配上相应的外设（如小键盘、led显示器等）和固化在rom中的监控程序等，安装在一块印刷电路板上构成的微型计算机系统称为单板机。
(5) 运算器【解答】运算器是直接完成各种算术运算、逻辑运算的部件，主要由alu（arithmetic and logic unit,算术逻辑部件）、通用寄存器、标志寄存器等组成。
(6) 地址总线【解答】地址总线是cpu对内存或外设进行寻址时，传送内存及外设端口地址的一组信号线。
地址总线的条数多少决定了cpu的寻址能力。
(7) 数据总线【解答】数据总线是cpu与内存或外设进行信息交换时，所用的一组数据信号线。
它决定了cpu一次并行传送二进制信息的位数，反映出cpu的“字长”这个重要性能指标。
(8) 控制总线【解答】控制总线是在cpu与外部部件之间传送控制信息（如读/写命令、中断请求命令等）的一组信号线。
1-2 单片机应包括哪些基本部件？其主要应用于哪些领域？【解答】一般单片机芯片中包括微处理器、ram、rom、i/o接口电路、定时器/计数器，有的还包括a/d、d/a转换器等。
其主要应用于智能化仪器仪表及工业控制领域。
1-3 按图1-11和图1-12，写出取第二条指令操作码和执行第二条指令的过程。
【解答】1) ip的值（002h）送入地址寄存器ar；2) ip的内容自动加1，变为003h；3) ar将地址码通过地址总线送到存储器的地址译码器，经译码后选中002h单元；4) 微处理器给出读命令；5) 所选中的002h单元内容04h送上数据总线db；6) 数据总线db上的数据04h送到数据寄存器dr；7) 因是取指操作，取出的是指令操作码04h，即由dr送入指令寄存器ir；8) ir中的操作码经指令译码器id译码后，通过pla发出执行该指令的有关控制命令。
第二章 微处理器
第 13 页
8086CPU的引脚 的引脚——控制总线 的引脚 控制总线
微 机 原 理 汇 编 接 口 技 术
BHE/S7
高8位数据允许/状态
ALE
地址锁存允许
MN/MX
最小/最大模式
DEN
数据允许
RD
读选通
DT/R
数据发送/接收
WR
写选通
READY
准备就绪
第 14 页
8086CPU的引脚 的引脚——控制总线 的引脚 控制总线
第 34 页
堆栈操作
微 机 原 理 汇 编 接 口 技 术
堆栈是按照“先进后出”原则组织的存储区域， 堆栈是按照“先进后出”原则组织的存储区域，堆栈的大小最大为 64KB 堆栈由堆栈段寄存器SS和堆栈指针寄存器 来寻址 堆栈由堆栈段寄存器 和堆栈指针寄存器SP来寻址，SS给出堆栈 和堆栈指针寄存器 来寻址， 给出堆栈 段的段基址， 指向当前栈顶 指向当前栈顶——段基址到栈顶的偏移量 段的段基址，SP指向当前栈顶 段基址到栈顶的偏移量 栈底为堆栈空间的高地址单元，栈顶为低地址单元。 栈底为堆栈空间的高地址单元，栈顶为低地址单元。 堆栈操作以字为单位。 堆栈操作以字为单位。 数据进栈，栈顶向低地址方向浮动，高位字节存入高地址单元， 数据进栈， 数据进栈 栈顶向低地址方向浮动，高位字节存入高地址单元， 低位字节存入低地址单元 数据出栈，栈顶向高地址方向浮动，低位字节弹到目的操作数 数据出栈， 数据出栈 栈顶向高地址方向浮动， 的低位， 的低位，高位字节弹到目的操作数的高位
外部8位数据总线 4 4字节指令队列 IO/M 准十六位CPU
8086
外部16位数据总线 6 6字节指令队列 M/IO 十六位CPU
第 16 页
8086CPU的引脚 的引脚——控制总线 的引脚 控制总线
微 机 原 理 汇 编 接 口 技 术
BHE/S7
高8位数据允许/状态
ALE
地址锁存允许
MN/MX
最小/最大模式
DEN
数据允许
RD
读选通
DT/R
数据发送/接收
WR
写选通
READY
准备就绪
第 14 页
8086CPU的引脚 的引脚——控制总线 的引脚 控制总线
第 34 页
堆栈操作
微 机 原 理 汇 编 接 口 技 术
堆栈是按照“先进后出”原则组织的存储区域， 堆栈是按照“先进后出”原则组织的存储区域，堆栈的大小最大为 64KB 堆栈由堆栈段寄存器SS和堆栈指针寄存器 来寻址 堆栈由堆栈段寄存器 和堆栈指针寄存器SP来寻址，SS给出堆栈 和堆栈指针寄存器 来寻址， 给出堆栈 段的段基址， 指向当前栈顶 指向当前栈顶——段基址到栈顶的偏移量 段的段基址，SP指向当前栈顶 段基址到栈顶的偏移量 栈底为堆栈空间的高地址单元，栈顶为低地址单元。 栈底为堆栈空间的高地址单元，栈顶为低地址单元。 堆栈操作以字为单位。 堆栈操作以字为单位。 数据进栈，栈顶向低地址方向浮动，高位字节存入高地址单元， 数据进栈， 数据进栈 栈顶向低地址方向浮动，高位字节存入高地址单元， 低位字节存入低地址单元 数据出栈，栈顶向高地址方向浮动，低位字节弹到目的操作数 数据出栈， 数据出栈 栈顶向高地址方向浮动， 的低位， 的低位，高位字节弹到目的操作数的高位
外部8位数据总线 4 4字节指令队列 IO/M 准十六位CPU
8086
外部16位数据总线 6 6字节指令队列 M/IO 十六位CPU
第 16 页
第2章 微处理器存储器管理技术PPT课件
Date: 22 ноября 2020 г.
微机原理与接口
1. 实模式、保护模式、物理地址、逻辑地址的概念。
（2）保护模式
也称为虚地址模式。 80286～PentiumCPU只有工作于保护模式，才能 发挥处理器的全部优越性能。如管理虚拟存储器、支 持多任务系统等。
Windows系统就是基于保护模式运行的。
Date: 22 ноября 2020 г.
实模式下的存储器管理机制
微机原理与接口
（1）实模式下的物理地址空间
实模式下CPU只使用低20条地址线来自故存储器物理地址 范围为00000H～FFFFFH，即物理地址空间为1MB。
物理地址
D7
FFFFFH FFFFEH FFFFDH
D0
字节 单元
220 字节 = 1MB
安康学院 电子与信息工程系 - Department of Electronic and Information Engineering
Date: 22 ноября 2020 г.
微机原理与接口
Pentium CPU工作模式的转换
安康学院 电子与信息工程系 - Department of Electronic and Information Engineering
CPU 地址总线条数 物理地址范围 物理地址空间
00000H～
8086/8088
20
1MB
FFFFFH
80286
24
000000H～ FFFFFFH
16MB
80386～ Pentium
32/36
H～ FFFFFFFFH
4GB/64GB
安康学院 电子与信息工程系 - Department of Electronic and Information Engineering
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
退出
2.2.2
禁用高速缓冲位PCD：如果PCD位被清除为0，则页表 或页面可用高速缓存；若PCD置位，禁用高速缓存。
访问位：A=1，表示已访问过对应的物理页。 脏位:对于页目录项，D位是未定义。对于页表项，D 位用来记录页表项所描述的页是否进行过数据写入，D=0 该页中的内容没有被改动过。D=1 该页中的内容已经被改 动过了（被写过）。
1#段描述符 32位基地址 20位界限 权限等
存储器系统 1#段 （数据段）00200000H
32位 偏移量EA 00008000H
00208000H 寻址单元
0020FFFFH
段描述符和段的关系
保护模式下，每个任务可寻址8192个全局段和 8192个局部段，每个段的最大长度为4GB，则一 个任务最大的寻址范围，即虚拟存储空间是： 8192×4GB+8192×4GB=64TB
在保护模式下，当寻址内存中的数据和程序时，仍然 使用偏移地址访问位于存储段内的信息。区别是:保护模 式下的段地址不再像实模式那样由段寄存器提供。在原来 存放段地址的段寄存器里含有一个选择子，用于选择描述 表内的一个描述符。描述符描述存储器段的位置、长度和 访问权限。两种模式之间的区别是微处理器访问存储段时 对段寄存器的解释不同。
• 页内偏移地址（占12位）：第11～0位。说明某寻址 单元的页内地址。
分页机制的寻址过程
步骤1
CR3的内容
页目录地址 4
找到某个目录项
+
步骤2
从该目录项中取出目录基地址
页目录地址
4
找到某个页项
+
步骤3
从该页项中取出页基地址 页内偏移地址
+ 物理地址(32位)
CR3 基地址
页目录表
页表
物理地址
退出
二、分页机制的存储器的组织
1. 物理内存分页：系统以页（4KB）为单位管理内存。一个 物理页的大小为4KB，页与页互不重叠，只需要32bit的地 址中高20bit来寻址物理页。
2. 页表：页表中的每一项的内容（每项4个字节，32位）高 20位用来存放一个物理页的起始物理地址（基地址），低 12bit放着一些关于该页的其它信息。
第二章 微处理器存储器管理技术(6学时)
知 识 概 述 第一节 实模式存储器寻址(2学时) 第二节 保护模式存储器寻址 (4学时)
退出
第一节 实模式存储器寻址
80286及其以上的微处理器可工作于实模式或者保护 模式，而8086只能工作于实模式。
实模式只允许微处理器寻址第一个1MB内存空间，即 使是PentiumⅣ微处理器也是如此。
退出
2.2.1
描述符表(Descriptor Tables)
保护模式下的存储器是分段的，每个段对应一个段描 述符，这些描述符组成了各种描述符表，每个描述符 表的界限为16位，最大可存放65536/8=8192个描述符。 • 描述符表包括全局描述符表GDT、局部描述符表 LDT、中断描述符表IDT和任务状态段TSS。 • 描述符表的段基地址和段界限由系统地址寄存器保存 。
物理地址：对应物理存储器的实际地址。
31
22 21
12 11
0
页目录地址
页表地址
页内偏移地址
10位
10位
12位
线性地址的构成
• 页目录地址（10位）：第31～22位。说明该页表的 序号（0#~1023#）。该值乘以4即为该页表基地址在页 目录表中的相对地址。
• 页表地址（10位）：第21～12位。说明该页的序号 （0#~1023#） 。该值乘以4即为该页基地址在页表中 的相对地址。
段加偏移寻址机制允许程序和数据不需要任何修改， 而使程序和数据重定位，只要在程序中的转移指令都用相 对转移指令。
退出
第二节 保护模式存储器寻址
几个概念：
逻辑地址—程序员所看到的地址，也叫虚拟地址，它是在程序 中使用的，由16位选择子和32位偏移量指出。 线性地址—分段部件将包含选择子和偏移量的逻辑地址转换为 32位线性地址，线性地址空间的寻址能力也是32位的。 物理地址—由芯片引脚上的地址信号给出，指出存储单元在存 储体中的具体位置。
例如某个应用程序的代码需要1000H个字节的内存， 数据需要190H个字节的内存，堆栈需要200H个字节的内存， 这个应用程序不需要附加段。图2.3表示了DOS是如何装入 应用程序的。
退出
2.1.3 程序重定位问题的实现
1. 可重定位程序：是一个可以放在内存任何区域，不加修 改而仍能执行的程序。 2. 可重定位的数据：是可以放在内存任何区域，且不需要 修改就可以被程序应用的数据。
6 G 0 0 0 界限(L19-L16)
7
基地址（B31-B24）
例2-1 如果段的基地址为10000000H，界限为 001FFH，G位为0时，求段的结束地址；若G位为1时， 求段的结束地址。 base=10000000H G=0 End=Base+Limit=10000000H+001FFH=100001FFH G=1 End=Base+Limit=10000000H+001FFFFF=101FFFFFH
1. 用CS:IP或CS:EIP定位微处理器执行的下一条指令。 2. 用SS:SP或SS:ESP寻址存储器堆栈段中的数据。 3. 用DS或ES寻址存储器的数据段中的数据。
8086~80286允许访问4个存储段，80386~PentiumⅣ允 许访问6个存储段。注意内存段可以相邻甚至重叠，如果 一段不需要64KB内存，则它可与其它段重叠。
二、描述符 描述符有两种，即非系统段描述符和系统段描述 符。
① 非系统段段描述符
段描述符占连续的8个字节，其格式如下图所示。
下图中，B31～B0为32位段基地址，L19 ～L0为 20位的段界限,第5个字节为访问权限字节，第6个字节 的高4位为访问控制位。这些信息用于控制在保护模 式下对存储器段的访问。
0#页 30008000H
0#页 基地址
1#页 基地址
300080FFH
页内 偏移地址
寻址单元
1023#页表 基地址
1023#页 基地址
页目录表、页表和页的基地址
不分页时，32位线性地址就是实际的物理地 址，而在分页管理下，32位线性地址需通过内存 分页管理机制转化为另外的物理地址。
线性地址：在保护模式下，由段寄存器(选择子)， 段描述符和偏移地址所形成的32位全地址。
+
+
+
4 页目录地址
4 页表地址 页内位移地址
线性 地址
PG=1 分页
PG=0 禁止分页
物理地址
四、转换后备缓冲区
因为进行4KB存储器重新分页的操作要求使用存储 器内的页目录和页表，所以Intel构造一个称为TLB的高 速缓冲存储器。在80486微处理器中，TLB保存了32个最 近使用的页转换地址。因此如果访问某个存储区，其地 址已经在TLB中，就不需要在访问页目录和页表，这样 加速了程序的执行。如果一个页表转换不在TLB中，则 必须访问页目录和页表，这就需要额外的执行时间。
(本章结束)
退出
2.2.2
FFFFF
实模式内存
1FFFF 1F000
10000 00000
64KB段
偏移地址=F000
段寄存器 1000
图2.1 实模式内存的寻址机制
退出
图2.1 实模式内存的寻址机制
FFFFF
S t aD ca
2.2.1分段存储器管理
一、选择子
在保护模式下，段寄存器的功能如图2.4所示，段寄 存器包括13位的选择子字段、表指示器位（table indicator，TI）和请求优先级（requested privilege level， RPL）字段。其中13位的选择子可从描述符表的213=8192 个描述符中选择一个。TI位选择全局描述附表（TI=0）或 局部描述附表（TI=1）。
• 系统地址寄存器包括： 全局描述符表寄存器GDTR（48位） 局部描述符表寄存器LDTR（16位） 中断描述符表寄存器IDTR（48位） 任务状态段寄存器TR（16位）
GDTR 32位基地址 16位界 限
DS 0008
全局描述符表GDT 0#
0#段描述符
1# FF FF 00 00 20 92 00 00
例：保护模式下的寻址，图2.7表示含选择子的段 寄存器如何从全局描述符表中选择一个描述符， 从描述符中如何选择存储器的一个段。
2.2.2 分页存储器管理
分页管理将克服分段管理的缺点，把虚拟存储空间和 内存物理空间都划分长度为4KB的页，页的起点和终点地 址都是固定的。
一、分页寄存器
分页机制的启用是由微处理器中控制寄存器的内容 控制。控制寄存器CR0到CR3的内容见图2.8。
3 2 10 TI RPL
RPL（D1 ~ D0）：请求者特权级。00为最高级，11为最
低级。
TI(D2): 描述符表选择位。0为选择全局描述符表，1为选 择局部描述符表。
选择子（D15 ~ D3）: 13位的选择子，用于选择描述
符表中的某一个描述符。一个描述符表中，最多有 213=8192个描述符。
退出
2Hale Waihona Puke 2.2三、页目录项和页表的格式
页目录项和页表项的格式是相同的，如图2.9所示。 存在位：若P=1，该页被映射到物理内存，可以使用进 行地址的转换；若P=0，该页没有被映射到物理内存，则不 能进行地址转换。 写位：W位指示该表项所指定的页是否可读、写或执行。 若W=1，对表项所指定的页可进行读、写或执行；若W=0，对 表项所指定的页可读或执行，但不能对该指定的页写入。用 户/超级用户位：指示该表项所指定的页是否是用户级页。 若U/S=1，表项所指定的页是用户级页，可由任何特权级下 执行的程序访问；如果U/S=0，表项所指定的页是系统级页， 只能由系统特权级0、1和2上执行的程序访问。通写位：如 果PWT置1，相关页使用通写策略。否则，采用回写策略。
2.2.2
禁用高速缓冲位PCD：如果PCD位被清除为0，则页表 或页面可用高速缓存；若PCD置位，禁用高速缓存。
访问位：A=1，表示已访问过对应的物理页。 脏位:对于页目录项，D位是未定义。对于页表项，D 位用来记录页表项所描述的页是否进行过数据写入，D=0 该页中的内容没有被改动过。D=1 该页中的内容已经被改 动过了（被写过）。
1#段描述符 32位基地址 20位界限 权限等
存储器系统 1#段 （数据段）00200000H
32位 偏移量EA 00008000H
00208000H 寻址单元
0020FFFFH
段描述符和段的关系
保护模式下，每个任务可寻址8192个全局段和 8192个局部段，每个段的最大长度为4GB，则一 个任务最大的寻址范围，即虚拟存储空间是： 8192×4GB+8192×4GB=64TB
在保护模式下，当寻址内存中的数据和程序时，仍然 使用偏移地址访问位于存储段内的信息。区别是:保护模 式下的段地址不再像实模式那样由段寄存器提供。在原来 存放段地址的段寄存器里含有一个选择子，用于选择描述 表内的一个描述符。描述符描述存储器段的位置、长度和 访问权限。两种模式之间的区别是微处理器访问存储段时 对段寄存器的解释不同。
• 页内偏移地址（占12位）：第11～0位。说明某寻址 单元的页内地址。
分页机制的寻址过程
步骤1
CR3的内容
页目录地址 4
找到某个目录项
+
步骤2
从该目录项中取出目录基地址
页目录地址
4
找到某个页项
+
步骤3
从该页项中取出页基地址 页内偏移地址
+ 物理地址(32位)
CR3 基地址
页目录表
页表
物理地址
退出
二、分页机制的存储器的组织
1. 物理内存分页：系统以页（4KB）为单位管理内存。一个 物理页的大小为4KB，页与页互不重叠，只需要32bit的地 址中高20bit来寻址物理页。
2. 页表：页表中的每一项的内容（每项4个字节，32位）高 20位用来存放一个物理页的起始物理地址（基地址），低 12bit放着一些关于该页的其它信息。
第二章 微处理器存储器管理技术(6学时)
知 识 概 述 第一节 实模式存储器寻址(2学时) 第二节 保护模式存储器寻址 (4学时)
退出
第一节 实模式存储器寻址
80286及其以上的微处理器可工作于实模式或者保护 模式，而8086只能工作于实模式。
实模式只允许微处理器寻址第一个1MB内存空间，即 使是PentiumⅣ微处理器也是如此。
退出
2.2.1
描述符表(Descriptor Tables)
保护模式下的存储器是分段的，每个段对应一个段描 述符，这些描述符组成了各种描述符表，每个描述符 表的界限为16位，最大可存放65536/8=8192个描述符。 • 描述符表包括全局描述符表GDT、局部描述符表 LDT、中断描述符表IDT和任务状态段TSS。 • 描述符表的段基地址和段界限由系统地址寄存器保存 。
物理地址：对应物理存储器的实际地址。
31
22 21
12 11
0
页目录地址
页表地址
页内偏移地址
10位
10位
12位
线性地址的构成
• 页目录地址（10位）：第31～22位。说明该页表的 序号（0#~1023#）。该值乘以4即为该页表基地址在页 目录表中的相对地址。
• 页表地址（10位）：第21～12位。说明该页的序号 （0#~1023#） 。该值乘以4即为该页基地址在页表中 的相对地址。
段加偏移寻址机制允许程序和数据不需要任何修改， 而使程序和数据重定位，只要在程序中的转移指令都用相 对转移指令。
退出
第二节 保护模式存储器寻址
几个概念：
逻辑地址—程序员所看到的地址，也叫虚拟地址，它是在程序 中使用的，由16位选择子和32位偏移量指出。 线性地址—分段部件将包含选择子和偏移量的逻辑地址转换为 32位线性地址，线性地址空间的寻址能力也是32位的。 物理地址—由芯片引脚上的地址信号给出，指出存储单元在存 储体中的具体位置。
例如某个应用程序的代码需要1000H个字节的内存， 数据需要190H个字节的内存，堆栈需要200H个字节的内存， 这个应用程序不需要附加段。图2.3表示了DOS是如何装入 应用程序的。
退出
2.1.3 程序重定位问题的实现
1. 可重定位程序：是一个可以放在内存任何区域，不加修 改而仍能执行的程序。 2. 可重定位的数据：是可以放在内存任何区域，且不需要 修改就可以被程序应用的数据。
6 G 0 0 0 界限(L19-L16)
7
基地址（B31-B24）
例2-1 如果段的基地址为10000000H，界限为 001FFH，G位为0时，求段的结束地址；若G位为1时， 求段的结束地址。 base=10000000H G=0 End=Base+Limit=10000000H+001FFH=100001FFH G=1 End=Base+Limit=10000000H+001FFFFF=101FFFFFH
1. 用CS:IP或CS:EIP定位微处理器执行的下一条指令。 2. 用SS:SP或SS:ESP寻址存储器堆栈段中的数据。 3. 用DS或ES寻址存储器的数据段中的数据。
8086~80286允许访问4个存储段，80386~PentiumⅣ允 许访问6个存储段。注意内存段可以相邻甚至重叠，如果 一段不需要64KB内存，则它可与其它段重叠。
二、描述符 描述符有两种，即非系统段描述符和系统段描述 符。
① 非系统段段描述符
段描述符占连续的8个字节，其格式如下图所示。
下图中，B31～B0为32位段基地址，L19 ～L0为 20位的段界限,第5个字节为访问权限字节，第6个字节 的高4位为访问控制位。这些信息用于控制在保护模 式下对存储器段的访问。
0#页 30008000H
0#页 基地址
1#页 基地址
300080FFH
页内 偏移地址
寻址单元
1023#页表 基地址
1023#页 基地址
页目录表、页表和页的基地址
不分页时，32位线性地址就是实际的物理地 址，而在分页管理下，32位线性地址需通过内存 分页管理机制转化为另外的物理地址。
线性地址：在保护模式下，由段寄存器(选择子)， 段描述符和偏移地址所形成的32位全地址。
+
+
+
4 页目录地址
4 页表地址 页内位移地址
线性 地址
PG=1 分页
PG=0 禁止分页
物理地址
四、转换后备缓冲区
因为进行4KB存储器重新分页的操作要求使用存储 器内的页目录和页表，所以Intel构造一个称为TLB的高 速缓冲存储器。在80486微处理器中，TLB保存了32个最 近使用的页转换地址。因此如果访问某个存储区，其地 址已经在TLB中，就不需要在访问页目录和页表，这样 加速了程序的执行。如果一个页表转换不在TLB中，则 必须访问页目录和页表，这就需要额外的执行时间。
(本章结束)
退出
2.2.2
FFFFF
实模式内存
1FFFF 1F000
10000 00000
64KB段
偏移地址=F000
段寄存器 1000
图2.1 实模式内存的寻址机制
退出
图2.1 实模式内存的寻址机制
FFFFF
S t aD ca
2.2.1分段存储器管理
一、选择子
在保护模式下，段寄存器的功能如图2.4所示，段寄 存器包括13位的选择子字段、表指示器位（table indicator，TI）和请求优先级（requested privilege level， RPL）字段。其中13位的选择子可从描述符表的213=8192 个描述符中选择一个。TI位选择全局描述附表（TI=0）或 局部描述附表（TI=1）。
• 系统地址寄存器包括： 全局描述符表寄存器GDTR（48位） 局部描述符表寄存器LDTR（16位） 中断描述符表寄存器IDTR（48位） 任务状态段寄存器TR（16位）
GDTR 32位基地址 16位界 限
DS 0008
全局描述符表GDT 0#
0#段描述符
1# FF FF 00 00 20 92 00 00
例：保护模式下的寻址，图2.7表示含选择子的段 寄存器如何从全局描述符表中选择一个描述符， 从描述符中如何选择存储器的一个段。
2.2.2 分页存储器管理
分页管理将克服分段管理的缺点，把虚拟存储空间和 内存物理空间都划分长度为4KB的页，页的起点和终点地 址都是固定的。
一、分页寄存器
分页机制的启用是由微处理器中控制寄存器的内容 控制。控制寄存器CR0到CR3的内容见图2.8。
3 2 10 TI RPL
RPL（D1 ~ D0）：请求者特权级。00为最高级，11为最
低级。
TI(D2): 描述符表选择位。0为选择全局描述符表，1为选 择局部描述符表。
选择子（D15 ~ D3）: 13位的选择子，用于选择描述
符表中的某一个描述符。一个描述符表中，最多有 213=8192个描述符。
退出
2Hale Waihona Puke 2.2三、页目录项和页表的格式
页目录项和页表项的格式是相同的，如图2.9所示。 存在位：若P=1，该页被映射到物理内存，可以使用进 行地址的转换；若P=0，该页没有被映射到物理内存，则不 能进行地址转换。 写位：W位指示该表项所指定的页是否可读、写或执行。 若W=1，对表项所指定的页可进行读、写或执行；若W=0，对 表项所指定的页可读或执行，但不能对该指定的页写入。用 户/超级用户位：指示该表项所指定的页是否是用户级页。 若U/S=1，表项所指定的页是用户级页，可由任何特权级下 执行的程序访问；如果U/S=0，表项所指定的页是系统级页， 只能由系统特权级0、1和2上执行的程序访问。通写位：如 果PWT置1，相关页使用通写策略。否则，采用回写策略。