数字电路—时序逻辑电路

Qn+1 0 0 1 1
Qn+1的说明
置0
置1
同步D触发器的空翻
Qn+1=D CP=1时有效, 无约束条件
解决了输出存在 “不定状态”的问 题
5.2 触发器 同步D触发器
5.状态转换图
总之，对于同步D触发器，在CP=1期间，若D=1，不 管现态是0或1，次态必然为1；若D=0，不管现态是0或1， 次态必然为0。
5.2 触发器
2. “或非门”构成的基本RS触发器 或非门构成的基本RS触发器的特性表
动作特点：基本RS触发器的输入信号在全部作用时间里（即R或S为1 的全部时间里）都能直 接改变输出端的状态。
5.2 触发器 二、同步RS触发器
基本RS触发器是由输入信号直接控制的。在实
际工作中，触发器的状态不仅要由输入信号来控制，
所以在CP=1的全部时间里RS触发器的 变化都将引起触发器输出端状态的变 化。 如果在CP=1期间，输入信号R和S
发生多次变化，则触发器的状态也会
两大缺陷：
多次翻转（也称空翻），这大大降低 了电路的抗干扰能力。
存在空翻和不定状态
5.2 触发器 例：在图所示的同步RS触发器电路中，已知 S、R的电压波形如图所示，试画出Q端对应的电 压波形，设触发器的初始状态为Q=0。
CP3、4
VCC 4D 4Q 4Q
集成同步D触发器
2G 3Q 3Q 3D VD D 4Q 4D 3D 3Q 3Q 2Q 2Q
16
15
14
13
12
11
10
9
16
15
14
13
12
11
10
9
7 4 L S3 7 5 1 2 3 4 5 6 7 8 1 2 3
C C 4042 4 5 6 7 8
1D
1Q (a)
以这两个门的输出都为1，触发器保持不变，即Qn+1=1。
可见，在J=1、K=0时，不论触发器原来处于什么状态， 在CP由0变为1后，触发器都翻转到和J相同的1状态。
5.2 触发器 同步JK触发器
2.工作原理
（2）当时钟脉冲CP=1为高电平时，门G3、G4解除封锁，此时：
3）若J=0，K=1,如果触发器的现态Qn=1,则有G4门的所有输入 都为1，由基本RS触发器的功能可知，此时Qn+1=0,即触发器发 生了翻转；如果触发器的现态Qn=0,则G3和G4的输入都有0，所 以这两个门的输出都为1，触发器保持不变，即Qn+1=0。 可见，在J=0、K=1时，不论触发器原来处于什么状态，在 CP由0变为1后，触发器都翻转到和J相同的0状态。
特性表和基本 RS触发器相同
避免。
5.2 触发器 二、同步RS触发器
3.特性表
4.特性方程
Q
n 1
S RQ
n
S R 0（约束条件）
5.2 触发器 二、同步RS触发器
5.状态转换图
5.2 触发器 二、同步RS触发器
同步RS触发器的特点： 在CP=1的全部时间里，S和R信号
都能通过G3和G4加到基本RS触发器上，
2.工作原理
3）当J=1，K=1时，每来一个CP，触发器翻转一次 若触发器现态为0，CP=1期间，主触发器置1，从触发器不 变；CP由1变为0后，从触发器随之置1 ，即Qn+1=1 若触发器现态为1，CP=1期间，主触发器置0，从触发器不 变；CP由1变为0后，从触发器随之置0 ，即Qn+1=0
n
解决了输出存在 “不定状态”的问 题
Q
n +1 n
功能
Q 0 1 0 0 1 1 1 0
Q Q
n 1
Q Q 0
n
保持
JK=00时不变
n 1
n
保持
JK=01时置0
JK=10时置1 JK=11时翻转
Q
n 1
置 0
Q
n 1
1
置 1
Q
n 1
Q
n
翻转
5.2 触发器 同步JK触发器
还要求触发器按照一定的节拍翻转。
所以需要加入一个同步信号，即时钟脉冲，简 称时钟，用CP表示，这样只有在CP端上出现时钟脉 冲时，触发器的状态才能变化。
5.2 触发器 二、同步RS触发器
1.电路结构及逻辑符号
时钟 脉冲 CP
G1、G2组成基本RS触发器，G3、G4组成输入控制电路。
5.2 触发器 二、同步RS触发器
决定，而与电路的原来状态无关，它不具有记忆功能。
时序逻辑电路的特点：它的输出状态不仅决定于 当时的输入状态，而且还与电路原来的输出状态有关， 也就是说时序逻辑电路具有记忆功能。 时序逻辑电路主要由触发器构成，触发器能够用 来存储二值信号（数字信号）。
5.1 概述 触发器的基本功能应具备如下几点： 第一，有两个稳定的状态，通常称“0”态和“1”态， 与数字信号中的0和1相对应，即有“双稳态”。 第二，在适当的信号作用下，两种状态可以相互转换。 当触发器受外来信号触发时，输出状态可能变化，也
2.工作原理
（2）当时钟脉冲CP=1为高电平时，门G3、G4解除封锁，此时：
1）若J=K=0，G3和G4都输出1，触发器保持原状态不变。 2）若J=1，K=0,如果触发器的现态Qn=0,则有G3门的所有输入 都为1，由基本RS触发器的功能可知，此时Qn+1=1,即触发器发 生了翻转；如果触发器的现态Qn=1,则G3和G4的输入都有0，所
5.2 触发器 三、主从JK触发器
1.电路结构
5.2 触发器
2.工作原理
1）当J=K=0时，触发器保持不变 此时由于门G7、G8被封锁，主、从触发器都保持原状态不 变，即Qn+1=Qn
5.2 触发器
2.工作原理
2）当J=0，K=1时，触发器置0 若触发器现态为0，CP=1期间，主、从触发器都保持不变，CP 由1变为0后，从触发器仍然保持，即Qn+1=0 若触发器现态为1，则在CP为1期间，主触发器置0，从触发器 不变；当CP为由1变为0后，主触发器保持，从触发器置0。
4.状态转换图
5.特性方程
n 1
Q
J Q K Q ( C P =1有 效 )
n n
5.2 触发器 小结： 基本RS触发器和同步RS触发器都存在“不 定状态”和“空翻”两大缺陷，但是同步D触发器 和同步JK触发器解决了“不定状态”这个难题， 即在R=S=1或R=S=0时输出状态的不确定问题。 同步D触发器和同步JK触发器仍然存在 “空翻”，这是因为在CP=1期间，如果同步触 发器的输入信号发生多次变化时，其输出状态也 会发生多次变化，即会产生“空翻”，缺陷需要 改进，进一步改进触发器电路后，产生了多种结 构的触发器。
第5章 时序逻辑电路
5.1 概述 5.2 触发器 5.3 时序逻辑电路的分析方法 5.4 计数器
5.5 寄存器和移位寄存器
5.6 本章复习
5.1 概述 数字电路不仅需要对数据进行运算，还需要对数 据进行保存和记忆。所以，数字电路按照功能的不 同分为组合逻辑电路和时序逻辑电路。
5.1 概述 组合逻辑电路的特点：只由逻辑门电路组成，它 的输出变量状态完全由当时的输入变量的组合状态来
可能保持不变。
第三，记忆功能，当触发器信号消失后，触发器状态
保持不变，即触发器具有记忆功能。
触发器的种类包括：RS触发器、JK触发器、D触发器、T触 发器、T’触发器。
5.2 触发器 一、基本RS触发器
1. “与非门”构成的基本RS触发器 （1）电路结构及逻辑符号
结构特点：电路由两个与非门交叉耦合组成，输入触发信
号由R、S进入，低电平有效，Q、/Q为一对互补的输出端。
5.2 触发器 一、基本RS触发器
（2）工作原理
（ 1 ） 当 /R=0 、 /S=1 时 ， 则 Q=0 ， /Q=1，因此我们称/R端为置0端，低 电平有效。（reset 复位） （ 2 ） 当 /R=1 、 /S=0 时 ， 则 Q=1 ， /Q=0，因此我们称/S端为置1端，低
触发器次态与输入信号、 电路原来的状态（现态） 之间关系的真值表称作 特性表。
5.2 触发器 例：在图所示的基本RS触发器电路中，已知 /S、/R的电压波形如图所示，试画出Q端对应的 电压波形。
5.2 触发器
2. “或非门”构成的基本RS触发器 （1）电路结构及逻辑符号
由或非门构成的基本RS触发器
1.电路结构
J & G3 & Q
CP G4 K
同步RS触发器 & & G2 同步JK触发器 Q
5.2 触发器 同步JK触发器
2.工作原理
G1 J & G3 CP & Q Q Q
G4
K & & G2 Q
1J
C1
1K
J
CP
K
（1）当时钟脉冲CP=0为电平时，门G3、G4被封锁， 输出保持原状态不变。
5.2 触发器 同步JK触发器
5.2 触发器 同步JK触发器
2.工作原理
（2）当时钟脉冲CP=1为高电平时，门G3、G4解除封锁，此时：
4）若J=1，K=1, 如果触发器的现态为Qn=0,G3的所有输入端 都为1，故G3输出0，G4的输入端有0，故G4输出1，有基本RS 触发器的功能可知，此时G1的输出Qn+1=1，触发器发生了翻 转；如果触发器的现态为Qn=1,故G4的所有输入为1，G4的输
2.工作原理
（1）当时钟脉冲CP=0为电平时，门G3、 G4被封锁，触发器保持原来状态不变。 （2）当时钟脉冲CP=1为高电平时，门 G3、G4被打开，此时： 若R=S=0，触发器状态保持不变。 若R=0，S=1，触发器状态为Q=1,/Q=0。 若R=1，S=0，触发器状态为Q=1,/Q=0。 若R=S=1，触发器Q=/Q=1，这种情况应