数字电子线路时序逻辑电路的设计与分析
cmos数字集成电路设计流程
CMOS数字集成电路设计流程一、介绍CMOS数字集成电路设计是现代电子工程中的重要分支之一，涉及到数字逻辑、电子设计自动化、半导体器件物理和工艺等多个领域。
在数字集成电路的设计流程中，工程师需要进行功能分析、设计规划、逻辑综合、电路布局、版图设计、物理验证和后仿真等多个环节。
本文将就CMOS数字集成电路设计流程的各个环节进行详细介绍。
二、功能分析在进行CMOS数字集成电路设计之前，工程师需要首先完成功能分析。
在功能分析阶段，工程师需要明确电路的功能需求，包括各种逻辑门、寄存器、存储器等组件的功能与接口要求。
还需要对设计的电路进行规模估计，明确设计的规模和复杂度，为后续的设计规划和逻辑综合提供依据。
三、设计规划在完成功能分析之后，工程师需要进行设计规划。
设计规划阶段需要明确设计的总体结构、数据传输路径、时钟和控制信号的分配等。
还需要进行功耗和面积的预估，并确定设计的性能指标和约束条件等。
四、逻辑综合逻辑综合是数字集成电路设计的重要环节之一。
在逻辑综合过程中，工程师需要将设计的功能描述转换为门级网表，然后进行优化，包括面积优化、功耗优化、时序优化等。
逻辑综合的结果将是门级网表，为后续的电路布局和版图设计提供基础。
五、电路布局电路布局是数字集成电路设计的关键环节之一。
在电路布局过程中，工程师需要将逻辑综合的门级网表映射到物理结构上，并进行布线和布局设计。
电路布局需要考虑电路的面积、功耗、时序等多个方面的优化，并确保电路的稳定性和可靠性。
六、版图设计版图设计是数字集成电路设计中的重要环节之一。
在版图设计过程中，工程师需要将电路布局转换为实际的版图，并进行细化设计，包括晶体管布局、金属线路设计、接口电路设计等。
版图设计需要满足工艺规则和制约条件，确保设计的可制造性和可测试性。
七、物理验证物理验证是数字集成电路设计中不可或缺的一环。
在物理验证过程中，工程师需要进行电路的各种仿真和验证工作，包括静态时序分析、动态时序分析、功耗分析、布局抽取等。
数字逻辑实验
数字逻辑实验指导书实验者须知一、明确实验目的实验是为了验证理论，巩固所学理论知识，同时学习工程技术中许多书本上学不到的东西，学生在实验过程中可以运用已学过的理论去分析解决问题。
再者为了训练学生的科学作风及不断提高实验技能等。
二、实验前的准备实验前学生必须仔细阅读本次实验的内容，弄清楚实验的目的、任务、及进行实验的步骤，复习有关的理论，以便提高实验效率。
三、实验要求1、遵守实验室规则，养成良好的实验作风；2、实验时学生根据书中要求，在指定的仪器上进行连线，连线后应自己首先认真地检查一遍无误后，经指导老师检查，方可通电进行实验，否则，造成仪器及元件的损坏由本人负责；3、在连线后出现一些故障这是难免的，学生此时要头脑冷静地检查原因，认真思考、判断，尽量独立地解决。
因为排除故障是学生综合运用所学理论，训练自己分析问题，解决问题的能力的好机会。
总之，不但要会分析正常线路的各点电位或波形，而且还要学会根据不正确的现象估计故障的可能性，通过对比进行观察，必要时可另行设置实验条件，判断问题所在，排除故障，以达到设计要求，提高实验能力；4、实验中如果发生异常现象，应立即断电，保留现场，请指导教师检查原因。
待教师允许继续进行实验时方可继续，不可私自处理；5、实验完毕整理好仪器、导线、芯片。
四、实验报告内容1、实验题目、任务、要求。
2、实验前进行理论分析、计算。
3、实验步骤，实验线路、实验记录。
4、电平及波形的分析、讨论。
5、结论(出现了故障如何排除的，通过实验有何体会与收获)写实验报告是一个综合运用所学理论解决实际问题的过程，它不仅可以对所学的理论加深理解，还可以培养学生分析问题，解决问题的能力，实验报告应当写的简明扼要，有事实，有分析，有结论。
成为一份科学实践的总结，不要写成实验指导书的复制品，更不要抄袭和伪造实验内容。
目录实验一门电路实验 ...................................................................... - 1 - 实验二全加器............................................................................... - 3 - 实验三组合逻辑电路的设计与测试 ........................................ - 6 - 实验四译码器及其应用.............................................................. - 8 - 实验五触发器及其应用............................................................ - 11 - 实验六计数器及其应用............................................................ - 17 - 实验七移位寄存器及其应用 ................................................... - 23 - 实验八时序逻辑电路的设计及其应用 .................................. - 28 - 实验九脉冲信号产生电路的研究........................................... - 31 - 实验十555时基电路及其应用 ................................................ - 34 - 实验十一数一模、模一数转换............................................... - 41 - 附录 .............................................................................................. - 46 -实验一门电路实验一、实验目的1、熟悉数字逻辑实验台的使用方法及注意事项。
逻辑电路模型
逻辑电路模型概述逻辑电路模型是一种用来描述和分析数字电路的模型。
在数字电子系统中，信息以二进制形式进行存储和处理，逻辑电路模型用于描述数字电路中信号的逻辑关系和运算操作。
通过逻辑电路模型，可以实现各种数字功能，如加法、乘法、逻辑运算等。
逻辑门逻辑门是逻辑电路模型的基本组成单元，用于实现逻辑运算。
常见的逻辑门包括与门、或门、非门、与非门、或非门等，它们分别对应逻辑运算中的与、或、非等关系。
逻辑门有输入端和输出端，根据输入的信号进行逻辑运算，并将运算结果输出。
逻辑门可以通过电子元件（如晶体管）或集成电路来实现。
与门与门是一种逻辑门，它接受两个或多个输入信号，并当且仅当所有输入信号同时为高电平时，输出为高电平。
与门可用于实现逻辑乘法、逻辑与等功能。
真值表A B 输出0 0 00 1 01 0 01 1 1或门或门是一种逻辑门，它接受两个或多个输入信号，并当且仅当任意一个输入信号为高电平时，输出为高电平。
或门可用于实现逻辑加法、逻辑或等功能。
真值表A B 输出0 0 00 1 11 0 11 1 1非门非门是一种逻辑门，它接受一个输入信号，并将输入信号取反后输出。
非门可用于实现逻辑非等功能。
真值表A 输出0 11 0与非门与非门是一种逻辑门，它先对输入信号进行与运算，然后将运算结果取反后输出。
与非门可用于实现逻辑与非等功能。
真值表A B 输出0 0 10 1 11 0 01 1 1或非门或非门是一种逻辑门，它先对输入信号进行或运算，然后将运算结果取反后输出。
或非门可用于实现逻辑或非等功能。
真值表A B 输出0 0 10 1 01 0 01 1 0逻辑电路逻辑电路由逻辑门按特定的方式连接而成。
通过逻辑电路，可以实现复杂的数字功能，如加法器、减法器、乘法器、除法器等。
逻辑电路可以分为组合逻辑电路和时序逻辑电路。
组合逻辑电路组合逻辑电路的输出只取决于当前的输入信号，不受过去的输入信号或逻辑门的延迟影响。
常见的组合逻辑电路包括加法器、比较器、译码器等。
电子线路实验-数电-2019
B4 B3 B2 B1
0101
C0
C4
0
数码 显示
结果转换为 十进制数
0010 0110 1 1010 1101 0
a
f
g
b
e
c
d
a b c def g
74L S248
LT BI /RBO
RBI
1
F4
F3
F2
F1
C4 7 4 L S 2 8 3
C0
B 4B 3B 2B 1
A 4A 3A 2A 1
D0D D 10 D21 D30 D4D D50 D61 D7D
三、集成触发器
实验目的
1. 熟悉常用触发器的基本结构及其逻辑功能。 2. 能用触发器设计基本的时序逻辑电路。
实验所用仪器、设备
• 万用表 • 直流稳压电源 • 函数信号发生器 • 双踪示波器 • 数字电路实验板
实验说明
2．用3-8译码器实现函数：F1 m(1,4,6) F2 m(1,2,4,5,6,7)
3．用8选1数据选择器74LS151实现函数
F ( A ,B , C ,D ) m ( 0 , 4 , 5 , 8 , 1 2 , 1 3 , 1 4 )
• （二）扩展命题 3.用3-8译码器74LS138和门电路设计一个数字显 示报警电路。 要求：
Y
16
2
1
0
74LS148
VCC
ST
8
II I
7
6
5
II
4
3
I 2
I 1
I 0
K 1
K KKKK KK
2
3
4
5
6
7
数字逻辑电路基础知识整理
数字逻辑电路基础知识整理数字逻辑电路是由离散的数字信号构成的电子电路系统，主要用于处理和操作数字信息。
它是计算机和其他数字系统的基础。
以下是一些数字逻辑电路的基础知识的整理：1. 逻辑门：逻辑门是数字电路的基本构建单元。
它们根据输入信号的逻辑关系生成输出信号。
常见的逻辑门有与门、或门、非门、异或门等。
其中，与门输出仅当所有输入都为1时才为1；或门输出仅当至少一个输入为1时才为1；非门将输入信号取反；异或门输出仅当输入中的1的数量为奇数时才为1。
2. 逻辑运算：逻辑运算是对逻辑门的扩展，用于实现更复杂的逻辑功能。
常见的逻辑运算包括与运算、或运算、非运算、异或运算等。
与运算将多个输入信号进行AND操作，返回结果；或运算将多个输入信号进行OR操作，返回结果；非运算对输入信号进行取反操作；异或运算将多个输入信号进行异或操作，返回结果。
3. 编码器和解码器：编码器将多个输入信号转换为较少数量的输出信号，用于压缩信息；解码器则将较少数量的输入信号转换为较多数量的输出信号，用于还原信息。
常用的编码器有优先编码器和BCD编码器，常用的解码器有二进制-十进制解码器和译码器。
4. 多路选择器：多路选择器根据选择输入信号从多个输入信号中选择一个信号输出。
它通常有一个或多个选择输入信号和多个数据输入信号。
选择输入信号决定了从哪个数据输入信号中输出。
多路选择器可用于实现多路复用、数据选择和信号路由等功能。
5. 触发器和寄存器：触发器是存储单元，用于存储和传输信号。
常见的触发器有弗洛普触发器、D触发器、JK触发器等。
寄存器由多个触发器组成，用于存储和传输多个比特的数据。
6. 计数器和时序电路：计数器用于计数和生成递增或递减的序列。
它通过触发器和逻辑门组成。
时序电路在不同的时钟脉冲或控制信号下执行特定的操作。
常见的时序电路有时钟发生器、定时器和计数器。
7. 存储器：存储器用于存储和读取数据。
常见的存储器包括随机存取存储器（RAM）和只读存储器（ROM）。
逻辑电路的基础知识
逻辑电路的基础知识一、逻辑电路的概念及分类逻辑电路是指由逻辑门组成的电路，其输入和输出信号只有两种状态：高电平和低电平。
逻辑电路按照功能可分为组合逻辑电路和时序逻辑电路。
组合逻辑电路输出仅取决于输入，而时序逻辑电路的输出还受到时钟信号等因素的影响。
二、基本逻辑门1. 与门（AND Gate）：当所有输入都为高电平时，输出为高电平；否则输出为低电平。
2. 或门（OR Gate）：当任意一个输入为高电平时，输出为高电平；否则输出为低电平。
3. 非门（NOT Gate）：当输入为高电平时，输出为低电平；否则输出为高电平。
4. 异或门（XOR Gate）：当输入相同时，输出为低电平；否则输出为高电平。
三、逻辑运算符1. 与运算符（&&）：当且仅当两个条件都成立时返回true。
2. 或运算符（||）：只要有一个条件成立就返回true。
3. 非运算符（!）：如果条件成立，则返回false；否则返回true。
四、布尔代数布尔代数是一种数学分支，用于描述二进制变量之间的关系。
它包括基本运算（与、或、非）和衍生运算（异或、与非、或非等）。
布尔代数可以用来简化逻辑电路的设计。
五、Karnaugh图Karnaugh图是一种用于简化布尔代数的工具。
它将输入变量的所有可能取值表示为一个二维表格，然后将相邻的1合并为更大的区域，以减少逻辑门数量。
Karnaugh图可以用于组合逻辑电路的设计。
六、触发器触发器是时序逻辑电路中常用的元件，它可以存储一个二进制状态，并根据时钟信号进行状态转换。
常见的触发器包括SR触发器、D触发器、JK触发器等。
七、计数器计数器是一种常见的时序逻辑电路，它可以根据时钟信号进行计数操作。
常见的计数器包括二进制计数器和BCD计数器。
八、多路选择器多路选择器是一种组合逻辑电路，它可以根据控制信号从多个输入中选择一个输出。
常见的多路选择器包括2:1选择器和4:1选择器等。
九、总线总线是一种用于连接多个设备的通信线路，它可以传输数据和控制信息。
时序电路的作用
时序电路的作用1. 时序电路简介时序电路是指一类能够按照预定的时间顺序进行状态切换的电路。
它由各种触发器、计数器和时钟信号等组成，广泛应用于数字系统中，用于控制和调度各个部件的运行顺序。
时序电路在数字系统中起着至关重要的作用。
2. 时序电路的分类2.1 同步时序电路同步时序电路是指通过同步信号进行状态切换的电路。
同步时序电路中，各个触发器和计数器的状态变化是同步进行的，由时钟信号来驱动。
典型的同步时序电路包括时钟分频器和状态机等。
同步时序电路通过统一的时钟信号来保证各个部件的同步运行，能够提高系统的稳定性和可靠性。
2.2 异步时序电路异步时序电路是指通过异步信号进行状态切换的电路。
异步时序电路中，各个触发器和计数器的状态变化是独立进行的，不需要时钟信号来驱动。
典型的异步时序电路包括门闩电路和脉冲生成电路等。
异步时序电路能够根据特定的输入信号实时响应，具有较高的灵活性和响应速度。
3. 时序电路的作用时序电路在数字系统中发挥着重要的作用，具有以下几个方面的功能：3.1 控制信号的生成和延时时序电路能够根据时钟信号和输入信号生成各个部件的控制信号，并对信号进行延时处理。
通过时序电路可以实现复杂的控制逻辑，对各个部件的运行顺序和时序进行精确控制，确保数字系统的正常工作。
3.2 数据的存储和传递时序电路中的触发器和计数器等部件能够存储和传递数据。
触发器可以将输入的数据存储起来，并在时钟信号的作用下将数据传递给下一个触发器或计数器，从而实现数据的传输和处理。
时序电路可以在不同的时钟周期中完成各个数据操作，确保数据的正确性和稳定性。
3.3 状态的控制和转换时序电路中的状态机可以对系统的状态进行控制和转换。
状态机能够根据输入信号的变化和时钟信号的触发，按照预定的状态转移规则进行状态的切换。
通过状态机的设计，可以实现复杂的状态控制和决策逻辑，使系统能够按照特定的流程和顺序进行运行。
3.4 时序逻辑的实现时序电路能够实现各种时序逻辑的功能。
电子线路基础数字电路实验5 触发器
实验五触发器一、实验目的1. 掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。
.2. 熟悉各类触发器之间逻辑功能的相互转换方法。
二、实验原理触发器是具有记忆功能的二进制信息存贮器件，是时序逻辑电路的基本单元之一。
触发器按逻辑功能可分RS、JK、D、T触发器；按电路触发方式可分为主从型触发器和边沿型触发器两大类。
图8—1所示电路由两个“与非”门交叉耦合而成的基本RS触发器，它是无时钟控制低电平直接触发的触发器，有直接置位、复位的功能，是组成各种功能触发器的最基本单元。
基本RS触发器也可以用两个“或非”门组成，它是高电平直接触发的触发器。
图8—1 图8—2JK触发器是一种逻辑功能完善，通用性强的集成触发器，在结构上可分为主从型JK触发器和边沿型JK触发器，在产品中应用较多的是下降边沿触发的边沿型JK触发器。
JK触发器的逻辑符号如图8—2所示。
它有三种不同功能的输入端，第一种是直接置位、复位输入端，用和表示。
在S=0，R=1或R=0，S=1时，触发器将不受其它输入端状态影响，使触发器强迫置“1”(或置“0”)，当不强迫置“1”(或置“0”)时，S、R都应置高电平。
第二种是时钟脉冲输入端，用来控制触发器触发翻转(或称作状态更新)，用CP表示(在国家标准符号中称作控制输入端，用C表示)，逻辑符号中CP端处若有小园圈，则表示触发器在时钟脉冲下降沿(或负边沿)发生翻转，若无小园圈，则表示触发器在时钟脉冲上升沿(或正边沿)发生翻转。
第三种是数据输入端，它是触发器状态更新的依据，用J、K表示。
JK触发器的状态方程为本实验采用74LS112型双JK 触发器，是下降边沿触发的边沿触发器，引脚排列如图8—3所示。
表8—1为其功能表。
图8—3 图8—4D 触发器是另一种使用广泛的触发器，它的基本结构多为维阻型。
D 触发器的逻辑符号如图8—4所示。
D 触发器是在CP 脉冲上升沿触发翻转，触发器的状态取决于CP 脉冲到来之前D 端的状态，状态方程为Q n+1 =D注: × −− 任意态; ↓ −− 高到低电平跳变 注: ↑ −− 低到高电平跳变 Q n (Q n ) −− 现态; −− 次态 ϕ −− 不定态本实验采用74LS74型双D 触发器, 是上升边沿触发的边沿触发器, 引脚排列如图8—5所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
CP是触发器的特殊输入信号，只控制输入信号对触发 器输出端产生作用的时间（或时刻），不影响触发器的逻 辑功能。CP信号对触发器产生控制作用称为触发。受CP信 号控制的输入信号称为同步输入信号。
CP信号的控制方式有电平触发和边沿触发两种类型。
CP信号线加标“∧”符号表示边沿触发，无此符号为 电平触发。
• R0（无效态）、S1（有效态）时，无论触发 器的现态Qn为何值，次态都为1，Qn11，称 为触发器置1（又叫置位SET）。
• R0，S0（两信号都无效）时，两个与非门相 互锁定，保持触发器的原来状态，Qn1Qn， 称为触发器的保持态。
• R1，S1（两个信号都有效）时，两个与非门 输出都为1，为异常的不定态。显然这种情况 是不允许出现的，在使用中要注意约束。
第1节 时序电路的记忆单元——触发器
• 触发器是具有记忆功能的基本单元，是构成时序逻辑电路 的主体。
• 在理论上触发器应设有两个互补输出端：Q、 （实用中可 按需要选其中一个），以Q端的状态代表触发器的状态， Q=1为触发器的1态，Q=0为触发器的0态。若两个输出端 出现同时为1或同时为0的状态时，则称为触发器的异常 （不确定）状态，是不允许出现（应该约束）的状态。
表4-6 D触发器逻辑功能表
D
逻辑功能
0
置0（Qn1=0）
1
置1（Qn1=1）
图4-10 D触发器构成及符号
Qn1 Qn
D触发器的特性方程：
2、J-K触发器 表4-7 J-K触发器的逻辑功能表
JK
逻辑功能
00
保持（Qn1=Qn）
01
置0（Qn1=0）
10
置1（Qn1=1）
11
翻转（ ）
J-K触发器的功能可用D触发器转换实现，转换逻辑是:
R 1 、S 1（两信号都无效）时，两个与非门相互锁定， 保持触发器的原来状态，Qn1Qn，称为触发器的保持 态。
R 0 、S 0（两个信号都有效）时，两个与非门输出都 为1，为异常的不定态。显然这种情况是不允许出现的， 在使用中要注意约束。
表4-5 与非门结构R-S触发器的逻辑功能表
逻辑功能
表4-3 或非门结构R-S触发器的逻辑功能
RS
逻辑功能
00
保持（Qn1=Qn）
01
置1（Qn1=1）
10
置0（Qn1=0）
11
不定态
图4-3 或非结构R-S触发器的波形图
图4-4 实际产品CC4044B的单元电路
、
2、输入信号为低电平有效的基本R-S触发器
用 R 、S 表示触发器的两个低电平有效的输入信号。
• 为表述触发器输出状态的时序性变化，常用Qn表示其当前 状态（现态），Qn1表示下一个状态（次态）。触发器的 次态Qn1由输入信号和现态Qn之间的逻辑关系决定，体现 触发器的功能。
• 具有确定逻辑功能的触发器共有五种，表述触发器逻辑功 能的表达式称为触发器的特性方程（就是触发器的逻辑功 能表达式）。
00
不定态
01
置0（Qn1=0）
10
置1（Qn1=1）
11
保持（Qn1=Qn）
图4-7 与非结构R-S触发器的波形图
图4-8 74279内部结构和引脚分布
图4-9 4043B的单元电路 （a）单元电路 （b）E信号逻辑 （c）引脚信号
二、 D触发器和J-K触发器
• 1、D触发器
• D触发器的输入信号只有1个，名称为D。D 触发器是用基本R-S触发器附加转换逻辑实 现的。
触发器的记忆原理是把输出信号引回输入端，形成信 号反馈，使电路中构成自锁定功能。
1、输入信号高电平有效的基本R-S触发器 输入信号高电平有效的基本R-S触发器要用或非门
构成。
（1）逻辑真值表和特性方程
表4-2高电平有效的基本R-S触发器逻辑功能真值表
输入信号
输出信号
Qn
R
S
Qn1
0
0
0
0
0
0
1
1
0
名称 项目
表4-1 五种触发器的逻辑功能表
R-S
D
J-K
T
T’
置0
√
√
√
置1
√
√
√
功能
保持
√
√
√
翻转
√
√
√
特性方程
=D
（约束式）
说明：“√”符号表示触发器具有该项功能。R-S、D、J-K、 T四种触发器分别以输入信号命名，T’触发器特殊。
一、基本R-S触发器
基本R-S触发器是结构最简单的触发器，又是构成各类 触发器的基本单元。
图4-6 与非门结构的基本R-S触发器
（1）功能分析
R 0（有效态）、S 1（无效态）时，无论触发器的现 态Qn为何值，次态都为0，Qn10，称为触发器置0 （也称复位RESET）。
R 1（无效态）、S 0（有效态）时，无论触发器的现 态Qn为何值，次态都为1，Qn11，称为触发器置1 （又叫置位SET）。
电平触发又分为高电平触发和低电平触发（加“○” 表示）两种。
边沿触发也分为上升沿触发（正触发）和下降沿触 发（负触发，加“○”表示）两种。
上升沿触发是触发器的状态变化发生在CP信号由低 电平上升变为高电平的时刻，在真值表中用↑表示，在波 形分析时，把箭头符号表在CP脉冲上，成为“ ”状。 下降沿触发是触发器的状态变化发生在CP信号由高电平 下降变为低电平的时刻，在真值表中用↓符号表示，在波 形分析时，把箭头符号表在CP脉冲上，成为“ ”状。
图4-11 D触发器转换为J-K触发器 （a）D转换为J-K（b）J-K触发器符号
三、同步触发器
1、同步控制信号 触发器的输入信号直接影响输出端的状态，影响触发
器的使用。给触发器增加时钟脉冲（CP），用于控制输入 信号对输出端产生作用的时间（或时刻）。有CP信号的触 发器叫做同步触发器。
图4-12 同步D触发器结构
1
0
0ห้องสมุดไป่ตู้
0
1
1
（不定）
1
0
0
1
1
0
1
1
1
1
0
0
1
1
1
（不定）
图4-1 或非门基本R-S触发器逻辑化简
高电平有效触发器的特性方程： 表达式两边同时取反，并把右边变为或非结构：
约束R、S不能同时为1:
图4-2 或非门基本R-S触发器电路、标准画法
（3）功能分析
• R1（有效态）、S0（无效态）时，无论触发 器的现态Qn为何值，次态都为0，Qn10，称 为触发器置0（也称复位RESET）。
表4-4 输入信号为低电平有效的 基本R-S触发器的全状态真值表
输入信号
输出信号
0
0
0
×
0
0
1
0
0
1
0
1
0
1
1
0
1
0
0
×
1
0
1
0
1
1
0
1
1
1
1
1
图4-5 与非结构R-S触发器的逻辑化简
与非门基本R-S触发器的特性方程：
Qn1 RQn S R S 1
+ =1为约束表达式，约束 、 不能同时为0。 应用德·摩根定律把主式变换为与非-与非式：