DSP和PC机之间通过USB实现通信

１ 器件选用 ＴＭＳ３２０Ｆ２８１２ 是 ＴＩ 公司的一款高性能的 ３２ 位
定点数字信号处理器，可与 ＴＭＳ３２０Ｆ２４０７ 数字信 号处理器兼容，最高可在 １５０ＭＨｚ 主频下工作，并 带 有 １８ Ｋ×１６ 位 片 上 ＳＲＡＭ 和 １２８ Ｋ×１６ 位 片 上 Ｆｌａｓｈ。另外，该器件还有 ３ 个独立的 ３２ 位 ＣＰＵ 定 时器，可外扩到 １ Ｍ×１６ 位程序和数据存储器［１］。
ＣＹ７Ｃ６８０１３ 完全适用于 ＵＳＢ２．０，并向下兼容 ＵＳＢ１．１。大部分 ＵＳＢ１．１ 器件都需要微控制器参与 数据从端点 ＦＩＦＯ 到应用环境转移。显然，微控制 器本身的工作频率在相当程度上限制了带宽的进一 步提高。虽然在 １２ Ｍｂ／ｓ 的全速模式下，这种限制 并不明显，但当速度提升至 ４８０ Ｍｂ／ｓ 时，在成本严 格控制下，微控制器就必然成为整个系统的带宽瓶 颈。ＣＹ７Ｃ６８０１３ 提供了一种独特架构，使 ＵＳＢ 接 口和应用环境直接共享 ＦＩＦＯ，而微控制器可不参
ＦＸ 有 ２ 种接口方式：Ｓｌａｖｅ ＦＩＦＯ 和可编程接口 ＧＰＩＦ。Ｓｌａｖｅ ＦＩＦＯ 方式是从机方式，外部控制器可 像普通 ＦＩＦＯ 一样对 ＣＹ７Ｃ６８０１３ 的多层缓冲 ＦＩＦＯ 进行读写。ＦＸ２ 的 Ｓｌａｖｅ ＦＩＦＯ 工作方式可设为同步 或异步，工作时钟可选为内部产生或外部输入，其 他控制信号也可灵活地设置为高有效或低有效。 ２ 硬件配置
·５０·
太原科技 ２００８ 年第 ７ 期 ＴＡＩＹＵＡＮ Ｓ ＣＩ－ ＴＥＣＨ
应用技术
ＣＹ７Ｃ６８０１３
ＳＬＷＲ ＳＬＲ Ｄ ＳＬＯ Ｅ ＦＬＡＧＡ ＦＬＡＧＢ ＦＬＡＧＣ ＦＬＡＧＣＳ ＢＡ０ ＢＡ１
ＣＰＬＤ
ＳＬＷＲ ＳＬＲ Ｄ ＳＬＯ Ｅ ＦＬＡＧＡ ＦＬＡＧＢ ＦＬＡＧＣ ＦＬＡＧＣＳ ＢＡ０ ＡＡ０ ＢＡ１ ＡＡ１
ＣＹ７Ｃ６８０１３ 定义了 ７ 个端点，在高速模式下的 端 点 缓 存 。 ＥＰ０ＩＮ＆ＯＵＴ， ＥＰ１ＩＮ， ＥＰ１ＯＵＴ 是 ６４ ｂｙｔｅ 的端点缓存。ＥＰ０ 是默认的控制传输端点，既 是 ＩＮ 端 点 ， 也 是 ＯＵＴ 端 点 。 ＥＰ０， ＥＰ１ＩＮ 和 ＥＰ１ＯＵＴ 只能由 ＦＸ２ 的固件 访 问 ； 而 ＥＰ２， ＥＰ４， ＥＰ６ 和 ＥＰ８ 无需固件干涉即可同片外互传高速数 据。 ＦＸ２ 端点配置方式非常灵活。ＥＰ２，ＥＰ４，ＥＰ６ 和 ＥＰ８ 是大容量高带宽的数据传输端点，可设为 ＩＮ 或 ＯＵＴ 端点的一种，能配置成多种形式以适应 带宽需要，分别表示端点可配置成双重、三重和四 重缓存。双缓存是指 ＵＳＢ 可以读或写 １ 个数据包， 而另一个数据包 （同一个端点内另一个缓冲存储器 中的）可供外部接口操作；三重缓存增加了第 ３ 个 数据包存储器可供 ＵＳＢ 和外部接口需要的一方使 用；四重缓存增加了第 ４ 个数据包存储器。多缓存 的结构可以在读写双方速度相似时有效地改善带 宽，平滑带宽抖动，减少双方的互相等待时间［２］。
ＤＳＰ 程序中，通过判断 ＦＬＡＧＢ，ＦＬＡＧＣ 的状 态来向主机发送或接收主机发来的数据。部分程序 及所用到的函数如下： ＃ｄｅｆｉｎｅ ＦＩＦＯ＿ＳＴＡＴＵＳ ０ｘ１０００００ 地 址 ０ｘ１０００００ 的 第 １ 位 （从 ０ 位 开 始 ） 表 示
ＦＬＡＧＢ 的状态，第 ２ 位是 ＦＬＡＧＣ 的状态。 写 ＥＰ２ ＦＩＦＯ
ＣＹ７Ｃ６８０１３ 芯片包括 １ 个 ８０５１ 处理器、１ 个 串行接口引擎 （ＳＩＥ）、１ 个 ＵＳＢ 收发器、８．５ ＫＢ 片 上 ＲＡＭ、４ ＫＢ ＦＩＦＯ 存储器以及 １ 个通用可编程接 口 （ＧＰＩＦ）。ＣＹ７Ｃ６８０１３ 是一个全面集成的解决方 案，它占用更少的电路板空间，并缩短开发时间。 ＣＹ７Ｃ６８０１３ 拥有 １ 个独特的架构，其中包括 １ 个智 能串行接口引擎 （ＳＩＥ），它执行所有基本的 ＵＳＢ 功能，将嵌入式 ＭＣＵ 解放出来用于实现专用的功 能，并保证其持续的高性能传输速率。ＣＹ７Ｃ６８０１３ 还包括 ２ 个通用可编程接口 （ＧＰＩＦ），允许它 “无 胶粘接”，与任何 ＡＳＩＣ 或 ＤＳＰ 进行连接，并且它 还支持所有通用总线标准，包括 ＡＴＡ，ＵＴＯＰＩＡ， ＥＰＰ 和 ＰＣＭＣＩＡ。
１０ 时选中 ＥＰ６，ＦＩＦＯＡＤＲ ［１：０］ ＝１１ 时选中 ＥＰ８。
ＦＬＡＧＡ，ＦＬＡＧＢ，ＦＬＡＧＣ 分别代表了 ＦＩＦＯＡＤＲ［１：０］
确定的 ＦＩＦＯ 的空满状态。
３ 硬件连接
Ｆ２８１２ 的 读 写 信 号 （ＳＬＷＲ， ＳＬＲＤ， ＳＬＯＥ）、
ＴＰ７
＋ ３．３ Ｖ
１
Ｒ ３５
＋ ３．３ Ｖ
ｆｉｆｏ＿ｗｒｉｔｅ＝０ｘ０２； ｆｉｆｏｓｔａｔｕｓ ＝＊ （ｕｎｓｉｇｎｅｄ ｖｏｌａｔｉｌｅ ｉｎｔ ＊）ＦＩＦＯ＿ＳＴＡ－ ＴＵＳ； ｆｉｆｏ＿ｗｒｉｔｅ＝ｆｉｆｏｓｔａｔｕｓ＆ｆｉｆｏ＿ｗｒｉｔｅ； ｉｆ （ｆｉｆｏ＿ｗｒｉｔｅ！ ＝０ｘ０） ｆｏｒ （ｉ＝０；ｉ＜３２；ｉ＋＋） ＊ （ｕｎｓｉｇｎｅｄ ｖｏｌａｔｉｌｅ ｉｎｔ ＊） ＵＳＢ＿ＩＮ＿ＦＩＦＯ ＝ ｄａｔａＢｕｆｆｅｒ ［ｉ］； 读 ＥＰ６ ＦＩＦＯ
ｉｎｔ ＊）ＵＳＢ＿ＯＵＴ＿ＦＩＦＯ；
好，性价比高。适用于大批量数据采集与传输系
统。
参考文献：
［１］ 苏奎峰，吕强，耿庆锋，等．ＴＭＳ３２０Ｆ２８１２ 原理与开发［Ｍ］．北
京：电子工业出版社，２００５．
［２］ 黄小光，郝瑞祥，游小杰，等．ＴＭＳ３２０Ｆ２８１２ 利用 ＥＺ－ ＵＳＢ
ＦＸ２ 与 ＰＣ 机实现 ＵＳＢ 通信的设计［Ｊ］．仪器仪表标准化
２５ ２６ ２７ ２８ ２９ ３０ ３１ ３２ ５２ ５３ ５４ ５５ ５６
１ ２ ３
Ｄ０ Ｄ１ Ｄ２ Ｄ３ Ｄ４ Ｄ５ Ｄ６ Ｄ７ Ｄ８ Ｄ９ Ｄ１０ Ｄ１１ Ｄ１２ Ｄ１３ Ｄ１４ Ｄ１５
４ ７ １７ １９ ３３ ３５ ４８
ＧＮＤ ＧＮＤ ＧＮＤ ＧＮＤ ＧＮＤ ＧＮＤ ＧＮＤ
＊ＦＬＡＧＤ／ ＣＳ＃ ＊ＦＬＡＧＣ ＊ＦＬＡＧＢ ＊ＦＬＡＧＡ Ｄ＋ Ｄ－
ｕｓｂ＿ｓｔ１＝０ｘ０４； ｕｓｂ＿ｓｔ２ ＝＊ （ｕｎｓｉｇｎｅｄ ｖｏｌａｔｉｌｅ ｉｎｔ ＊）ＦＩＦＯ＿ＳＴＡ－ ＴＵＳ； ｉｆ （（ｕｓｂ＿ｓｔ１＆ｕｓｂ＿ｓｔ２）＝＝０ｘ０４）
｛ ｆｏｒ （ｉ＝０；ｉ＜３２；ｉ＋＋） ｏｒｄｅｒ＿ｂｕｆｆｅｒ ［ ｉ］ ＝＊ （ｕｎｓｉｇｎｅｄ ｖｏｌａｔｉｌｅ
收稿日期：２００８－ ０５－ １６；修回日期：２００８－ ０６－ １７ 作者简介：刘 娜（１９８２－ ），女，山西太原人。２００５ 年 ７ 月毕
业于中北大学，助理工程师。
与数据传输但允许以 ＦＩＦＯ 或 ＲＡＭ 的方式访问这些 共享 ＦＩＦＯ。这种被称之为 “量子 ＦＩＦＯ” （Ｑｕａｎｔｕｍ ＦＩＦＯ）的处理架构，较好地解决了 ＵＳＢ 高速模式 的带宽问题。
ＣＹ７Ｃ６８０１３ 和 ＤＳＰ 相连，数据主要来自于 ＤＳＰ 并 受 其 控 制 ， 作 为 从 设 备 选 用 了 ＣＹ７Ｃ６８０１３ 的 Ｓｌａｖｅ ＦＩＦＯ，异步读／写模式。在这种模式下，ＤＳＰ 可以像读／写普通 ＦＩＦＯ 一样对 ＣＹ７Ｃ６８０１３ 内部的多 层缓冲 ＦＩＦＯ 进行读／写。为了配置成 ＳＬＡＶＥ ＦＩＦＯ
４７ ３８ ３７ ３６ １５ １６
ＦＬＡＧＣＳ ＦＬＡＧＣ ＦＬＡＧＢ ＦＬＡＧＡ
ＤＡＴＡ＋ ＤＡＴＡ－
ＳＤＡ ＳＣＬ
２３ ２２
Ｒ ＥＳＥＲ ＶＥＤ ＡＧＮ Ｄ ＡＶＣＣ
２１ １３ １０
ｕｓｂ＿ＧＮ Ｄ
ＶＣＣ ＶＣＣ ＶＣＣ ＶＣＣ ＶＣＣ ＶＣＣ ＶＣＣ
６ １４ １８ ２４ ３４ ３９ ５０
ｕｓｂ＿ＧＮ Ｄ
＋ ３．３ Ｖ
＋ ３．３ Ｖ
Ｒ ３１ ２．２ Ｋ
Ｒ ３２ ２．２ Ｋ
７
５
Ｄ８ ＷＣ Ａ０ ＳＣＬ Ａ１ ＳＤＡ Ａ２
１ ２ ３
２４ＬＣ０１／ ０２
图 １ ＣＹ７Ｃ６８０１３ 芯片的电路连接图
４ 软件设计 ＦＬＡＧＢ是 ＥＰ２ ＦＩＦＯ 的满标志，如果 ＦＬＡＧＢ＝
１，表示 ＥＰ２ ＦＩＦＯ 不满，ＤＳＰ 可以向主机发数据。 ＦＬＡＧＣ 是 ＥＰ６ ＦＩＦＯ 空标志，如果 ＦＬＡＧＣ＝０，表示 ＥＰ６ ＦＩＦＯ 中没有数据，反之则可以读取主机发来 的数据。
Ｃ６０ ０．１ ｕ
８ Ｄ７ ４
５ １ ２４ Ｍ
ＢＡ０ ＢＡ１
Ｃ ＬＫＯ Ｕ Ｔ ＳＬＷＲ ＳＬＲ Ｄ ＳＬＯ Ｅ ＰＫＴ ＥＮ Ｄ ＷＵ２ ＩＮ Ｔ １＃ ＩＮ Ｔ ０＃
地址线 （ＦＩＦＯＡＤＲ ［０：１］）经过 ＣＰＬＤ 译码后连接到 ＣＹ７Ｃ６８０１３ 上 ， ＣＹ７Ｃ６８０１３ 的 标 志 位 （ＦＬＡＧＡ， ＦＬＡＧＢ，ＦＬＡＧＣ）也经过 ＣＰＬＤ 与 Ｆ２８１２ 相连。而 Ｆ２８１２ 到 ＣＹ７Ｃ６８０１３ 的数据线 （ＤＢ ［０：１５］）经过了 一个总线缓冲器。状态位和数据的存放区域被分配 到 ＴＭＳ３２０Ｆ２８１２ 上不同的空间。当对 ＣＹ７Ｃ６８０１３ 进行读操作时，ＴＭＳ３２０Ｆ２８１２ 的 ＸＲＤ，ＸＺＣＳ０ＡＮＤ１， ＸＡ［０］，ＸＡ［１］控制读信号 ＳＬＲＤ，当对 ＣＹ７Ｃ６８０１３ 进 行写操作时，ＴＭＳ３２０Ｆ２８１２ 的 ＸＡ［３］，ＸＺＣＳ０ＡＮＤ１， ＸＡ ［０］，ＸＡ ［１］ 控制写信号 ＳＬＷＲ （见图 １ 和第 ５１ 页图 ２）。
ＸＣＳ１
ＸＣＳ２ ＷＥ ＲＤ
ＴＭＳ３２０Ｆ２８１２
ＸＡ［０］ ＸＡ［１］ ＸＺ Ｃ Ｓ０ＡＮ Ｄ１
｝ 上位机进行数据传输时，需要调用 ＤＬＬ 函数来实现 对 ＵＳＢ 的控制，需要的部分函数如下：
ＤｅｖＯｐｅｎ （ｖｏｉｄ ＊ ｐ）打开 ＵＳＢ 设备 ＤｅｖＷｒｉｔｅＣＭＤ （ｃｈａｒ ＊ ｐ， ｌｏｎｇ ｌｅｎ） 向 ＵＳＢ 设 备发数据 ＤｅｖＳｔａｒｔＲｅａｄＵＳＢ （ｖｏｉｄ）启动 ＵＳＢ 接收 ＤｅｖＧｅｔＢｕｆｆｅｒ （ｕｎｓｉｇｎｅｄ ｃｈａｒ ＊ ｐ， ｌｏｎｇ ｌｅｎ） 从 ＤＬＬ 读 ＵＳＢ 数据 ＤｅｖＴｒｙＳｔｏｐＲｅａｄＵＳＢ （ｖｏｉｄ）停止 ＵＳＢ 接收 ＤｅｖＣｌｏｓｅ （ｖｏｉｄ）关闭 ＵＳＢ 设备 ５ 结束语 ＵＳＢ 总线有传输速度快、结构简单、可靠性高 的接口优势。运用于系统可使得系统简单，通用性