数字钟实验报告2013版
数字钟实验报告
数字钟实验报告-标准化文件发布号：（9456-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII数字电子课程设计实验报告数字钟是采用数字电路实现“时”、“分”、“秒”数字显示的计时装置。
钟表的数字化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
一、设计目的1）掌握数字钟的设计、组装与调试方法。
2）熟悉集成电路的使用方法。
二、设计任务与要求1）时钟显示功能，能够以十进制显示“时”、“分”、“秒”。
2）具有校准时、分的功能。
3）整点自动报时，在整点时，便自动发出鸣叫声，时长1s。
三、数字钟的基本原理及电路设计一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。
石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。
数字钟的整机逻辑框图如下：数字钟整机逻辑图1）振荡器振荡器可由晶振组成，也可以由555定时器组成。
下图是由555定时器构成的1KHZ 的自激振荡器，其原理是0.7(2R3+R4+R5)C4=1ms，f=1/t=1KHZ。
下图为555定时器产生频率为1KHZ信号的电路分频器计时是1HZ的脉冲才是1S计一次数，所以需要分频才能得到1HZ的脉冲，如下图所示电路，是三个用十进制计数器74LS90串联而成的分频器，分频原理是在74LS90的输出端子中，从低位输入10个脉冲才从高位输出1个脉冲，这样一片74LS90就可以起十分频的作用，三个74LS90串联就构成了千分频的电路，输出的便是1HZ的信号，从而达到目的。
在仿真时，1HZ的频率太慢了，在实际中得到的时间不是1S计数一次，所以仿真都是用函数发生器代替。
计数器整个计数器电路由秒计数器、分计数器、时计数器串接而成。
2013年版数字钟实验报告
数字钟实验报告院系：电子与信息工程系班级：电信中英1101学号：U201115729姓名：何宇坤指导老师：陈林1.实验名称多功能数字钟2.实验任务及要求 基本功能：准确计时，以十二进制显示时间 校正时间：时 分 的校正 ， 1Hz 复位：0:00:00选做：（1）小时为12/24进制可切换 （2）任意闹钟3.实验条件DE0开发板，quartusii 12.14.组成框图数字钟的层次结构图数字钟顶层模块小时计数分计数器秒计数器六进制计数器十计数器六进制计数器十计数器11sco Cp 1hz校时控制校分控制5.模块设计：模6计数器： 代码：module count6(Q,nCR,EN,CP); input CP ,nCR,EN; output[3:0] Q; reg [3:0] Q; always@(posedge CP or negedge nCR) begin if(~nCR) Q<=4'b0000; else if(~EN) Q<=Q; else if(Q==4'b0101) Q<=4'b0000; else Q<=Q+1'b1; end endmodule 仿真波形：时译码显示 分译码显示 秒译码显示2 4进制 小时计数器选择器60进制 分计数器选择器60进制 秒计数器模10计数器：代码：module counter10(Q,nCR,EN,CP);input CP,nCR,EN;output[3:0] Q;reg [3:0] Q;always@(posedge CP or negedge nCR)beginif(~nCR) Q<=4'b0000;else if(~EN) Q<=Q;else if(Q==4'b1001) Q<=4'b0000;else Q<=Q+1'b1;endendmodule仿真波形：模24计数器：/*其中还可以改变Sel的值使其变成模24计数器，*/代码：module counter24(HourH,HourL,nCR,EN,CP,Sel);input CP,nCR,EN,Sel;output[3:0] HourH,HourL;reg [3:0] HourH,HourL;always@(posedge CP or negedge nCR)beginif(~nCR) {HourH,HourL}<=8'h00 ; //复位else if(~EN) {HourH,HourL}<={HourH,HourL}; //使能else if(Sel==1) //模式选择begin // 12进制if((HourH>1)||(HourL>9)||((HourH==1)&&(HourL>=2))) begin HourH<=4'b0000;HourL<=4'b0001;endelse if((HourH==1)&&(HourL<2))begin HourH<=HourH; HourL<=HourL+1'b1; endelse if(HourL==9)begin HourH<=HourH+1'b1; HourL<=4'b0000; endelsebegin HourH<=HourH; HourL<=HourL+1'b1; endendelsebegin //24 进制if((HourH>2)||(HourL>9)||((HourH==2)&&(HourL>=3))) {HourH,HourL}<=4'b0000;else if((HourH==2)&&(HourL<3))begin HourH<=HourH; HourL<=HourL+1'b1; endelse if(HourL==9)begin HourH<=HourH+1'b1; HourL<=4'b0000; endelsebegin HourH<=HourH; HourL<=HourL+1'b1; endendendendmodule仿真波形：50M->1HZ分频器：代码：module fenpin(clk,CP);input clk;output CP;reg CP;initialbeginCP<=1'b0;clk1<=32'd0;endreg[31:0] clk1; //可以通过调节25000000的数值来调节输出的频率大小always @(posedge clk)if(clk1==32'd2*******)beginclk1<=32'd0;CP<=~CP;endelse clk1<=clk1+1'b1;endmodule仿真波形：波形没出来译码显示：代码：module segout(Q1,Q2,Disply_A,OUT);input[3:0] Q1,Q2;input Disply_A;output[6:0] OUT;reg[6:0] OUT;wire [3:0] Q;assign Q=(Disply_A==1) ? Q2[3:0] : Q1[3:0] ;always @(Q)case(Q[3:0])4'd0: OUT<=7'b0000_001;4'd1: OUT<=7'b1001_111;4'd2: OUT<=7'b0010_010;4'd3: OUT<=7'b0000_110;4'd4: OUT<=7'b1001_100;4'd5: OUT<=7'b0100_100;4'd6: OUT<=7'b1100_000;4'd7: OUT<=7'b0001_111;4'd8: OUT<=7'b0000_000;4'd9: OUT<=7'b0001_100;default: OUT<=7'b0000_001;endcaseendmodule6.实验总结由于忙于团队的项目，这次实验没有能按时完成，以致下午去验收耽误了老师的时间，很是抱歉！通过这次实验，熟悉了EDA软件的使用，掌握了Verilog HDL的简单使用方法，了解了分模块、分层次数字系统设计，并应用在了程序中。
数字钟实习报告
电子实习报告题目: LED 数码显示电子钟的设计课程：电子实习专业：电子信息工程班级：学号:姓名：指导老师：成绩：完成日期：2013年6月19日至2013年6月28日1. 电子钟总方案及原理图 (1)1.1原理图 (1)1.2总方案 (1)2. 电路设计的目的、任务及时间安排 (2)2.1课程设计的目的 (2)2.2课程设计的任务 (2)2.3课程设计的技术指标 (3)2.4时间安排 (3)3. 各部分器件工作原理 (3)3.1CD4060的工作原理 (3)3.2计数电路的工作原理 (5)3.3 LM8560、T1降压器的工作原理 (7)4. 电路的焊接调试与组装 (7)4.1电路的焊接 (7)4.2调试 (8)4.3调试中遇到的问题及解决方案 (8)5. 电路的实验结果 (8)6. 实习总结 (9)7. 元件清单 (10)8. 参考文献 (11)1. 电子钟总方案及原理图1.1原理图1.2总方案DS-2042型数码显示电子钟电路，采用一只PMOS大规模集成电路LM8560(TMS3450NLSC8560 CD8560和四维LED显示屏，通过驱动显示屏便能显示时、分。
震荡部分采用石英晶体做使基信号源，从而保证了走时的精度。
本电路还供有定式报警功能。
他定是调整方便，电路稳定可靠、能耗低，集成电路采用插座插装，制作成功率高.LM8650(IC1 )是50/60HZ的时基24小时专用数字钟集成电路，有28只脚管，1-14脚是显示笔划输出，15脚为正电源端，27脚是内部振荡器RC输入端，16脚为报警输出。
T1为降压变压器，经桥式整流(VD6-VD9即滤波(C3, C4后得到直流电，供主电路和显示屏工作。
当交流电源停电时，备用电池通过VD5向电路供电。
IC2 (CD4060，JT，R2,C2构成60HZ的时基电路，电路简洁，30720Hz的信号经分频后，得到60Hz的信号关到LM9560的25脚，经VT2, VT3驱动显示屏的各段笔划分两组轮流点亮当调好时间后，并按下开关K1，显示屏下方有绿点指示，到定时时间有驱动信号经R3使VT1工作，即可定时报警输出。
数字钟实验报告5篇范文
数字钟实验报告5篇范文第一篇：数字钟实验报告数字钟实验报告班级：电气信息i类112班实验时间：实验地点：指导老师：目录一、实验目的-----------------3二、实验任务及要求--------3三、实验设计内容-----------3(一)、设计原理及思路3（二）、数字钟电路的设计--------------------------4(1)电路组成---------4(2)方案分析---------10(3)元器件清单------11四、电路制版与焊接---------11五、电路调试------------------12六、实验总结及心得体会---13七、组员分工安排------------19一、实验目的：1．学习了解数码管，译码器，及一些中规模器件的逻辑功能和使用方法。
2．学习和掌握数字钟的设计方法及工作原理。
熟悉集成电路的引脚安排，掌握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法。
3．了解pcb板的制作流程及提高自己的动手能力。
4．学习使用protel软件进行电子电路的原理图设计、印制电路板设计。
5．初步学习手工焊接的方法以及电路的调试等。
使学生在学完了《数字电路》课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统地进行电子电路的工程实践训练，学会检查电路的故障与排除故障的一般方法锻炼动手能力，培养工程师的基本技能，提高分析问题和解决问题的能力。
二、实验任务及要求1．设计一个二十四小时制的数字钟，时、分、秒分别由二十四进制、六十进制、六十进制计数器来完成计时功能。
2．能够准确校时，可以分别对时、分进行单独校时，使其到达标准时间。
3．能够准确计时，以数字形式显示时、分，发光二极管显示秒。
4.根据经济原则选择元器件及参数；5..小组进行电路焊接、调试、测试电路性能，撰写整理设计说明书。
三、实验设计内容1、设计原理及思路 3．1数字钟的构成数字钟一般由振荡器、分频器、计数器、译码器、显示器、较时电路、报时电路等部分组成，这些都是数字电路中应用最广的基本电路3．2原理分析数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。
数字钟实验报告
数字钟实验报告引言：数字钟是一种使用数字显示时间的时钟，它已经成为我们日常生活中不可或缺的一部分。
通过数字钟，我们可以准确地了解当前的时间，从而更好地安排自己的生活。
本实验旨在探究数字钟的原理和制作过程，并通过实际的制作过程加深对数字钟的了解。
一、原理介绍数字钟的原理基于电子技术和计时器的结合。
其中，主要包括以下几个部分：时钟芯片、数码管、控制电路以及电源等。
1.时钟芯片：时钟芯片是数字钟的核心部件，它内置了计时器和时钟功能。
通过时钟芯片，我们可以实现时间的自动更新和准确显示。
2.数码管：数码管是数字钟的显示部分，它由数根发光二极管组成，能够显示0-9的数字。
通过不同的控制电流和电压，数码管可以根据时钟芯片的指令来显示相应的数字。
3.控制电路：控制电路是连接时钟芯片和数码管之间的桥梁，它负责将时钟芯片输出的信号转换为数码管可识别的信号。
控制电路可以通过编码器、解码器和集线器等元件来实现。
4.电源：电源为数字钟提供所需的电能，将电能转换为供时钟芯片和数码管正常工作所需的电流和电压。
二、实验准备在进行实验之前，我们需要准备以下实验器材：晶体管、电阻器、电容器、发光二极管、电线、焊接工具等。
1.选择晶体管：在制作数字钟的过程中，我们需要选择合适的晶体管来实现数字的显示。
常见的晶体管有阳极、阴极共阳、阴极共阴等。
根据所需的显示效果选择不同类型的晶体管。
2.电阻器和电容器：电阻器和电容器是控制电路的重要组成部分，它们能够限制电流和调节电压，从而保证数字钟的正常工作。
3.焊接工具：焊接工具是将各个器材连接在一起的关键。
使用焊接工具进行焊接时，需要注意操作安全，确保焊点牢固。
三、实验步骤通过以下步骤，我们可以逐步完成数字钟的制作：1.划定电路板：首先，我们需要在电路板上进行标记，划定数字钟的各个部分的位置。
这一步骤旨在确保各个元件的安装位置准确无误。
2.安装元件：接下来，我们可以一步步安装各个元件。
首先，焊接晶体管和电阻器等固定元件，然后进行焊接。
数字时钟设计实验报告
电子课程设计题目：数字时钟数字时钟设计实验报告一、设计要求：设计一个24小时制的数字时钟。
要求：计时、显示精度到秒；有校时功能。
采用中小规模集成电路设计。
发挥：增加闹钟功能。
二、设计方案：由秒时钟信号发生器、计时电路和校时电路构成电路。
秒时钟信号发生器可由振荡器和分频器构成。
计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。
校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。
三、电路框图：时计数分计数秒计数图一数字时钟电路框图四、电路原理图：（一）秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。
由振荡器与分频器组合产生秒脉冲信号。
振荡器: 通常用555定时器与RC构成的多谐振荡器，经过调整输出1000Hz脉冲。
分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz标准秒脉冲。
其电路图如下：图二秒脉冲信号发生器（二）秒、分、时计时器电路设计秒、分计数器为60进制计数器，小时计数器为24进制计数器。
60进制——秒计数器秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。
当计数到59时清零并重新开始计数。
秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位。
个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。
利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。
其电路图如下：图三 60进制--秒计数电路60进制——分计数电路分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。
数字电子时钟实验报告完整版
数字电子时钟实验报告 HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】华大计科学院数字逻辑课程设计说明书题目：多功能数字钟专业：计算机科学与技术班级：网络工程1班姓名：刘群学号：完成日期： 2013-9一、设计题目与要求设计题目：多功能数字钟设计要求：1.准确计时，以数字形式显示时、分、秒的时间。
2.小时的计时可以为“12翻1”或“23翻0”的形式。
3.可以进行时、分、秒时间的校正。
二、设计原理及其框图1.数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路。
图 1 所示为数字钟的一般构成框图。
图1 数字电子时钟方案框图⑴多谐振荡器电路多谐振荡器电路给数字钟提供一个频率1Hz 的信号，可保证数字钟的走时准确及稳定。
⑵时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成。
其中秒个位和秒十位计数器、分个位和分十位计数器为60 进制计数器。
而根据设计要求，时个位和时十位计数器为24 进制计数器。
⑶译码驱动电路译码驱动电路将计数器输出的8421BCD 码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
⑷数码管数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管。
本设计提供的为LED数码管。
2.数字钟的工作原理⑴多谐振荡器电路555 定时器与电阻R1、R2，电容C1、C2 构成一个多谐振荡器，利用电容的充放电来调节输出V0，产生矩形脉冲波作为时钟信号，因为是数字钟，所以应选择的电阻电容值使频率为1HZ。
⑵时间计数单元六片74LS90 芯片构成计数电路，按时间进制从右到左构成从低位向高位的进位电路，并通过译码显示。
在六位LED 七段显示起上显示对应的数值。
⑶校时电源电路当重新接通电源或走时出现误差时都需要对时间进行校正。
数字时钟的简单制作实验报告
数字钟设计实验报告一、数字钟原理与设计思路由振荡器输出稳定的高频脉冲信号作为时间基准，经分频器输出标准的秒脉冲；秒计数器按“60进制”向分计数器进位；分计数器按“60进制”向时计数器进位；小时计数器按“24进制”规律计数；星期计数器按“7进制”规律计数；计数器经译码器送到显示器。
出现误差可用校准电路进行小时和分钟的校准，并具有可整点报时功能。
软件本身提供任意频率的时钟，因此振荡器、分频器不需设计；也带有内置译码驱动的数码管，故此译码器和显示器也不需设计。
这样，基本数字钟的设计实际上就是设计如下图的级联计数器。
二、数字钟构成1、振荡器、分频器：1Hz的CLK时钟信号（秒脉冲）秒计数器：60进制计数器（两片74160——0-59）2、计数器分计数器：60进制计数器（两片74160——0-59）时计数器：24进制计数器（两片74160——0-23）星期计数器：7进制计数器（一片74160——1-7）3、译码器、显示器：软件带有内置译码驱动的数码管（7个数码管）4、调时电路、整点报时电路三、数字电路模块细节构成1、秒计数器：60进制计数器（两片74160——0-59）用秒脉冲（1Hz）2、分计数器：60进制计数器（两片74160——0-59）设计：分计数器个位ENT接（看下图）(Ps：分的个位是59秒才开始计数1次)分计数器十位ENT接（看下图）(Ps：分的十位是9分59秒才开始计数1次)设计：时计数器个位ENT接（看下图）(Ps：是59分59秒才开始计数1次)时计数器十位ENT接（看下图）(Ps：是9时59分59秒才开始计数1次)时计数器整体电路图（看下图）4、星期计数器：7进制计数器（一片74160——1-7）（从1开始）ENT接（看下图）(Ps：是23时59分59秒才开始计数1次)星期计数器整体电路图（看下图）5、整点报时电路当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。
当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路课程设计题目： 利用CPLD 设计可调时数字钟学 院 电子信息工程学院 专 业 通信工程学 号2011448183 姓 名郑秦杰 教 师 刘鑫2013年 8 月 29日装 订 线利用CPLD设计可调时数字钟摘要此课程设计是运用数字电路知识以及QuartusⅡ软件进行的制作，动手制作之前要理解电路原理图，然后进行焊接，通过焊接增强自己的动手能力。
结合自己所学的数字电路知识，最后应用QuartusⅡ软件进行了编程。
电路通过使用数字元件，来构成完成二十四小时的数字钟设计，并且将译码器和数据选择器配合使用来完成动态的显示输出。
此外，外部控制开关用来控制电路，使得该电路可以完成保持、清零、快速校对时间的功能。
这项课程设计的难点在于EDA系统作图及最后系统优化的应用，尤其是小数点的显示控制，用一个或门，通过1Hz来控制第三个数码管的点显示，再通过一个与非门来控制第五个数码管的点显示,第五个数码管的点在整个脉冲阶段显示，而第三个数码管的点只有在低电平时显示，以达到结果是第五个数码显示管的点常亮，而第三个数码管的点以1Hz的频率闪烁（数码管按从右往左的顺序编号）。
制作中会时常出现各种小问题，如最初用七段译码器显示六和九时，显示的数字不完全，自己就重新编写了译码器，让其显示的更好一些，在此过程中也出现了制作的程序太大问题，经过反复的修改，最终总算是将数字时钟完成了。
关键词：数字时钟 QuartusⅡ七段译码器目录一总体设计方案 ................... 错误！未定义书签。
1.1设计要求 (4)1.2设计原理 (4)1.2.1 电源电路 (4)1.2.2显示电路 (2)1.2.3 CPLD电路原理图...............................错误！未定义书签。
1.2.4 振荡电路与分频电路．．．．．．．．．．．．．．．．．．．．．．．．．．．31.2.5程序下载接口电路．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．4二各模块说明 (5)2.1设计思路及步骤 (5)2.2总体框图 (5)2.3各模块说明 (9)2.3.1 BCD-7段译码显示电路 (6)2.3.2 时间计数器电路 (6)2.3.3 数据选择器电路 (7)2.3.4 译码器电路．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．８2.3.５比较器电路.................................. ９2.3.６按键消抖电路................................ ９2.4数字钟电路总图 (10)三课程总结 (11)3.1遇到的问题及其解决办法．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．11 3.2收获与体会．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．. 12参考文献 (12)一总体设计方案1.1设计要求1、以数字形式显示时、分、秒的时间；2、要求手动校时、校分、校秒；3、调节时间时对应显示位以2Hz频率闪烁；4、时与分显示之间的小数点常亮；5、分与秒显示之间的小数点以1Hz频率闪烁；6、各单元模块设计即可采用原理图方式也可以用Verilog程序进行设计。
1.2 设计原理1.2.1 电源电路图 1.1 电源电路电源电路中有两个电源接口，分别为9V的直流稳压电源接口和5V的USB接口。
使用任意一个均可。
1.2.2 显示电路计数器实现了对时间的累计以8421BCD码形式输出,选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流信号。
数码管是共阴数码显示管，当其控制端为“0”时，数码显示管显示。
显示模块输入时钟频率为512Hz，显示刷新频率约为85Hz。
如下图1.3所示。
图 1.2 显示电路1.2.3 CPLD电路原理图此原理图1.4的MODE和ADD分别控制校正位和其校正位进行加一校正。
MODE共有七个状态分别对应六个数码管的校正和正常计数。
图 1.3 CPLD电路原理图1.2.4振荡电路与分频电路晶体振荡器给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确并且稳定.图1.4分频电路采用T触发器对其分频，每经过一个T触发器对其二分频，所以各点的分频倍数分别为：QD:24 QE:25 QF:26 QG:27 QH:28QI:29 QJ:210 QL:212QM:213QN:214；此处采用的是32768Hz的晶振，故分频之后QF:512Hz、QI:64Hz、QN:2Hz。
电路原理图如下图1.5所示。
图1.5 分频电路1.2.5程序下载接口电路如图1.6所示为程序下载接口电路阻图 1.6 程序下载接口电路二各模块说明2.1设计思路及步骤1 按原理图和元件插件图完成电路的焊接；2 拟定数字钟的组成框图，划分模块；3 对各单元模块电路进行设计与波形仿真；4 总体电路设计与仿真；5 程序下载与调试。
2.2总体框图图2.1 总体框图如下2.3.1 BCD-7段译码显示电路BCD-7段译码显示电路用其他电路的不同之处在于：通过编写译码程序将其生成为原理图，并不是直接绘制原理图。
译码程序源代码：module dec(seg,bcd,bin);input[3:0] bcd;input bin;output[6:0] seg;reg[6:0] seg;always @(bcd or bin)beginif(!bin) seg=7'b0000000;elsecase({bcd})4'd0:seg=7'b0111111;4'd1:seg=7'b0000110;4'd2:seg=7'b1011011;4'd3:seg=7'b1001111;4'd4:seg=7'b1100110;4'd5:seg=7'b1101101;4'd6:seg=7'b1111101;4'd7:seg=7'b0000111;4'd8:seg=7'b1111111;4'd9:seg=7'b11001111;default:seg=7'b0000000;endcaseendendmodule2.3.2 时间计数器电路利用7493连成一个三进制计数器，仿真正确后命名为cnt3。
图2.1 三进制计数器原理图利用7493连成一个六进制计数器，仿真正确后命名为cnt6。
图2.2 六进制计数器电路原理图利用7493连成一个十进制计数器，仿真正确后命名为cnt10。
图2.3 十进制计数器原理图将三进制、六进制、十进制计数器连接成计数器电路，如图2.4所示。
图2.4计数器电路原理图2.3.3 数据选择器电路参照数字电路设计讲义课件，连接数据选择器电路。
图2.5 数据选择器电路图2.3.4 译码器电路参照数字电子技术基础中显示译码器真值表及逻辑表达式，连接译码器电路路，以控制显示块显示0～9十个数字。
2.3.5 比较器电路图2.7 比较器电路原理图2.3.6 按键消抖电路64Hz消抖动模块时钟利用两个D触发器连成一个二位移位寄存器，用64Hz频率对key进行采样，依次寄存在二位移位寄存器中，若前后一致则结果为这个值，若前后不一致则保持原结果。
功能如下表所示：表 2-1图2.8 按键消抖电路原理图2.4数字钟电路总图数码管显示控制电路工作原理：以512Hz的频率作为时钟脉冲，用六进制计数器为三八译码器提供六个不同状态，每个数码管的显示频率约为85Hz,观测到的结果为：数码管常亮。
此电路的巧妙之处在于小数点的显示是用一个或门，通过1Hz频率来控制第三个数码管的小数点显示，再通过一个与非门来控制第五个数码管的小数点显示。
第五个数码管的小数点在整个脉冲阶段显示，而第三个数码管的小数点只有在低电平时显示，故观察到结果是第五个数码管常亮，而第三个数码管的小数点以1Hz的频率闪烁。
图2.9数字钟电路全图三课程总结3.1遇到的问题及其解决办法1在焊接时元件的正负极有时会接反，从而影响到产品。
在安放元件时应该看好电路板上的标示并且要多了解元件，要明确的知道如何分辨元件的正负极才能正确安放，焊接时要明确哪个引脚连接正极哪个引脚连接负极避免接反。
2安装元件时由于元件大小不一、引脚过密并且引脚长度过长导致焊接不方便不能正确焊接。
在焊接过程中应该先安装高度较低的元件并且焊接好剪短引脚方便焊接其他元件。
（如可以先焊接贴片电容等较低较小元件再焊接电解电容等较大较高元件）3在焊接时元件应与电路板离开一小段距离这样有利于散热，另外要防止虚焊和短路想象的发生。
4如果一些元件正负极接反，在引脚少的情况下可以将引脚同时加热拔出元件并正确插回，引脚多时可以先融化一边的焊锡将元件拔出一部分再融化另一边的拔出一部分如此反复最终能拔出元件并正确插入。
5在对各个元件进行设计和摆放的时候，注意元件引脚之间的对应关系。
6最初的程序在电路板上运行时出现了数码管不能正常显示数字6和9。
解决的方案：将译码电路图用译码程序源代码生成的原理图替换。
数码管能够正常显示0-9十个数字，但调时模式时对应显示位不闪烁。
解决的方案：进一步简略译码程序的源代码。
3.2收获与体会在数字钟的课程设计过程中，我学习了解到了很多东西。
在学习过程中，之前我们只是编写一些程序并没有什么实际的动手经验，对我们来说相对要简单一些，而这次课程让我们有了更深的感触，我们从一些元件做起亲手将它们组装完成。
以前将程序编好就算成功了，现在程序正确但是哪怕是一个小元件没有焊接好我们都无法达到我们预期的结果。
这告诉我们每一个小细节都必须认真去完成，我们对待他们的态度将直接导致结果的成功与失败。
而焊接过程中我们需要掌握更加全面的知识来正确完成焊接的过程，因此要想成功完成产品我们需要了解所有与产品相关的知识并掌握它们，而并不只是之前我们认为的最重要的编程。
在课程设计的过程中我们了解并初步掌握了焊接技术，增强了我们的动手实践能力，在制作作品过程中所犯的错误也越来越少了，比第一次的焊接收音机要更加的熟练与自然。
在课程中我了解掌握了QuartusⅡ的基本使用方法和 QuartusⅡ的基本功能及其在CPLD编程中原理及其发展应用。
设计程序前离开了学校导致了在程序设计的过程中没有人可以讨论交流使设计出来的程序看上去没有问题但并不能实际运行，在回到学校后和同学的交流的过程中不断的猜测修改程序最终使程序可以运行成功。
在这个过程中我们了解到我们应该在和同学的交流合作的过程中不断的学习进步，并且在程序编写的过程中我们对课本知识的理解也更加的清楚，之前不理解的地方也明确的知道了为什么要这样编写，也为我们的编程增加了经验。