第八章时序逻辑电路
数电基础：时序逻辑电路
数电基础：时序逻辑电路虽然每个数字电路系统可能包含有，但是在实际应⽤中绝⼤多数的系统还包括，我们将这样的系统描述为时序电路。
时序电路是由最基本的加上反馈逻辑回路（输出到输⼊）或器件组合⽽成的电路，与最本质的区别在于时序电路具有记忆功能。
1. 简介是数字逻辑电路的重要组成部分,时序逻辑电路⼜称,主要由 存储电路 和 组合逻辑电路 两部分组成。
它和我们熟悉的其他电路不同,其在任何⼀个时刻的输出状态由当时的输⼊信号和电路原来的状态共同决定,⽽它的状态主要是由存储电路来记忆和表⽰的。
同时时序逻辑电路在结构以及功能上的特殊性,相较其他种类的数字逻辑电路⽽⾔,往往具有难度⼤、电路复杂并且应⽤范围⼴的特点 。
在数字电路通常分为和时序逻辑电路两⼤类，组合逻辑电路的特点是输⼊的变化直接反映了输出的变化，其输出的状态仅取决于输⼊的当前的状态，与输⼊、输出的原始状态⽆关，⽽是⼀种输出不仅与当前的输⼊有关，⽽且与其输出状态的原始状态有关，其相当于在组合逻辑的输⼊端加上了⼀个反馈输⼊，在其电路中有⼀个存储电路，其可以将输出的状态保持住，我们可以⽤下图的框图来描述时序电路的构成。
从上⾯的图上可以看出，其输出是输⼊及输出前⼀个时刻的状态的函数，这时就⽆法⽤组合逻辑电路的函数表达式的⽅法来表⽰其输出函数表达式了，在这⾥引⼊了现态（Present state)和次态（Next State)的概念,当现态表⽰现在的状态（通常⽤Qn来表⽰），⽽次态表⽰输⼊发⽣变化后其输出的状态 （通常⽤Qn+1表⽰），那么输⼊变化后的输出状态表⽰为Qn+1=f(X,Qn)，其中：X为输⼊变量。
组合电路和存储元件互联后组成了时序电路。
存储元件是能够存储信息的电路。
存储元件在某⼀时刻存储的⼆进制信息定义为该时刻存储元件的状态。
时序电路通过其输⼊端从周围接受⼆进制信息。
时序电路的输⼊以及存储元件的当前状态共同决定了时序电路输出的⼆进制数据，同时它们也确定了存储元件的下⼀个状态。
时序逻辑电路分类
时序逻辑电路分类介绍时序逻辑电路是一种用于处理时序信号的电路，它由逻辑门和存储元件组成。
时序逻辑电路按照其功能和结构的不同，可以分为多种类型。
本文将对时序逻辑电路的分类进行全面、详细、完整和深入的探讨。
一、根据功能分类1. 同步时序逻辑电路同步时序逻辑电路是指其数据在同一个时钟上升沿或下降沿进行传递和存储的电路。
这类电路广泛应用于计算机中的寄存器、时钟驱动器和状态机等。
同步时序逻辑电路具有可靠性高、稳定性强的特点。
2. 异步时序逻辑电路异步时序逻辑电路是指其数据不依赖时钟信号而进行传递和存储的电路。
这种电路在通信系统中常用于数据传输和处理，如异步串行通信接口（UART）。
异步时序逻辑电路具有处理速度快和实时性强的特点。
二、根据结构分类1. 寄存器寄存器是一种时序逻辑电路，用于存储和传递数据。
寄存器通常采用D触发器作为存储元件，可以实现数据的暂存和移位操作。
寄存器广泛应用于计算机的数据存储和寄存器阵列逻辑器件（RALU）等。
2. 计数器计数器是一种时序逻辑电路，用于生成特定的计数序列。
计数器可以按照时钟信号对计数进行增加或减少，并可以在达到指定计数值时触发其他操作。
计数器被广泛应用于时钟发生器、频率分频器和时序控制等电路中。
3. 时序控制器时序控制器是一种时序逻辑电路，用于控制其他电路的时序和操作。
时序控制器根据输入的控制信号和当前的状态，通过逻辑运算和状态转移进行运算和控制。
时序控制器被广泛应用于计算机的指令译码和状态机的设计中。
三、根据存储方式分类1. 同步存储器同步存储器是一种时序逻辑电路，用于存储和读取数据。
同步存储器是在时钟信号作用下进行数据存取的，并且数据的读取和写入操作都在时钟的上升沿或下降沿进行。
同步存储器主要包括静态随机存储器（SRAM）和动态随机存储器（DRAM）等。
2. 异步存储器异步存储器是一种时序逻辑电路，用于存储和读取数据。
与同步存储器不同的是，异步存储器的读取和写入操作不依赖时钟信号，而是由数据访问信号和存储器内部的同步电路进行控制。
时序逻辑电路的概念
时序逻辑电路的概念时序逻辑电路是一种数字电路，其特点是输出不仅取决于当前的输入，还与之前的输入状态有关。
在时序逻辑电路中，存储器是核心元件，用于存储之前的状态信息。
根据存储器的工作方式，时序逻辑电路可分为反馈型和计数型两种基本类型。
一、时序逻辑电路的基本概念时序逻辑电路是一种具有记忆功能的电路，其输出不仅取决于当前的输入，还与之前的输入状态有关。
这种电路通常由组合逻辑电路和存储器两部分组成。
组合逻辑电路用于实现逻辑功能，而存储器则用于存储之前的输入状态。
时序逻辑电路的特点包括以下几个方面：状态寄存器：时序逻辑电路中包含一个或多个状态寄存器，用于存储当前的状态信息。
状态寄存器能够将当前的输入状态转化为输出状态，同时将输出状态反馈回组合逻辑电路的输入端。
记忆功能：时序逻辑电路具有记忆功能，能够对之前的输入状态进行保存。
这种记忆功能可以用于实现各种复杂的逻辑功能，如计数器、序列检测器等。
反馈回路：时序逻辑电路中存在反馈回路，即将输出状态反馈回组合逻辑电路的输入端。
这种反馈机制使得时序逻辑电路具有动态特性，能够根据之前的输入状态和当前的输入状态产生不同的输出状态。
逻辑门：时序逻辑电路中的组合逻辑部分通常由各种逻辑门组成，如与门、或门、非门等。
这些逻辑门用于实现不同的逻辑功能，如运算、比较、控制等。
二、时序逻辑电路的类型根据存储器的工作方式，时序逻辑电路可分为反馈型和计数型两种基本类型。
反馈型时序逻辑电路：在反馈型时序逻辑电路中，输出状态会反馈回组合逻辑电路的输入端，并通过与当前输入进行运算产生新的输出状态。
这种类型的时序逻辑电路通常用于实现各种控制功能，如定时器、振荡器等。
计数型时序逻辑电路：在计数型时序逻辑电路中，输出状态会随着时间的变化而自动更新。
这种类型的时序逻辑电路通常用于实现计数器、分频器、序列检测器等应用。
三、时序逻辑电路的设计方法设计时序逻辑电路的方法包括以下步骤：定义输入和输出：首先确定时序逻辑电路的输入和输出信号，包括时钟信号、数据输入信号、控制信号等。
时序逻辑电路的概念及特点
时序逻辑电路的概念及特点
时序逻辑电路是指在电路中添加了存储功能的一种电路，它能够根据输入信号的时序变化来决定输出信号的状态。
时序逻辑电路的特点包括以下几点：
1. 存储功能：时序逻辑电路具有存储功能，可以存储先前的输入信号和输出信号状态。
这些状态会影响电路的后续运算和输出。
2. 时序依赖：时序逻辑电路的输出状态取决于输入信号的时序变化。
不同的输入信号序列会导致不同的输出结果。
3. 时钟信号：时序逻辑电路通常需要一个时钟信号来控制存储功能的读写操作。
时钟信号会规定电路的工作时序和节拍。
4. 时序逻辑电路常见的元件包括锁存器、触发器和计数器等。
这些元件都是基于存储功能的设计，能够存储和处理输入信号的时序信息。
5. 时序逻辑电路的输出结果不仅仅取决于当前的输入信号，还和之前的输入信号以及存储的状态有关。
因此，时序逻辑电路通常需要通过状态转移函数或计数器等实现具体的逻辑运算。
总的来说，时序逻辑电路通过添加存储功能，能够根据输入信号的时序变化来决定输出信号的状态。
它是在组合逻辑电路的基础上进一步发展而来的，可以实现更加复杂的逻辑功能和处理能力。
时序逻辑电路名词解释
时序逻辑电路名词解释一、时序逻辑电路名词解释所谓时序电路，是指各个元器件的时间参数与电路的工作状态之间存在着有机联系的电路。
可以用分立元件组成的各种实用电路来模拟电子电路中常见的时序关系。
二、时序逻辑电路的组成和特点1。
多谐振荡器：根据周期性排列的规律，在每个周期内有个谐振点，并按此排列规律而形成的多谐振荡器称为多谐振荡器。
2。
由“多谐振荡器”构成的电路：根据“多谐振荡器”的特点，利用与非门和或非门将“多谐振荡器”接成不同的电路。
3。
“石英晶体振荡器”的特点： 1）稳定性高； 2）频率特性好；3）工作范围宽； 4）石英晶体发生器电路的简化。
石英晶体振荡器包括下面几部分：输入回路、反馈网络、放大器、振荡电路及整流、滤波、稳压电路等。
石英晶体振荡器是利用单片石英晶体调节某些电容，使它的电压与频率跟随变化，从而产生出变化的电信号。
为了提高石英晶体振荡器的品质因数，要求负载电阻R_0和电容c_0较小。
4。
存储器： 1）存储器有存储信息的功能，只需少量电能就能保持所存储的信息。
它主要由存储单元和控制单元两部分组成。
2）用单一的半导体材料制成，具有记忆功能。
3）结构简单，体积小。
4）需要电源激励工作。
5）只读存储器。
4。
集成逻辑电路：是一种由许多单独的半导体器件组成的具有专门功能的集成电路。
这些半导体器件包括：门电路、触发器、存储器和微处理器。
1）复合逻辑电路：由“触发器”和“门电路”组成的一种逻辑电路。
2） TTL电路：由双极型三极管和逻辑门构成的一种逻辑电路。
3） CMOS电路：由双极型三极管和逻辑门构成的一种逻辑电路。
4） MIS电路：由“双极型三极管”和“逻辑门”构成的一种逻辑电路。
5）混合逻辑电路：由“门电路”和“触发器”构成的一种逻辑电路。
6） TTL电路加上高阻器后称为TTL集成逻辑电路。
7）将两个或更多的TTL电路加上高阻器后称为TTL门电路。
8）将两个或更多的CMOS电路加上高阻器后称为CMOS集成逻辑电路。
清华大学《数字集成电路设计》周润德 第8章 时序电路
LOGIC对扰动不敏感（2）Register寄存器为存放二进制数据的器件，通常由Latch 构成。
一般地，寄存器为边沿触发。
（3）flip-flops（触发器）任何由交叉耦合的门形成的双稳电路Register 时序参数D Q Clk T Clk D tsu Q tc-q thold注意：数据的上升和下降时间不同时，延时将不同。
2004－12－1清华大学微电子所 《数字大规模集成电路》 周润德 第 8 章 (1) 第 11 页Latch 时序参数Latch 的时序（ Timing ）参数还要考虑tD 2 D Q DQtD-qQClkClktC 2QtC 2Q寄存器（Register）2004－12－1锁存器（Latch）第 8 章 (1) 第 12 页清华大学微电子所 《数字大规模集成电路》 周润德Latch 时序参数D Q Clk正电平 Latch 时钟负边沿T Clk D tc-q PWm thold td-q tsuQ注意：数据的上升和下降时间不同时，延时将不同。
2004－12－1清华大学微电子所 《数字大规模集成电路》 周润德 第 8 章 (1) 第 13 页最高时钟频率φ FF’s LOGIC tp,comb最高时钟频率需要满足：tclk-Q + tplogic+ tsetup < T =但同时需要满足:其中tplogic = tp,comb (max) tcd:污染延时（contamination delay） = 最小延时（minimum delay）第 8 章 (1) 第 14 页tcdreg + tcdlogic > thold =2004－12－1其中清华大学微电子所 《数字大规模集成电路》 周润德研究不同时刻 （t1, t2）FF1φ (t1) LOGIC t p,combφ (t2)CLKt1tsu D tholdFF1 输入数据 应保持稳定t tsuF F2t2holdtFF2 输入数据 应保持稳定tclk-q QFF1 输出数据 经组合逻辑到达 t 已达稳定 寄存器输入端tclk-Qtp,comb (max）tsetup因此要求：tclk-Q + tp,comb (max) + tsetup < T =2004－12－1清华大学微电子所 《数字大规模集成电路》 周润德 第 8 章 (1) 第 15 页研究同一时刻 （t1）t1 时FF1φ (t1) LOGIC FF1 t p,combt1 时FF2输入数据（2）φ (t1)输入数据（1）tclk-q QFF1 输出数据 已达稳定经组合逻辑已 到达FF2 输入端破坏了本应保 持的数据（2）tt1tcdregtcdlogicholdsuD输入数据（2）应保持稳定至 t1F F2t因此要求 := tcd: 污染延时（contamination delay） = 最小延时（minimum delay）2004－12－1清华大学微电子所 《数字大规模集成电路》 周润德 第 8 章 (1) 第 16 页tcdreg + tcdlogic > thold写入（触发）静态 Latch 的方法：以时钟作为隔离信号, 它区分了“透明” （transparent ）和“不透明” （opaque）状态CLKCLKQ CLKD CLKDD弱反相器CLKMUX 实现弱反相器实现（强制写入）（控制门可仅用NMOS实现）2004－12－1清华大学微电子所 《数字大规模集成电路》 周润德第 8 章 (1) 第 17 页Latch 的具体实现基于Mux 的 Latch负（电平） latch (CLK= 0 时透明) 正（电平） latch (CLK= 1 时透明)1 D 0Q D0 1QCLKCLKQ = Clk ⋅ Q + Clk ⋅ In2004－12－1Q = Clk ⋅ Q + Clk ⋅ In第 8 章 (1) 第 18 页清华大学微电子所 《数字大规模集成电路》 周润德基于（传输门实现的） Mux 的 LatchCLKQ CLK DCLK（1）尺寸设计容易 （2）晶体管数目多（时钟负载因而功耗大）2004－12－1清华大学微电子所 《数字大规模集成电路》 周润德 第 8 章 (1) 第 19 页基于（传输管实现）Mux 的 Latch（仅NMOS 实现）CLK QM QM CLK CLKCLK仅NMOS 实现不重叠时钟 （Non-overlapping clocks）（1）仅NMOS 实现，电路简单，减少了时钟负载 （2）有电压阈值损失（影响噪声容限和性能，可能引起静态功耗）2004－12－1清华大学微电子所 《数字大规模集成电路》 周润德 第 8 章 (1) 第 20 页Q单元形式的Latch采用串联电压开关逻辑（CVSL）QNon-overlap时间过长，存储在动态节点上的电荷会泄漏掉（故称伪静态）低电压静态Latch双边沿触发寄存器RS Latch?动态Latch 和Register（1）比静态Latch和Register 简单（2）基于在寄生电容上存储电荷，由于漏电需要周期刷新（或经常更新数据）（3）不破坏的读信息：因此需要输入高阻抗的器件传输门构成的动态边沿触发寄存器（只需8 个晶体管，节省功耗和提高性能，甚至可只用NMOS 实现）动态节点。
时序逻辑电路
3 ． 异步减 法计 数器
（1）3位递减计数器的状态
（2）电路组成
二 、 十进制计数器
十进制递减计数器的状态
1．电路组成
异步十进制加法计数器
2．工作原理
（1）计数器输入0～9个计数脉冲时，工作过程与4位二进制异步加法计数器完 全相同，第9个计数脉冲后，Q3Q2Q1Q0状态为1001。 （2）第10个计数脉冲到来后，此时计数器状态恢复为0000，跳过了1010~1111 的6个状态，从而实现842lBCD码十进制递增计数的功能。
④ 最 高 位 触 发 器 FF 3 是 在 Q 0 、 Q 1 、 Q 2 同 时 为 1 时 触 发 翻 转 ， 即 FF 0 ～ FF 2 原均为 1 ，作加 l 计数时，产生进位使 FF 3 翻转为 l 。
（2）电路组成
4位二进制同步加法计数器逻辑图
工
程
应
用
计数不正常的故障检测 第一步，先查工作电源是否正常；第二步，检查触 发器的复位端是否被长置成复位状态；第三步，用示波器观测计数脉冲是否加到 了触发器的CP端；第四步，替换触发器，以确定集成电路是否损坏。
第二节 计数器
在数字系统中，能统计输入脉冲个数的电路称为计数器。
一 、二进 制计 数器 1 ． 异步二 进制 加法计 数器
每输入一个脉冲，就进行一次加 1 运算的计数器称为加法 计数器，也称为递增计数器。 4 个 JK 触发器构成的异步加 法计数器如下图所示。
图中 FF 0 为最低位触发器，其控制端 C l 接收输入脉冲，输 出信号 Q 0 作为触发器 FF 1 的 CP ， Q 1 作为触发器 FF 2 的 CP ， Q 2 作为 FF 3 的 CP 。各触发器的 J 、 K 端均悬空，相当于 J = K =1 ，处于计数状态。各触发器接收负跳变脉冲信号时 状态就翻转，它的时序图见下图。
时序逻辑电路的设计
时序逻辑电路的设计
时序逻辑电路是一种基于时钟信号的逻辑电路，它能够对输入信号进行存储和处理，并在时钟信号的控制下按照特定的时间序列输出结果。
其中，时钟信号用于同步不同的电路部件，确保它们在同一时刻执行相同的操作，从而保证电路的正确性和可靠性。
时序逻辑电路的设计通常包括以下几个步骤：
1. 确定电路功能：首先需要明确电路需要实现的功能，包括输入信号的类型和数量、输出信号的类型和数量，以及需要进行存储和处理的数据类型等。
2. 选择适当的电路模型：根据电路的功能需求，选择适当的电路模型，例如有限状态自动机、计数器、寄存器等。
3. 设计电路结构：根据选择的电路模型，设计电路的结构，包括逻辑门的连接方式、存储单元的类型和数量等。
4. 编写Verilog代码：使用Verilog语言编写电路的描述代码，包括输入、输出端口、内部信号、逻辑门的连接方式、存储单元的类型和数量等。
5. 仿真和验证：使用仿真工具对设计的电路进行验证，并进行必要的修正和调
整，确保电路的正确性和可靠性。
6. 实现和测试：将设计的电路实现到FPGA或ASIC芯片中，并进行测试和验证，以确保电路能够正确地执行其功能。
时序逻辑电路的设计需要具备一定的电路设计和Verilog编程技能，同时需要对时序逻辑电路的原理和特性有深入的理解。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第八章时序逻辑电路第一节寄存器一、单项选择题1.N个触发器可以构成能寄存位二进制数码的寄存器。
（）A.N-1B.NC.N+1D.2N2.存储8位二进制信息要个触发器。
A.2B.3C.4D.83.8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。
A.1B.2C.4D.84.有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（）A.1011-0110-1100-1000-0000B.1011-0101-0010-0001-0000C.1011-1100-1101-1110-1111D.1011-1010-1001-1000-01115.由三级触发器构成环形计数器的计数摸值为（ )A.8B.6C.3D.166.如图8-7所示电路的功能为（）A.并行输入寄存器B.移位寄存器C.计数器D.序列信号发生器7.由四位移位寄存器构成的顺序脉冲发生器可产生个顺序脉冲。
（）A.2B.4C.8D.168.现欲将一个数据串延时4个CP的时间，则最简单的办法采用（）A.4位并行寄存器B.4位移位寄存器C.4进制计数器D.4位加法器二、判断题1.时序电路中不含有记忆功能的器件。
（ )2.移位寄存器74LS194可串行输入并行输出，但不能串行输入串行输出。
（）3.时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。
（ )4.时序电路一定不要组合电路。
（）三、多项选择题1.寄存器按照功能不同可分为（）A.数据寄存器B.移位寄存器C.暂存器D.计数器2.数码寄存器的特点是（）A.存储时间短B.速度快C.可做高速缓冲器D.一旦停电后存储数码全部消失3.移位寄存器按移位方式可分为（）A.左移移位寄存器B.右移移位寄存器C.双向移位寄存器D.集成移位寄存器第二节计数器一、填空题1.触发器有个稳定状态，它可以记录位二进制码，存储8位二进制信息需要个触发器。
2.按进位体制的不同，计数器可分为计数器和计数器等；按计数过程中数字增减趋势的不同，计数器可分为计数器、计数器和计数器。
3.要构成五进制计数器，至少需要个触发器。
4.设集成十进制（默认为8421码）加法计数器的初态为Q3Q2Q1Q0=1001，则经过5个CP脉冲以后计数器的状态为 .5.在各种寄存器中，存放N位二进制数码需要个触发器。
二、单项选择题1.按各触发器的CP所决定的状态转换区分，计数器可分为计数器。
（）A.加法、减法和可逆B.同步和异步C.二、十和N进制D.以上均不正确2.将一个D触发器处于技术状态时，下列做法正确的是（）A.D端接固定高电平B.D端悬空C.D端与Q端相联D.D与Q非端相联3.输出不仅与当时的输入信号有关，而且还与电路原来的状态有关的逻辑电路属于（）A.组合逻辑电路B.时序逻辑电路C.加法电路D.显示电路4.欲表示十进制的十个数码，需要二进制数码的位数是（ )A.2B.3C.4D.55.某计数器的输出波形如图8-18所示，该计数器是进制计数器。
（）A.三B.四C.五D.六三、判断题1.计数器的模是指构成计数器的触发器的个数。
（）2.把一个五进制计数器与一个十进制计数器串联可得到十五进制计数器。
（）3.同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。
（）4.构成计数器的核心器件是具有记忆功能的触发器。
（）5.计数器除了能对输入脉冲进行计数，还能作为分频器用。
（）6.任何一个时序电路，可能没有输入变量，也可能没有组合电路，但一定包含存储电路。
（）7.计数器的异步清零或置数端在计数器正常时应置为无效状态。
（）8.左移寄存器的输入信号从高位到低位依次输入。
（ )9.移位寄存器每输入一个时钟脉冲，电路不一定只有一个触发器翻转。
（）10.在计数器电路中，同步置零与异步置零的区别在于置零信号有效时，同步置零还要等到时钟信号到达时才能将触发器置零，而异步置零不受时钟的控制。
（）四、综合分析题1.如图8-19所示的电路，设初态Q2Q1为00，试分析其为几进制计数器（画出状态转换图）。
2.电路图和波形图如图8-20所示，设触发器初始状态均为零，试画出在CP作用下Q1和Q2的波形（设各触发器初态Q=0）。
3.在图8-21所示的74LS161芯片上设计十一进制的计数器，设起始状态是0001，画出电路连接图和波形图。
4.74LS161是同步4位二进制加法计数器，其逻辑功能如表8-5所示，试分析如图8-22所示电路是几进制计数器，并画出其状态图。
第八章阶段性质量检测练习（A）一、单项选择题二、多项选择题三、判断题四、综合分析题一、单项选择题1.下列电路中能实现Q n+1=Q n的是（）2.将D触发器改造成T触发器，如图8-23所示电路的虚线框内应是（）A.或非门B.与非门C.异或门D.同或门3.触发器异步输入端的作用是（）A.清零B.置1C.接受时钟脉冲D.清零或置14.用n只触发器组成计数器，其最大计数模为（）Ａ．ｎＢ．２ｎＣ．ｎ２Ｄ．２ｎ５．一个五位的二进制加计数器，由00000状态开始，经过７５个时钟脉冲后，此计数器的状态为（）A. 01011 B.01100 C.01010 D.00111６．如图8-24所示为某计数器的时序图，由此可判定该计数器为（）A.十进制计数器B.九进制计数器C.四进制计数器D.八进制计数器7.当集成移位寄存器74LS194左移时，寄存器的数据应接在（）A. AB.ＤＣ．ＤSR D.D SL8.利用移位寄存器产生00001111，至少需要级触发器。
（）A.2B.4C.8D.169.构成计数器的基本单位是（）A.与非门B.或非门C.触发器D.放大器10.8421BCD码十进制计数器的状态为1000，若再输入6个计数脉冲，则计数器的新状态是（）A.0011B.0100C.1101D.1100二、多项选择题1.寄存器由组成。
（）A.门电路B.触发器C.二极管Ｄ．三极管２．移位寄存器能实现（）A.存放数据B.编码C.译码D.移位3.寄存器的功能有（）A.接受信息B.存放信息C.清除信息D.计数4.下列属于时序逻辑电路的是（）A.触发器B.寄存器C.计数器D.编码器5.触发器输入端的作用有（）A.清零B.置1C.接受时钟脉冲D.三者都有6.逻辑函数的表达方式有（）A.真值表B.函数表达式C.时序图D.卡诺图三、判断题1.时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系。
（）2.同步时序电路具有统一的时钟CP控制。
（）3.时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。
（）4.时序电路一定不是组合电路。
（）5.时序电路不含有记忆功能的器件。
（）6.数码寄存器必须清零后才能存储数码。
（）第八章阶段性质量检测练习（B）一、单项选择题1.四个触发器组成的环行计数器最多有个有效状态。
（）A.4B.6C.8D.162.一个十进制计数器至少需要个触发器。
（）A.3B.4C.5D.103.同步计数器和异步计数器比较，同步计数器的显著优点是（）A.工作速度快B.触发器利用率高C.电路简单D.不受时钟CP控制4.把一个五进制计数器与一个四进制计数器串联可得到进制计数器。
（）A.四B.五C.九D.二十5.五个D触发器构成环形计数器，其计数长度为（）A.5B.10C.25D.326.一位8421BCD码计数器至少需要个触发器。
A.3B.4C.5D.107.用二进制异步计数器从0做加法，计到十进制数178，则最少需要个触发器。
A.2B.6C.7D.88.寄存器在断电后，所存储的数码将（）A.消失B.保持C.可能消失也可能保持D.以上说法都不对9.如果一个寄存器的数码输入是“同入同出”，则该寄存器采用的是（）A.串入串出B.并入并出C.串入并出D.并入串出10.计数器在电路组成上的特点是（）A.有CP输入端，无数码输入端B.有CP输入端和数码输入端C.无CP输入端，有数码输入端D.无CP输入端和数码输入端二、多项选择题1.下列逻辑电路中，不是时序逻辑电路的是（）A.变量译码器B.加法器C.数码寄存器D.数据选择器2.下列逻辑电路不具有记忆功能的是（）A.译码器B.显示器C.加法器D.加法计数器3.下列电路中，属于时序逻辑电路的是（）A.计数器B.寄存器C.译码器D.触发器4.寄存器按照功能不同可分为（）A.数据寄存器B.移位寄存器C.暂存器D.计数器5.数码寄存器的特点是（ ) A.存储时间短B.速度快C.可作高速缓冲器D.一旦停电后存储数码全部消失6.移位寄存器按移位方式可分为（）A.左移移位寄存器B.右移移位寄存器C.双向移位寄存器D.集成寄存器三、判断题1.一个3位的二进制加法计数器，由000状态开始，经过17个输入脉冲后，此计数器的状态为001.（）2.即使电源关闭，移位寄存器中的内容也可以保持下去。
（）3.所有的触发器都能用来构成计数器和移位寄存器。
（）4.移位寄存器74LS194可串行输入并行输出，但不能串行输入串行输出。
（）5.二进制计数器既可实现计数也可用于分频。
（）6.同步计数器的计数速度比异步计数器快。
（）7.同步计数器与异步计数器的主要区别在于它们内部的触发器是否同时发生翻转。
（）8.由N个触发器构成的计数器，其最大的计数范围是N2.（）四、综合分析题1.试用JK触发器和门电路设计一个十三进制的计数器，并检查设计的电路能否自启动。
2.如图8-27所示的电路，设初态Q3Q2Q1Q0为 0000，试分析其为几进制计数器。
（画出状态转换图）。