实验一、组合逻辑电路仿真实验1
VerilogHDL实验报告
VerilogHDL实验报告实验一Modelsim仿真软件的使用一、实验目的（1）熟悉Modelsim 软件（2）掌握Modelsim 软件的编译、仿真方法（3）熟练运用Modelsim 软件进行HDL 程序设计开发二、实验内容1、实验要求用Verilog HDL 程序实现一个异或门，Modelism仿真，观察效果。
2、步骤1、建立工程2、添加文件到工程3、编译文件4、查看编译后的设计单元5、将信号加入波形窗口6、运行仿真3、方法moduleyihuo (a,b,c);inputa,b;output c;assign c=a^b;endmodule测试程序：module t_yihuo;reg a,b; wire c;initial begin a=0; forever #20 a=~a; end initial begin b=0; forever #30 b=~b; endyihuou1(a,b,c);endmodule二、实验结果波形图：三、分析和心得通过这次的实验，我基本熟悉Modelsim软件，掌握了Modelsim软件的编译、仿真方法。
同时在编写程序的过程中，加深了我对课上所讲的HDL的语法的认识。
实验二简单组合电路设计一、实验目的（1）掌握基于Modelsim的数字电路设计方法（2）熟练掌握HDL 程序的不同实现方法二、实验内容1、实验要求设计一个三人表决器（高电平表示通过），实验内容如下：（1）三个人，一个主裁判，两个副裁判；（2）规则：只要主裁判同意，输出结果为通过；否则，按少数服从多数原则决定是否通过。
使用 Verilog HDL 程序实现上述实验内容，并使用modelsim 仿真。
2、方法module test(a,b,c,s);inputa,b,c;output s;assign s=c|(b&a);endmodulemodulet_test;rega,b,c;wire s;initialbegina=0;forever#10 a=~a;endinitialbeginb=0;forever #20 b=~b;endinitialbeginc=0;forever#40 c=~c;endtest u1(a,b,c,s);endmodule三、实验结果四、分析和心得通过本次实验，我掌握基于Modelsim的简单数字电路设计方法，且尝试了用不同方法实现功能，三人表决器可以通过testbench测试程序实现，也可以利用always模块实现，可见程序的设计思想是很重要的。
《EDA技术及应用》实验指导书
实验一组合逻辑器件设计一、实验目的1、通过一个简单的3－8译码器的设计,掌握组合逻辑电路的设计方法。
2、掌握组合逻辑电路的静态测试方法。
3、初步了解QUARTUS II原理图输入设计的全过程。
二、实验主要仪器与设备1、输入：DIP拨码开关3位。
2、输出：LED灯。
3、主芯片：EP1K10TC100－3。
三、实验内容及原理三-八译码器即三输入，八输出。
输出与输入之间的对应关系如表1-1-1所示。
表1-1 三-八译码器真值表四、预习要求做实验前必须认真复习数字电路中组合逻辑电路设计的相关内容（编码器、译码器）。
五、实验步骤1、利用原理图设计输入法画图1-1-1。
2、选择芯片ACEX1K EP1K10TC100-3。
3、编译。
4、时序仿真。
5、管脚分配，并再次编译。
6、实验连线。
7、编程下载，观察实验结果。
图1-1 三-八译码器原理图六、实验连线用拨码开关的低三位代表译码器的输入（A，B，C），将之与EP1K10TC100-3的管脚相连；用LED灯来表示译码器的输出（D0～D7），将之与EP1K10TC100-3芯片的管脚相连。
拨动拨档开关，可以观察发光二极管与输入状态的对应关系同真值表中所描述的情况是一致的。
七、实验结果八、思考题在输入端加入使能端后应如何设计？附：用硬件描述语言完成译码器的设计：：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY T2 ISPORT(A: IN STD_LOGIC_VECTOR(2 DOWNTO 0);Y: OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END T2;ARCHITECTURE A OF T2 ISBEGINWITH A SELECTY <= "00000001" WHEN "000","00000010" WHEN "001","00000100" WHEN "010","00001000" WHEN "011","00010000" WHEN "100","00100000" WHEN "101","01000000" WHEN "110","10000000" WHEN OTHERS;END A;实验二组合电路设计一、实验目的1、掌握组合逻辑电路的设计方法。
数字逻辑电路实验报告
数字逻辑电路实验报告指导老师:班级:学号:姓名：时间：第一次试验一、实验名称：组合逻辑电路设计1二、试验目的：掌握组合逻辑电路的功能测试。
1、验证半加器和全加器的逻辑功能。
2、、学会二进制数的运算规律。
3、试验所用的器件和组件：三、74LS00 3片，型号二输入四“与非”门组件74LS20 1片，型号四输入二“与非”门组件74LS86 1片，型号二输入四“异或”门组件实验设计方案及逻辑图：四、/全减法器，如图所示：1、设计一位全加时做减法运时做加法运算，当M=1M决定的，当M=0 电路做加法还是做减法是由SCin分别为加数、被加数和低位来的进位，、B和算。
当作为全加法器时输入信号A分别为被减数，减数Cin、B和为和数，Co为向上的进位；当作为全减法时输入信号A 为向上位的借位。
S为差，Co和低位来的借位，1）输入/（输出观察表如下：（2）求逻辑函数的最简表达式函数S的卡诺图如下：函数Co的卡诺如下：化简后函数S的最简表达式为：Co的最简表达式为：2（3）逻辑电路图如下所示：、舍入与检测电路的设计：2F1码，用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421为奇偶检测输出信号。
当电路检测到输入的代码大于或F2为“四舍五入”输出信号，的个数为奇数时，电路。
当输入代码中含1F1=1;等于5是，电路的输出其他情况F1=0 F2=0。
该电路的框图如图所示：的输出F2=1，其他情况输出观察表如下：（输入/0 1 0 0 1 01 0 1 0 0 11 1 1 0 0 01 0 1 1 1 11 0 0 1 0 11 0 1 0 0 11 0 0 1 1 01 1 1 0 1 11 0 1 1 0 011111求逻辑函数的最简表达式（2）的卡诺如下：函数F1 F2函数的卡诺图如下：的最简表达式为：化简后函数F2 的最简表达式为：F1）逻辑电路图如下所示；（3课后思考题五、化简包含无关条件的逻辑函数时应注意什么？1、答：当采用最小项之和表达式描述一个包含无关条件的逻辑问题时，函数表达式中，并不影响函数的实际逻辑功能。
数字电路实验Multisim仿真完整版
数字电路实验M u l t i s i m仿真HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】实验一逻辑门电路一、与非门逻辑功能的测试74LS20（双四输入与非门）仿真结果二、门）三、与或非门逻辑功能的测试四、现路；一、分析半加器的逻辑功能二.74LS138接成四线-十六线译码器 00000001011110001111（2）用一片74LS153接成两位四选一数据选择器； （3）用一片74LS153一片74LS00和接成一位全加器（1）设计一个有A 、B 、C 三位代码输入的密码锁（假设密码是011），当输入密码正确时，锁被打开（Y 1=1），如果密码不符，电路发出报警信号（Y 2=1）。
以上四个小设计任做一个，多做不限。
还可以用门电路搭建实验三 触发器及触发器之间的转换1. D 触发器逻辑功能的测试(上升沿)2. JK 触发器功能测试（下降沿）Q=0Q=0略3. 思考题：（1）（2）（3）略实验四寄存器与计数器1.右移寄存器（74ls74 为上升沿有效）位异步二进制加法，减法计数器（74LS112 下降沿有效）也可以不加数码显示管3.设计性试验（1）74LS160设计7进制计数器（74LS160 是上升沿有效，且异步清零，同步置数）若采用异步清零：若采用同步置数：（2）74LS160设计7进制计数器略（3）24进制83进制注意：用74LS160与74LS197、74LS191是完全不一样的实验五 555定时器及其应用1.施密特触发器输入电压从零开始增加：输入电压从5V开始减小：2.单稳态触发器3.多谢振荡。
实验01逻辑代数基本概念基础EWB仿真实验15页
分配律
A(BC)=(AB)C，A+(B+C)=(A+B)+C。
重写规则
可以将复杂的逻辑表达式重写为更简单的形式，以便于分析和理解。
简化步骤
通过合并同类项、消除括号和化简复杂表达式等步骤，可以将复杂的 逻辑表达式简化为简单的形式。
03
EWB软件介绍
EWB软件概述
EWB（Electronic Workbench） 是一款功能强大的电子设计自 动化软件，主要用于模拟电路 和数字电路的设计与仿真。
实验背景
逻辑代数是数字电路设计的基础，广泛应用于计算 机、通信、控制等领域。
EWB（Electronic Workbench）是一款流行的电路仿 真软件，可用于模拟和分析电路行为。
本实验旨在通过EWB仿真实验，帮助学生更好地理 解和应用逻辑代数的基本概念。
实验内容概述
学习逻辑代数的基本概 念，如变量、函数、真 值表等。
对未来学习的展望
深入学习电路设计
在未来的学习中，我希望能够深 入学习电路设计，掌握更多的电
路分析和设计方法。
拓展知识领域
除了电路设计，我还希望了解更多 与电子工程相关的领域，如信号处 理、通信原理等，以拓宽知识面。
实践与应用结合
在深入学习和掌握理论知识的同时， 注重实践与应用，将所学知识应用 于实际项目中，提高自己的综合能 力。
实验知识
了解逻辑代数的基本概念，如逻辑变量、逻辑门、 逻辑表达式等。
实验环境
确保计算机处于良好状态，无病毒或恶意软件干扰 ，同时保持安静的实验环境，避免外界干扰。
实验操作流程
01
打开EWB软件
02
设计电路
03 连接元件
数字电路实验报告5. 组合逻辑电路的仿真
组合逻辑电路的仿真1.实验目的➢掌握全加器、译码器、数据选择器电路的特点及设计方法；➢学会应用全加器、译码器及数据选择器设计组合逻辑电路；➢掌握各种组合逻辑电路的仿真。
2.实验器材3.实验内容3.1全加器的EDA仿真a)在Multisim软件中，按照如图1.1所示电路，从TTL库中调74LS00D、74LS86N，从基本库中调VCC、GND、J1、J2、J3，从指示库中调X1、X2等元件，连线构成1位全加器仿真电路，图中J1、J2和J3依次控制两个输入的1位二进制数A、B及低位的二进制数相加向本位的进位C，指示灯X1、X2i分别表示本位输出F和向高位的进位C。
按照功能表分别拨动J1、J2和J3，o即改变输入状态，观察输出的状态变化。
图1.1 一位全加器仿真图b) 按照图1.2及1.3连线进行全加器74LS283及CD4008的功能仿真实验。
图1.2 74LS283功能仿真电路X1X2X3X4X5图1.3 CD4008功能仿真电路c) 利用四位全加器CD4008和四异或门CC4070设计四位无符号数二进制加/减法器，画出仿真图。
解： 分析：二进制加法器可以使用CD4008实现；二进制减法可以转换为补码运算，因为正数补码与原码相同，对负数先求补码，再进行加法运算，最后再对输出求补码，即可得到减法结果。
因为补码=反码+1，反码可以让输入与1异或，+1运算可以通过进位输入端实现。
因此，可以列出真值表如下X1X2X3X4X5上图中，淡黄色为加法运算，橙色为减法运算；绿色为加法结果，其中淡绿色部分与深绿色部分相同；蓝色为加法结果，其中淡蓝色部分与深蓝色部分相同。
因为输入与高电平异或得到负数的反码，与低电平异或得到正数的反码（与原码相同），因此，可以绘制下图所示电路图实现功能：3.2 译码器的EDA 仿真a) 变量译码器变量译码器（又称二进制译码器），用于表示输入变量的状态，如2-4线、3-8线和4-16线译码器。
组合逻辑电路仿真
组合逻辑电路仿真一、组合逻辑电路的分析本次仿真实验要求对两个问题进行仿真模拟：1、设计一个四人表决电路，在三人以上同意时灯亮，否则灯灭。
并要求采用与非门实现。
2、设计一个4位二进制码数据范围指示器，要求能够区分0≤X≤4、5≤X≤9、10≤X≤15三种情况，同样要求采用与非门实现。
下面先对两个问题进行逻辑化分析。
1、四人表决电路在本问题中，很容易就可以看出问题的核心在于“四个人的表决意见决定灯的亮与灭”。
所以该问题的输入变量是四个人的表决意见，输出变量为灯的亮灭。
以A、B、C、D分别表示四个人的意见为“同意”，以它们的非表示“不同意”。
而以F来表示灯处于“亮”的状态。
则“三人以上同意时灯亮，否则灯灭”可以很容易的用以下逻辑表达式来表示：为了将其简化，可以画出它的卡诺图如下：可见，这里面包含了四个两个1相邻的项，故有卡诺图可以的到F的最简与或式为:再对其去两次非并利用摩根定律就可以得到与非式如下：这就是第一个问题的逻辑转化。
2、4位二进制码数据范围指示器四位二进制码可以表示十进制下的0到15这十六个数，按照0≤X≤4、5≤X≤9、10≤X≤15分为三组分别用三个灯的亮灭来代表输入的二进制码属于其中的哪一组。
同上例，采用A、B、C、D取0或1依次表示这四位二进制码的从高到低位的取值（例如：A=0，B=1，C=0，D=0表示四位二进制码0100）。
则对于第一组来说，共有5个四位二进制码包含在其中，用卡诺图表示如下：化简即得：同理，也有5个数包含在第二组中，卡诺图如下：化简即得：第三组包含了6个数，卡诺图如下：化简即得：对以上三个式子都去两次非并利用摩根定律可得：这样就完成了第二个问题的逻辑转化。
二、组合逻辑图及模拟结果1、本问题的输出量只有一个，表达式也已经表示成了与非式，因此，其逻辑图可以很容易的通过Multisim软件模拟画出，如下：这里我用了4个开关来作为四个输入变量的控制量，即第n个开关“开”表示第n个人“同意”；用灯泡的亮灭来代表输出（题目中要求三人以上同意时灯亮）；则应有三个以上开关闭合时灯亮，否则灯灭。
Multisim仿真实验1 组合逻辑门电路测试组合逻辑电路的设计与测试
科技大学城市学院
数字电路与逻辑设计
专业：组员：学号：
实验一组合逻辑电路的设计与测试
一、实验目的
1、掌握组合逻辑电路的设计的设计与测试方法。
2、熟悉Multisim中逻辑转换仪的使用方法。
二、实验内容
设计要求：有A、B、C三台电动机，要求A工作B也必须工作，B工作C 也必须工作，否者就报警。
用组合逻辑电路实现。
三、操作
1、列出真值表，并编写在逻辑转换仪中“真值表”区域内，将其复制到下表中。
(注意标明逻辑状态)
2、写出其逻辑表达式和最简表达式：
3、由最简表达式分别得出用与非门连接的电路，用三个电平开关作为ABC 输入，输出接彩色指示灯，验证电路的逻辑功能。
将连接的电路图复制到下表中。
阶段性考核之一——组合逻辑电路设计实验
1．设计过程：
写出全加器的逻辑表达式
化成最简式形式
根据表达式设计电路图.
2．所用器件：
二输入异或门7486两个
二输入与门7408两个
二输入或门7432一个
数码管译码器7448一个用于驱动数码管
共阴极数码管一个用于显示结果
3．仿真实现过程:
按照电路图连接AB C三个开关控制输入0或1，当1个开关闭合时,数码管显示数字1；当2个开关闭合时,数码管显示2；当3个开关闭合时显示3。
7420双4输入与非门两个
数码管译码器7448一个用于驱动数码管
共阴极数码管一个用于显示结果
3．仿真实现过程:
S1，S2，S2分别控制ABC的输入信号，将ABC分别接在71LS138的ABC输入端上，输出端Y1Y2Y4Y7进行与非运算后得到S,输出端Y3Y5Y6Y7与非之后得到CO,当1个开关闭合时，数码管显示数字1；当2个开关闭合时，数码管显示2；当3个开关闭合时显示3。
6.总结本次实验的收获、体会以及建议,填入本实验报告的相应位置中。【收获、体会必须写！】
设计过程
一．用分立元件设计完成两个一位二进制数全加器
方案一:用2输入与非门实现
1．设计过程：
全加器真值表
Ai
Bi
Ci-1
Si
Ci
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
实验一组合逻辑电路的设计
实验一 组合逻辑电路的设计一、实验目的：1、 掌握组合逻辑电路的设计方法。
2、 掌握组合逻辑电路的静态测试方法。
3、 加深FPGA 设计的过程，并比较原理图输入和文本输入的优劣。
4、 理解“毛刺”产生的原因及如何消除其影响。
5、 理解组合逻辑电路的特点。
二、实验的硬件要求：1、 EDA/SOPC 实验箱。
2、 计算机。
三、实验原理1、组合逻辑电路的定义数字逻辑电路可分为两类：组合逻辑电路和时序逻辑电路。
组合逻辑电路中不包含记忆单元（触发器、锁存器等），主要由逻辑门电路构成，电路在任何时刻的输出只和当前时刻的输入有关，而与以前的输入无关。
时序电路则是指包含了记忆单元的逻辑电路，其输出不仅跟当前电路的输入有关，还和输入信号作用前电路的状态有关。
通常组合逻辑电路可以用图1.1所示结构来描述。
其中，X0、X1、…、Xn 为输入信号， L0、L1、…、Lm 为输出信号。
输入和输出之间的逻辑函数关系可用式1.1表示： 2、组合逻辑电路的设计方法组合逻辑电路的设计任务是根据给定的逻辑功能，求出可实现该逻辑功能的最合理组 合电路。
理解组合逻辑电路的设计概念应该分两个层次：（1）设计的电路在功能上是完整的，能够满足所有设计要求；（2）考虑到成本和设计复杂度，设计的电路应该是最简单的，设计最优化是设计人员必须努力达到的目标。
在设计组合逻辑电路时，首先需要对实际问题进行逻辑抽象，列出真值表，建立起逻辑模型；然后利用代数法或卡诺图法简化逻辑函数，找到最简或最合理的函数表达式；根据简化的逻辑函数画出逻辑图，并验证电路的功能完整性。
设计过程中还应该考虑到一些实际的工程问题，如被选门电路的驱动能力、扇出系数是否足够，信号传递延时是否合乎要求等。
组合电路的基本设计步骤可用图1.2来表示。
3、组合逻辑电路的特点及设计时的注意事项①组合逻辑电路的输出具有立即性，即输入发生变化时，输出立即变化。
（实际电路中图 1.1 组合逻辑电路框图L0=F0(X0,X1,²²²Xn)² ² ²Lm=F0(X0,X1,²²²Xn)（1.1）图 1.2 组合电路设计步骤示意图图还要考虑器件和导线产生的延时）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
西安工业大学电子技术仿真实验报告实验题目： 1. 组合逻辑电路仿真实验
班级：100401
姓名：
学号：100401127
实验日期：2011.10.21
实验成绩：
实验一、组合逻辑电路仿真实验
一. 实验目的：
1. 熟悉Multisim 软件
2．熟练掌握虚拟仪器逻辑转换仪的使用方法
3. 掌握用Multisim 软件进行编码器、译码器等的仿真实验
4. 熟练掌握在Multisim 软件中设计简单使用电路的方法 二．实验内容
1. 虚拟逻辑转换仪（Logic-conventer ）的使用
XLC1
A B
U2A 74LS10D U2B
74LS10D
U1A 74LS00D
U1B 74LS00D
U1C
74LS00D 1
2
3
46
5
87
（1）列真值表
A B C F
（2）最简逻辑函数表达式F=
（3）依据真值表和逻辑函数表达式分析该逻辑电路的逻辑功能
2.常用组合逻辑电路部件功能测试仿真实验 （1）编码器逻辑功能仿真实验
① 真值表
输入
输出 0 1 2 3 4 5 6 7 A2 A1 A0
V C C
5V
J1
Key = A J2
Key = B J3
Key = C J4
Key = D J5
Key = E J6
Key = F J7
Key = G J8
Key = H
VCC
U1
74LS148D
A09A17A26GS 14D313D41D52D212D111D010D74D63EI
5
EO
15
X1
2.5 V
X2 2.5 V
X3
2.5 V
1
2
3
4
56
78
9
10
11
② 分析验证集成8线-3线优先编码器的逻辑功能
（2）译码器逻辑功能仿真实验
A. 3-8译码器逻辑功能仿真
VCC
5V GND
J1
Key = A
J2
Key = B J3
Key = C J4
Key = D J5
Key = E J6
Key = F U1
74LS138D
Y015Y114Y213Y312Y411Y510Y69Y7
7
A 1
B 2
C 3G16~G2A 4~G2B
5
X1
2.5 V X2
2.5 V X3
2.5 V X4 2.5 V X5 2.5 V X6 2.5 V GND
1
2
354
6
7
8
9
10
1112
X7 2.5 V X8
2.5 V
13
14
VCC
① 真值表
输入 输出
G1 G2A+G2B C B A Y 0’ Y 1’ Y 2’ Y 3’ Y 4’ Y 5’ Y 6’ Y 7’ 0 X 1 X 1 0
X X X X X X 0 0 0
1 1 1 1 1 1 1 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
②分析验证集成3-8译码器的逻辑功能
B. 七段显示译码器逻辑功能仿真
GND
J1
Key = A
J2
Key = B
J3
Key = C
J4
Key = D
X1
2.5 V
X2
2.5 V
X3
2.5 V
X4
2.5 V
U1
7447N
A
7
B
1
C
2
D
6
OA13
OD10
OE9
OF15
OC11
OB12
OG14
~LT
3
~RBI
5
~BI/RBO
4
4
VCC
5V
GND
1
2
3
U2
A B C D E F G
CA
5
6
7
8
9
10
11 VCC
输入输出
D C B A OA OB OC OD O
E O
F O
G 数码显示的数字
00 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
3. 组合逻辑电路设计仿真实验
（1）设计一：设计一个燃油锅炉报警逻辑电路：燃油喷嘴处于开启状态时，如果锅炉水温或者烟道温度过高则发出报警信号。
①根据实际问题，进行逻辑抽象，确定输入变量和输出变量，并进行逻辑赋值。
②在逻辑转换仪上列真值表并求出最简表达式。
③利用逻辑转换仪求得逻辑电路图。
④验证逻辑是否正确。
VCC
5V
GND
J1
Key = A
J2
Key = B
J3
Key = C
VCC
GND
U1A
7408J
U2B
7408J
U3A
74S32D
2
1
3
4
5
X1
2.5 V
6
（2）设计二：利用74LS138设计一个路灯逻辑控制电路，要求在A,B,C不同地方都能独立控制路灯的亮
和灭。
V C C
5V
GND
J1
Key = A
J2
Key = B
J3
Key = C
U1
74LS138D
Y015
Y114
Y213
Y312
Y411
Y510
Y69
Y77
A
1
B
2
C
3
G1
6
~G2A
4
~G2B
5
U2A
74LS00D
U2B
74LS00D
U3A
74LS32D
X1
2.5 V
1
2
3
VCC GND
5
4
6
7
8
9
10。