锁相环PLL的电路原理以及基本构成
锁相环基本原理
锁相环基本原理
锁相环（Phase Locked Loop，PLL）是一种常用的电子电路，可以用来解决信号同步和频率合成等问题。
它的基本原理是通过比较两个信号的相位差，通过反馈调节使得相位差保持在一个稳定的值，从而达到信号同步的目的。
锁相环的基本组成部分包括相位检测器、低通滤波器、振荡器和分频器等。
其中，相位检测器是锁相环的核心部件，它的作用是将输入信号和反馈信号进行比较，得到相位差信号。
常用的相位检测器有边沿检测器、乘积检测器和采样保持器等。
在锁相环的工作过程中，输入信号经过相位检测器与反馈信号进行比较，产生相位差信号，经过低通滤波器进行滤波处理，然后输出给振荡器进行调节，从而使得振荡器的输出信号与输入信号达到同步。
如果输入信号的频率发生变化，相位差信号也会随之变化，这时锁相环会通过反馈调节振荡器的输出频率，使得相位差保持在一个稳定的值。
锁相环在实际应用中具有广泛的用途，如在通信系统中用于时钟恢复和信号重构，可以提高信号质量和传输距离；在计算机系统中用于时钟同步和频率合成，可以提高计算机的稳定性和性能；在音频系统中用于音频合成和去噪，可以提高音质和降低噪声等。
锁相环作为一种常用的电子电路，其基本原理是通过比较两个信号的相位差，通过反馈调节使得相位差保持在一个稳定的值，从而达到信号同步的目的。
它在实际应用中具有广泛的用途，可以提高系统的稳定性和性能，提高信号质量和传输距离，降低噪声等。
锁相环PLL（PhaseLockedLoop）
锁相环PLL（PhaseLockedLoop）锁相环PLL目前我见到的所有芯片中都含有PLL模块，而且一直不知道如何利用PLL对晶振进行倍频的，这次利用维基百科好好的学习了下PLL 的原理。
1. 时钟与振荡电路在芯片中，最重要的就是时钟，时钟就像是心脏的脉冲，如果心脏停止了跳动，那人也就死亡了，对于芯片也一样。
了解了时钟的重要性，那时钟是怎么来的呢？时钟可以看成周期性的0与1信号变化，而这种周期性的变化可以看成振荡。
因此，振荡电路成为了时钟的来源。
振荡电路的形成可以分两类：1. 石英晶体的压电效应：电导致晶片的机械变形，而晶片两侧施加机械压力又会产生电，形成振荡。
它的谐振频率与晶片的切割方式、几何形状、尺寸有关，可以做得精确，因此其振荡电路可以获得很高的频率稳定度。
2. 电容Capacity的充电放电：能够存储电能，而充放电的电流方向是反的，形成振荡。
可通过电压等控制振荡电路的频率。
2. PLL与倍频由上面可以知道，晶振由于其频率的稳定性，一般作为系统的外部时钟源。
但是晶振的频率虽然稳定，但是频率无法做到很高（成本与工艺限制），因此芯片中高频时钟就需要一种叫做压控振荡器（Voltage Controlled Oscillator）的东西生成了（顾名思义，VCO 就是根据电压来调整输出频率的不同）。
可压控振荡器也有问题，其频率不够稳定，而且变化时很难快速稳定频率。
哇偶，看到这种现象是不是很熟悉？嘿嘿，这就是标准开环系统所出现的问题，解决办法就是接入反馈，使开环系统变成闭环系统，并且加入稳定的基准信号，与反馈比较，以便生成正确的控制。
PLL倍频电路因此，为了将频率锁定在一个固定的期望值，锁相环PLL出现了！一个锁相环PLL电路通常由以下模块组成：·鉴相鉴频器PFD（Phase Frequency Detector）：对输入的基准信号（来自频率稳定的晶振）和反馈回路的信号进行频率的比较，输出一个代表两者差异的信号·低通滤波器LPF（Low-Pass Filter）：将PFD中生成的差异信号的高频成分滤除，保留直流部分·压控振荡器VCO（Voltage Controlled Oscillator）：根据输入电压，输出对应频率的周期信号。
锁相环PLL的电路原理以及基本构成
锁相环PLL的电路原理以及基本构成锁相环（phase locked loop），顾名思义，就是锁定相位的环路。
学过自动控制原理的人都知道，这是一种典型的反馈控制电路，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪，一般用于闭环跟踪电路。
是无线电发射中使频率较为稳定的一种方法，主要有VCO（压控振荡器）和PLL IC （锁相环集成电路），压控振荡器给出一个信号，一部分作为输出，另一部分通过分频与PLL IC所产生的本振信号作相位比较，为了保持频率不变，就要求相位差不发生改变，如果有相位差的变化，则PLL IC的电压输出端的电压发生变化，去控制VCO，直到相位差恢复，达到锁相的目的。
能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。
PLL（锁相环）电路原理在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。
无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。
但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。
如果采用PLL（锁相环）（相位锁栓回路，PhaseLockedLoop）技术，除了可以得到较广的振荡频率范围以外，其频率的稳定度也很高。
此一技术常使用于收音机，电视机的调谐电路上，以及CD唱盘上的电路。
PLL（锁相环）电路的基本构成PLL（锁相环）电路的概要图1所示的为PLL（锁相环）电路的基本方块图。
此所使用的基准信号为稳定度很高的晶体振荡电路信号。
此一电路的中心为相位此较器。
相位比较器可以将基准信号与VCO （V oltage Controlled Oscillator电压控制振荡器）的相位比较。
如果此两个信号之间有相位差存在时，便会产生相位误差信号输出。
（将VCO的振荡频率与基准频率比较，利用反馈电路的控制，使两者的频率为一致。
）。
锁相环PLL基本原理
正弦波鉴相器。
2）鉴相器线性化的数学模型
当i (t) o (t) 30o时，
sini (t) o (t) i (t) o (t)
第 23 页
因此可以把式 ud (t) K d sin 写(t成)
ud (t) Kd i (t) o (t) Kd(t)
是变容二极管的结电压；
γ 是结电容变化指数。
三、锁相环的基本原理
第 17 页
设输入信号ui(t)和本振信号(VCO输出信号）uo(t)分别是正弦和 余弦信号，它们在鉴相器内进行比较，鉴相器的输出是一个与两者
间的相位差成比例的电压ud(t)，一般把ud(t)称为误差电压。 环路低通滤波器滤除鉴相器中的高频分量，然后把输出电压ud(t)
产生控制信号的简单的AGC电路如图1-2所示。
第7页
图2-2 简单的AGC电路
第8页
工作原理: 图2-2是简单AGC电路, 这是一种常用的电路。 是中 频放大管，中频输出信号经检波后，除了得到音频信号外，还 有一个平均分量（直流） ，它的大小和中频输出载波幅度成正 比，经滤波器 ，把检波后的音频分量滤掉，使控制电压 不受音 频电压的影响，然后把此电压（AGC控制电压）加到 的基极， 对放大器进行增益控制。
鉴相器是相位比较装置，用来比较输入
信号ui(t)与压控振荡器输出信号uo(t) 的 相位，它的输出电压ud(t)是对应于这两 个信号相位差的函数。
锁相环的组成和原理及应用
锁相环的组成和原理及应用一.锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。
锁相环路是一种反馈控制电路，简称锁相环(PLL)。
锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。
锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
锁相环通常由鉴相器(PD)、环路滤波器(LF)和压控振荡器(VCO)三部分组成，锁相环组成的原理框图如图8-4-1所示。
锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD(t)电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC(t)，对振荡器输出信号的频率实施控制。
二.锁相环的工作原理锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。
鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：(8-4-1)(8-4-2)式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。
则模拟乘法器的输出电压uD为：用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uC(t)。
即uC(t)为：(8-4-3)式中的ωi为输入信号的瞬时振荡角频率，θi(t)和θO(t)分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：即(8-4-4)则，瞬时相位差θd为(8-4-5)对两边求微分，可得频差的关系式为(8-4-6)上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，uc(t)为恒定值。
锁相环的基本组成
锁相环的基本组成锁相环（Phase Locked Loop，简称PLL）是一种常用的电子电路，用于频率合成、时钟同步和相位锁定等应用。
它由相频比较器、低通滤波器、电压控制振荡器（Voltage Controlled Oscillator，简称VCO）和分频器等基本组成部分构成。
锁相环通过不断调整VCO的频率，使其与参考信号的频率保持同步，从而实现相位和频率的锁定。
相频比较器是锁相环的核心部分之一。
它将参考信号和VCO输出的信号进行比较，并产生一个误差信号，表示两者之间的相位差。
低通滤波器用于去除误差信号中的高频成分，得到平滑的控制电压。
这个电压被送入VCO，通过改变VCO的频率来减小相位差。
通过不断调整VCO的频率，使其与参考信号的频率保持同步，最终实现相位锁定。
VCO是另一个重要的组成部分。
它根据输入的控制电压来调整输出信号的频率。
当控制电压增加时，VCO的频率也随之增加，相位差减小。
反之，当控制电压减小时，VCO的频率降低，相位差增大。
通过这样的反馈机制，VCO能够自动调整频率，使其与参考信号保持同步。
除了相频比较器、低通滤波器和VCO，锁相环还常常包含一个分频器。
分频器将VCO输出的信号进行分频，得到一个与参考信号频率相同或相倍的信号。
这个信号被送回相频比较器，与参考信号进行比较，从而实现闭环控制。
分频器的选择取决于具体应用的需求。
锁相环广泛应用于各种领域。
在通信系统中，锁相环用于时钟恢复、频率合成和时钟同步等关键任务。
在数字信号处理中，锁相环被用来实现数字时钟的生成和同步。
在模拟电路中，锁相环可以用来生成高稳定度的本地振荡信号，用于时序控制和频率合成。
锁相环的性能受到多个因素的影响。
首先是相频比较器的性能，它决定了锁相环的相位检测精度。
其次是低通滤波器的带宽，它决定了锁相环的跟踪速度和抑制高频噪声的能力。
此外，VCO的线性度和频率范围也会对锁相环的性能产生影响。
因此，在设计锁相环时，需要根据具体应用的要求，选择合适的元器件，并进行系统级的优化。
锁相环实验报告
锁相环实验报告锁相环实验报告一、实验目的本次实验的目的是了解锁相环（PLL）的原理和应用，掌握PLL电路的设计和调试方法，以及了解PLL在通信系统中的应用。
二、实验原理1. PLL原理锁相环是一种基于反馈控制的电路，由比例积分环节、相位检测器、低通滤波器和振荡器等组成。
其基本原理是将输入信号与参考信号进行比较，并通过反馈调整振荡频率，使得输入信号与参考信号同步。
2. PLL应用PLL广泛应用于通信系统中，如频率合成器、时钟恢复器、数字调制解调器等。
三、实验设备和材料1. 实验仪器：示波器、函数发生器等。
2. 实验元件：电阻、电容等。
四、实验步骤1. 搭建PLL电路并连接到示波器上。
2. 调节函数发生器输出正弦波作为参考信号，并将其输入到PLL电路中。
同时，在函数发生器上设置另一个正弦波作为输入信号，并将其连接到PLL电路中。
3. 调节PLL参数，包括比例积分系数和低通滤波器截止频率等，使得输入信号与参考信号同步。
4. 观察示波器上的输出波形，记录下PLL参数的取值。
五、实验结果与分析1. 实验结果通过调节PLL参数，成功实现了输入信号与参考信号的同步，并在示波器上观察到了稳定的输出波形。
记录下了PLL参数的取值，如比例积分系数和低通滤波器截止频率等。
2. 实验分析通过本次实验，我们深入了解了锁相环的原理和应用，并掌握了PLL电路的设计和调试方法。
同时，我们也了解到PLL在通信系统中的重要作用，如时钟恢复、数字调制解调等。
六、实验结论本次实验成功地实现了输入信号与参考信号的同步，并掌握了PLL电路的设计和调试方法。
同时也加深对于PLL在通信系统中应用的认识。
七、实验注意事项1. 在搭建电路时应注意接线正确性。
2. 在调节PLL参数时应注意逐步调整，避免过度调整导致系统失控。
3. 在观察示波器输出波形时应注意放大倍数和时间基准设置。
锁相环PLL的组成和工作原理
锁相环的组成和工作原理#11．锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。
锁相环路是一种反馈控制电路，简称锁相环（PLL）。
锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。
锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。
锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。
2．锁相环的工作原理锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。
鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：（8-4-1）（8-4-2）式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。
则模拟乘法器的输出电压uD为：用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uC（t）。
即uC（t）为：（8-4-3）式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：即（8-4-4）则，瞬时相位差θd为（8-4-5）对两边求微分，可得频差的关系式为（8-4-6）上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，uc（t）为恒定值。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
锁相环PLL的电路原理以及基本构成
锁相环（phase locked loop），顾名思义，就是锁定相位的环路。
学过自动控制原理的人都知道，这是一种典型的反馈控制电路，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪，一般用于闭环跟踪电路。
是无线电发射中使频率较为稳定的一种方法，主要有VCO（压控振荡器）和PLL IC （锁相环集成电路），压控振荡器给出一个信号，一部分作为输出，另一部分通过分频与PLL IC所产生的本振信号作相位比较，为了保持频率不变，就要求相位差不发生改变，如果有相位差的变化，则PLL IC的电压输出端的电压发生变化，去控制VCO，直到相位差恢复，达到锁相的目的。
能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。
PLL（锁相环）电路原理
在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。
无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电
路比较。
但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。
如果采用PLL（锁相环）（相位锁栓回路，PhaseLockedLoop）技术，除了可以得到较广的振荡频率范围以外，其频率的稳定度也很高。
此一技术常使用于收音机，电视机的调谐电路上，以及CD唱盘上的电路。