模拟锁相环实验报告
锁相环实验报告
锁相环实验报告引言在电子、通信和控制系统中，锁相环（Phase-Locked Loop，PLL）是一种广泛应用的反馈控制系统，用于提供稳定的频率和相位锁定。
本实验旨在探究锁相环的原理、结构和性能，并通过实际实验验证其工作原理。
锁相环原理锁相环是一种负反馈控制系统，通常由相频控振荡器（VCO）、相锁环比较器、波形整形电路和滤波器组成。
其基本原理是：通过不断调节VCO的频率，使其输出信号与参考信号的相位差保持在一个稳定的工作范围内。
实验目的1.了解锁相环的基本原理和结构；2.学习锁相环在频率和相位锁定中的应用；3.通过实际实验验证锁相环的工作原理。
实验器材1.锁相环实验台；2.函数信号发生器；3.示波器；4.电压表；5.连接线等。
实验步骤搭建实验平台1.将锁相环实验台与函数信号发生器、示波器和电压表连接；2.正确接入电源，打开锁相环实验台的电源开关； 3.确认各仪器仪表的正常工作。
设置参考信号1.使用函数信号发生器产生一个正弦波信号作为参考信号；2.设置参考信号的频率和幅度。
调节锁相环参数1.调节锁相环的增益参数，观察VCO输出信号的变化；2.尝试不同的锁相环参数组合，观察系统的稳定性和响应性。
改变输入信号1.改变函数信号发生器输出信号的频率；2.观察锁相环的相位锁定和频率锁定过程。
测量锁相环性能1.使用示波器观察锁相环输入信号、输出信号和参考信号的波形；2.使用电压表测量VCO输出信号的频率。
实验结果与分析通过实验我们可以观察到锁相环的工作原理和性能。
在不同的锁相环参数设置下，VCO输出信号的频率和相位与参考信号的变化情况不同。
根据实验数据，我们可以分析锁相环的稳定性、响应速度和抗干扰能力等性能。
结论锁相环是一种广泛应用于电子、通信和控制系统中的反馈控制系统。
通过本实验，我们深入了解了锁相环的原理和结构，并通过实际实验验证了其工作原理。
锁相环具有稳定的频率和相位锁定能力，可以在信号处理和调节控制中起到重要作用。
实验报告一 模拟锁相环模块
模拟锁相环模块信息工程学院08级电子班安艳芳0839107一、实验目的1、熟悉模拟锁相环的基本工作原理2、掌握模拟字锁相环的基本参数及设计二、实验仪器JH5001通信原理综合实验系统（一台）、20MHz双踪示波器（一台）、函数信号发生器（一台）三、实验原理和电路说明锁相的重要性：在电信网中，同步是一个十分重要的概念。
其最终目的使本地终端时钟源锁定在另一个参考时钟源上。
同步的技术基础是锁相，因而锁相技术是通信中最重要的技术之一在系统工作中模拟锁相环将接收端的256KHz时钟锁在发端的256KHz的时钟上，来获得系统的同步时钟，如HDB3接收的同步时钟及后续电路同步时钟。
该模块主要由模拟锁相环UP01（MC4046）、数字分频器UP02（74LS161）、D触发器UP04（74LS74）、环路滤波器和由运放UP03（TEL2702）及阻容器件构成的输入带通滤波器（中心频率：256KHz）组成。
因来自发端信道的HDB3码为归零码，归零码中含有256KHz时钟分量，经UP03B构成中心频率为256KHz 有源带通滤波器后，滤出256KHz时钟信号，该信号再通过UP03A放大，然后经UP04A和UP04B两个除二分频器（共四分频）变为64KHz信号，进入UP01鉴相输入A脚；VCO输出的512KHz输出信号经UP02进行八分频变为64KHz信号，送入UP01的鉴相输入B脚。
经UP01内部鉴相器鉴相之后的误差控制信号经环路滤波器滤波送入UP01的压控振荡器输入端；WP01可以改变模拟锁相环的环路参数。
正常时，VCO 锁定在外来的256KHz频率上。
模拟锁相环模块各跳线开关功能如下：1、跳线开关KP01用于选择UP01的鉴相输出。
当KP01设置于1_2时（左端），环路锁定时TPP03、TPP05输出信号将存在一定相差；当KP01设置于2_3时（右端），选择三态门鉴相输出，环路锁定时TPP03、TPP05输出信号将不存在相差。
模拟锁相环实验报告
模拟锁相环实验报告锁相环（PLL）是一种常见的控制系统，它可以将输入信号的频率和相位与参考信号匹配，从而实现精确的信号同步和频率锁定。
本次实验旨在通过模拟锁相环的实验，了解PLL的基本原理和实现方式，并探究其在频率合成和时钟恢复等应用中的优势和局限性。
一、实验原理1.1 PLL的基本原理PLL由相频比较器、环形控制器、振荡器和分频器等组成。
其基本原理如下：（1）将参考信号和输出信号输入相频比较器，得到误差信号；（2）将误差信号输入环形控制器，控制其输出的控制电压；（3）将控制电压输入振荡器，控制其输出的频率和相位；（4）将振荡器的输出信号通过分频器分频后反馈给相频比较器，形成闭环控制。
通过不断比较和修正，PLL可以使输出信号的频率和相位与参考信号匹配，从而实现锁定。
1.2 实验器材本次实验采用的器材如下：信号发生器、示波器、多路开关、振荡器、计数器等。
1.3 实验步骤（1）将信号发生器产生的正弦波信号作为参考信号，通过示波器观测其频率和相位；（2）将信号发生器产生的方波信号作为输入信号，通过多路开关控制输入信号的频率和幅值；（3）将输入信号和参考信号输入相频比较器，得到误差信号；（4）将误差信号输入环形控制器，控制其输出的控制电压；（5）将控制电压输入振荡器，控制其输出的频率和相位；（6）将振荡器的输出信号通过分频器分频后反馈给相频比较器，形成闭环控制；（7）通过计数器观测输出信号的频率和相位，调整环形控制器的参数，使输出信号与参考信号匹配。
二、实验结果在实验过程中，我们先设置参考信号的频率为1KHz，通过示波器观测其频率和相位，然后将信号发生器产生的方波信号作为输入信号，进行频率和幅值的调节，使其与参考信号匹配。
在调节的过程中，我们观测到输出信号的频率和相位逐渐趋近于参考信号的频率和相位，最终实现了同步锁定。
然后，我们进一步测试了PLL在频率合成和时钟恢复等应用中的性能。
我们将输入信号的频率和幅值进行变化，观测输出信号的变化情况。
模拟锁相环实验报告
模拟锁相环实验报告实验一模拟锁相环模块一、实验原理和电路说明模拟锁相环模块在通信原理综合实验系统中可作为一个独立的模块进行测试。
在系统工作中模拟锁相环将接收端的256KHz 时钟锁在发端的256KHz 的时钟上，来获得系统的同步时钟，如HDB3接收的同步时钟及后续电路同步时钟。
f 0=256K H z 64K H z U P 04U P 03B U P 02U P 01512K H z 分频器÷4分频器÷8H D B 3环路滤波器放大器图 2.1.1 模拟锁相环组成框图T P P 02T E S T 跳线器K P 02V C O T P P 03T P P 06T P P 04T P P 05256K b itp sT P P 07带通滤波器T P P 01U P 03A 64K H z 该模块主要由模拟锁相环UP01（MC4046）、数字分频器UP02（74LS161）、D 触发器UP04（74LS74）、环路滤波器和由运放UP03（TEL2702）及阻容器件构成的输入带通滤波器（中心频率：256KHz ）组成。
在UP01内部有一个振荡器与一个高速鉴相器组成。
该模拟锁相环模块的框图见图2.1.1。
因来自发端信道的HDB3码为归零码，归零码中含有256KHz 时钟分量，经UP03B 构成中心频率为256KHz 有源带通滤波器后，滤出256KHz 时钟信号，该信号再通过UP03A 放大，然后经UP04A 和UP04B 两个除二分频器（共四分频）变为64KHz 信号，进入UP01鉴相输入A 脚；VCO 输出的512KHz 输出信号经UP02进行八分频变为64KHz 信号，送入UP01的鉴相输入B 脚。
经UP01内部鉴相器鉴相之后的误差控制信号经环路滤波器滤波送入UP01的压控振荡器输入端；WP01可以改变模拟锁相环的环路参数。
正常时，VCO 锁定在外来的256KHz 频率上。
模拟锁相环模块各跳线开关功能如下：1、跳线开关KP01用于选择UP01的鉴相输出。
实验五锁相环测试及应用实验报告
：锁相环测试及应用实验试验目的：1．了解锁相环的组成、基本原理及性能特点。
2．掌握集成锁相环4046芯片的使用方法。
3．掌握锁相环路及各部件性能（鉴相特性、压控特性、同步带和捕捉带）的测试方法。
4．掌握锁相调频、锁相鉴频电路的构成、基本原理及参数测试测试方法。
5．掌握简单锁相频率合成器的基本原理及性能指标的测试方法实验设备：1．调幅与调频发射模块。
2．直流稳压电压GPD-3303D3．F20A 型数字合成函数发生器/计数器 4．DSO-X 2014A 数字存储示波器实验原理：1. 锁相环的组成及基本原理锁相环路（PLL ）亦称自动相位控制（APC ）电路，它是一种利用相位误差消除频率误差的反馈控制系统。
如图1所示，由鉴相器（相位比较器）、环路滤波器（低通滤波器）和压控振荡器三个基本部件组成。
若o i f f ≠，瞬时相位差ϕ∆将随时间而变化；若i of f ϕ∆=保持固定值。
锁相环就是利用两个信号之间相位差的变化，控制压控振荡器的输出信号频率，最终使两个信号相位差保持为常数，达到频率相等。
锁相环的工作过程：如图1所示，若o i f f ≠，必将引起ϕ∆的变化，鉴相器输出正比于ϕ∆的误差电压()d u t 。
经环路滤波器滤除()d u t 中的高频分量和噪声，产生缓慢变动的直流电压()c u t 。
VCO 受控于()c u t ，使得振荡频率o f 与输入参考频率i f 的频差逐渐减小，直到o i f f =，电路达到稳定平衡状态，即锁定状态。
此时，ϕ∆保持一个不变的稳态相差ϕ∞，以维持电路的平衡状态。
需要指出，环路能达到锁定状态，是在o f 与i f 相差不大的范围内。
2. 几个重要概念 ⑴ 失锁与锁定开始工作时， o i f f ≠，ϕ∆不固定，环路处于不稳定状态，称为失锁。
当o i f f =时，ϕ∆保持常数，电路进入稳定状态，称为锁定。
⑵ 跟踪过程与捕捉过程在环路锁定状态下，如果输入信号频率i f 发生变化，环路通过自身的调节作用，使输出信号频率o f 以同样的规律跟随着变化，并且始终保持o i f f =，这个过程称为跟踪过程或同步过程。
实验四锁相环应用电路实验
实验三锁相环应用电路实验一、实验目的1.掌握锁相环的组成及基本工作原理；2.了解锁相环应用电路的设计方法。
二、实验原理1．锁相环的仿真模型首先在Multisim 软件中构造锁相环的仿真模型(图1) 。
基本的锁相环由鉴相器( PD) 、环路滤波器(L P) 和压控振荡器(VCO) 三个部分组成。
图1中,鉴相器由模拟乘法器A1 实现,压控振荡器为V 3 ,环路滤波器由R1 、C1 构成。
环路滤波器的输出通过R2 、R3 串联分压后加到压控振荡器的输入端, 直流电源V2 用来调整压控振荡器的中心频率。
仿真模型中,增加R2 、R3 及V2 的目的就是为了便于调整压控振荡器的中心频率。
图1 锁相环的仿真模型2.锁相环调频的仿真电路直接调频电路的振荡器中心频率稳定度较低,而采用晶体振荡器的调频电路,其调频范围又太窄。
采用锁相环的调频器可以解决这个矛盾。
其结构原理如图2 所示。
图2 锁相环调频电路的原理框图实现锁相调频的条件是调制信号的频谱要处于低通滤波器通带之外,也就是说,锁相环路只对慢变化的频率偏移有响应,使压控振荡器的中心频率锁定在稳定度很高的晶振频率上。
而随着输入调制信号的变化,振荡频率可以发生很大偏移。
图3 锁相环调频的仿真电路根据图2 建立的仿真电路如图3 所示。
图中,设置压控振荡器V 1 在控制电压为0 时,输出频率为0 ;控制电压为5V 时,输出频率50kHz 。
这样,实际上就选定了压控振荡器的中心频率为25kHz ,为此设定直流电压V 3 为2.5V 。
调制电压V 4 通过电阻R5 接到VCO 的输入端, R5 实际上是作为调制信号源V 4 的内阻,这样可以保证加到VCO 输入端的电压是低通滤波器的输出电压和调制电压之和,从而满足了原理图的要求。
本电路中,相加功能也可以通过一个加法器来完成,但电路要变得相对复杂一些。
VCO 输出波形和输入调制电压V 4 的关系如图4 所示。
由图可见,输出信号频率随着输入信号的变化而变化,从而实现了调频功能。
滤波法及数字锁相环法位同步提取实验-模拟锁相环实验-载波同步帧同步实验
实验十九滤波法及数字锁相环法位同步提取实验实验项目三数字锁相环法位同步观测（1）观测“数字锁相环输入”和“输入跳变指示”，观测当“数字锁相环输入”没有跳变和有跳变时“输入跳变指示”的波形。
（2）观测“数字锁相环输入”和“鉴相输出”。
观测相位超前滞后的情况从图中可以观察出，若前一位数据有跳变，则判断有效，“输入跳变指示”输出表示1；否则，输出0表示判断无效。
数字锁相环的超前—滞后鉴相器需要排除位流数据输入连续几位码值保持不变的不利影响。
在有效的相位比较结果中仅给出相位超前或相位滞后两种相位误差极性，而相位误差的绝对大小固定不变。
经观察比较，“鉴相输出”比“数字锁相环输入”超前两个码元。
（3）观测“插入指示”和“扣除指示”。
思考题：分析波形有何特点，为什么会出现这种情况。
因为可变分频器的输出信号频率与实验所需频率接近，将其和从信号中提取的相位参考信号同时送入相位比较器，比较的结果若是载波频率高了，就通过补抹门抹掉一个输入分频器的脉冲，相当于本地振荡频率降低；相反，若示出本地频率低了时就在分频器输入端的两个输入脉冲间插入一个脉冲，相当于本地振荡频率上升，从而了达到同步的目的。
思考题：BS2恢复的时钟是否有抖动的情况，为什么？试分析BS2抖动的区间有多大？如何减小这个抖动的区间？有抖动的存在，是因为可变分频器的存在使得下一个时钟沿的到来时间不确定，从而引入了相位抖动。
而这种引入的误差是无法消除的。
减小相位抖动的方法就是将分频器的分频数提高。
实验二十模拟锁相环实验实验项目一VCO自由振荡观测（1）示波器CH1接TH8，CH2接TH4输出，对比观测输入及输出波形。
对比波形可以发现TH8与TH4信号输入与输出错位半个周期实验项目二同步带测量（1）示波器CH1接13号模块TH8模拟锁相环输入，CH2接TH4输出BS1，观察TH4输出处于锁定状态。
将正弦波频率调小直到输出波形失锁，此时的频率大小f1为400Hz ；将频率调大，直到TH4输出处于失锁状态，记下此时频率f2为9.25kHz 。
锁相环实验
模拟锁相环实验一、实验目的1、 了解用锁相环构成的调频波解调原理。
2、 学习用集成锁相环构成的锁相解调电路。
二、实验内容1、 掌握锁相环锁相原理2、 掌握同步带和捕捉带的测量三、 实验仪器1、 信号源 1块2、 频率计 1块3、 5 号板 1块4、 双踪示波器 1台四、锁相环的构成及工作原理1、 锁相环路的基本组成锁相环由三部分组成，如图1所示，它由相位比较器PD 、低通滤波器LF 、压控振荡器VCO 三个部分组成一个闭合环路，输入信号为i υ(t)，输出信号为o υ(t)，反送至输入端。
下面逐一说明基本部件的作用。
图1 锁相环组成框图(1) 压控振荡器（VCO ）VCO 是本控制系统的控制对象，被控参数通常是其振荡频率，控制信号为加在VCO 上的电压，故称为压控振荡器，也就是一个电压－频率变换器，实际上还有一种电流－频率变换器，但习惯上仍称为压控振荡器。
(2) 鉴相器（PD ）PD 是一个相位比较装置，用来检测输出信号o υ(t)与输入信号i υ(t)之间的相位差e ϕ(t)，并把e ϕ(t)转化为电压()d t υ输出，()d t υ称为误差电压，通常()d t υ作为一直流分量或一低频交流量。
(3) 环路滤波器（LF ）LF 作为一低通滤波电路，其作用是滤除因PD 的非线性而在()d t υ中产生的无用的组合频率分量及干扰，产生一个只反映e ϕ(t)大小的控制信号()c t υ。
按照反馈控制原理，如果由于某种原因使VCO 的频率发生变化使得与输入频率不相等，这必将使o υ(t)与i υ(t)的相位差e ϕ(t)发生变化，该相位差经过PD 转换成误差电压()d t υ，此误差电压经LF 滤波后得到()c t υ，由()c t υ去改变VCO 的振荡频率使其趋近于输入信号的频率，最后达到相等。
环路达到最后的这种状态就称为锁定状态，当然由于控制信号正比于相位差，即()()d e t t υϕ∝因此在锁定状态，e ϕ(t)不可能为零，换言之在锁定状态o υ (t)与i υ(t)仍存在相位差。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验一 模拟锁相环模块一、实验原理和电路说明模拟锁相环模块在通信原理综合实验系统中可作为一个独立的模块进行测试。
在系统工作中模拟锁相环将接收端的256KHz 时钟锁在发端的256KHz 的时钟上，来获得系统的同步时钟，如HDB3接收的同步时钟及后续电路同步时钟。
f 0=256K H z 64K H z U P 04U P 03B U P 02U P 01512K H z 分频器÷4分频器÷8H D B 3环路滤波器放大器图 2.1.1 模拟锁相环组成框图T P P 02T E S T 跳线器K P 02V C O T P P 03T P P 06T P P 04T P P 05256K b itp sT P P 07带通滤波器T P P 01U P 03A 64K H z 该模块主要由模拟锁相环UP01（MC4046）、数字分频器UP02（74LS161）、D 触发器UP04（74LS74）、环路滤波器和由运放UP03（TEL2702）及阻容器件构成的输入带通滤波器（中心频率：256KHz ）组成。
在UP01内部有一个振荡器与一个高速鉴相器组成。
该模拟锁相环模块的框图见图2.1.1。
因来自发端信道的HDB3码为归零码，归零码中含有256KHz 时钟分量，经UP03B 构成中心频率为256KHz 有源带通滤波器后，滤出256KHz 时钟信号，该信号再通过UP03A 放大，然后经UP04A 和UP04B 两个除二分频器（共四分频）变为64KHz 信号，进入UP01鉴相输入A 脚；VCO 输出的512KHz 输出信号经UP02进行八分频变为64KHz 信号，送入UP01的鉴相输入B 脚。
经UP01内部鉴相器鉴相之后的误差控制信号经环路滤波器滤波送入UP01的压控振荡器输入端；WP01可以改变模拟锁相环的环路参数。
正常时，VCO 锁定在外来的256KHz 频率上。
模拟锁相环模块各跳线开关功能如下：1、跳线开关KP01用于选择UP01的鉴相输出。
当KP01设置于1_2时（左端），选择异或门鉴相输出，环路锁定时TPP03、TPP05输出信号将存在一定相差；当KP01设置于2_3时（右端），选择三态门鉴相输出，环路锁定时TPP03、TPP05输出信号将不存在相差，详情请参见4046器件性能资料。
调整电位器WP01可以改变模拟锁相环的环路参数。
2、跳线开关KP021是用于选择输入锁相信号：当KP021置于1_2时（HDB3：左端），输入信号来自HDB3编码模块的HDB3码信号；当KP021置于2_3时（TEST：右端）选择外部的测试信号（J007输入），此信号用于测量该模拟锁相环模块的性能。
在该模块中，各测试点的定义如下：1、TPP01：256KHz带通滤波器输出2、TPP02：隔离放大器输出3、TPP03：鉴相器A输入信号（64KHz）4、TPP04：VCO输出信号（512KHz）5、TPP05：鉴相器B输入信号（64KHz）6、TPP06：环路滤波器输出7、TPP07：锁定指示检测（锁定时为高电平）二、实验仪器1、J H5001通信原理综合实验系统一台2、20MHz双踪示波器一台3、函数信号发生器一台三、实验目的1、熟悉模拟锁相环的基本工作原理2、掌握模拟字锁相环的基本参数及设计四、实验内容准备工作：将输入信号选择开关KP02设置在TEST位置，鉴相输出开关KP01设置在2_3位置（右端）。
1.VCO自由振荡频率测量（1）将测试信号输入端口J007接地，把函数信号发生器方式设置为记数（频率计功能），闸门时间放在100ms或1s，测量TPP04监测点的VCO输出振荡频率f0。
记录闸门每次闪动的频率读数（其读数不太稳定）。
（2）求出VCO在频率512KHz时的短期频率稳定度（△f/ f0）。
2.锁定状态观测（1）用函数信号发生器从测试信号输入端口J007送入一个256 KHz的TTL方波信号。
用示波器同时测量鉴相器输入A、B脚的波形TPP03、TPP05的相位关系。
环路锁定该两信号将不存在相差。
观察示波器可知，两信号不存在相位差。
（2）将鉴相输出开关KP01设置在1_2位置（左端），重复上述测量步骤。
环路锁定该两信号将存在相差。
观察示波器可知，两信号存在相位差。
3.锁定频率测量和分频比计算将函数信号发生器设置在记数状态（频率计）。
参见图2.1.1模拟锁相环模块的框图，测量各频率。
记录测量结果，计算分频比。
4.环路锁定过程观测用函数信号发生器从测试信号输入端口J007送入一个256KHz的TTL方波信号。
用示波器同时观测TPP03、TPP05的相位关系，测量时用TPP03同步；反复断开和接入测试信号，让锁相环进行重新锁定状态。
此时，观察它们的变化过程（锁相过程）。
此步骤我们注意观察了示波器的波形变化，图像没记录。
5.锁定检测信号观测将跳线器KP01设置在2_3位置（由端），用函数信号发生器产生一个256KHz的TTL 信号送入数字数字信号测试端口J007，用示波器观测锁定检测点TPP07点的波形。
调整函数信号发生器输出频率使环路失锁和锁定，记录TPP07点的波形变化。
a.当输入信号为256KHz的TTL信号时，TPP07的波形如下：b.当输入TTL信号的频率逐步变大时，TPP07的波形如下：c..当输入TTL信号的频率逐步变大时，TPP07的波形如下：6.同步带测量：（备注：蓝色图形为J007的波形，红色为TPP04的波形）（1）用函数信号发生器产生一个256KHz的TTL信号送入数字信号测试端口J007。
用示波器同时测量J007、TPP04的相位关系，测量时用J007同步；正常时环路锁定，该两信号应为同步。
（2）缓慢增加函数信号发生器输出频率，直至J007、TPP04两点波形失步，记录下失步前的频率。
在调节函数信号发生器输出频率过程中得失步前的频率为：f=343.1Hz。
（3）调整函数信号发生器频率为256KHz，使环路锁定。
缓慢降低函数信号发生器输出频率，直至J007、TPP04两点波形失步，记录下失步前的频率。
在调节函数信号发生器输出频率过程中得失步前的频率为：f=184.4Hz。
（4）计算同步带。
根据（2）和（3）的结果可得，同步带为：B1=343.1Hz—184.4Hz=158.7Hz。
7.捕捉带测量（1）用函数信号发生器产生一个256KHz的TTL信号送入数字信号测试端口J007。
用示波器同时测量J007、TPP04的相位关系，测量时用J007同步；正常时环路锁定，该两信号应为同步。
（2）增加函数信号发生器输出频率，使J007、TPP04两点波形失步；然后缓慢降低函数信号发生器输出频率，直至J007、TPP04两点波形同步。
记录下同步一刻的频率。
在调节函数信号发生器输出频率过程中得同步一刻的频率为：f=184.4Hz。
（3）降低函数信号发生器输出频率，使J007、TPP04两点波形失步；然后缓慢增加函数信号发生器输出频率，直至J007、TPP04两点波形同步。
记录下同步一刻的频率。
在调节函数信号发生器输出频率过程中得同步一刻的频率为：333.6Hz。
（4）计算捕捉带。
根据（2）和（3）结果可得，捕捉带为：B=333.6Hz—184.4Hz=149.2Hz。
8.VCO压控灵敏度测量用函数信号发生器产生一个256KHz的TTL信号送入数字信号测试端口J007，将示波器放在DC输入位置，示波器幅度显示设置＜500mv/DIV，用示波器检测VCO输入的压控电压（TPP06）。
缓慢增加函数信号发生器输出频率到276KHz，记录此时TPP05的电压值V1；缓慢降低函数信号发生器输出频率到236KHz，记录此时TPP05的电压值V2。
计算压控灵敏度：40KHz/（V1-V2）。
亦可用数字三用表测量TPP06点的直流电压。
五、实验总结1、根据环路参数，解释为什么TPP04的波形存在抖动？在锁相环环路中，各基本噪声源产生的噪声不仅会影响信号的幅度，还会影响信号的相位，即会产生一定程度的相位抖动。
一般来说，锁相控制总是滞后于输出而实现的，因此抖动总是不可避免的，但是可以通过一定的途径来减弱。
锁相环是指一种电路或者模块，它用于在通信的接收机中，其作用是对接收到的信号进行处理，并从其中提取某个时钟的相位信息。
或者说是对于接收到的信号，仿制一个时钟信号，使得这两个信号从某种角度来看是同步的。
锁相环电路因其具有环路跟踪功能和易于集成等优点得到了广泛的应用。
在本次实验中对锁相环的两个重要的参数进行了实际测量与分析。
锁相环的同步带定义为在频率的增大和减小时失步一刻的频率临界值之差，捕捉带则是失步后再次恢复同步一刻的临界值之差。
通过此次实验发现二者的关系是同步带包含捕捉带。
实际上，环路闭合后能自动进入锁相状态的输入信号频率最大变化范围的二分之一就是捕捉带，环路能保持锁定的输入信号频率最大变化范围的二分之一就是同步带，捕捉带小于同步带，在实验中也得到了验证。
捕捉带和同步带是影响锁相环性能的两个重要参数：前者影响入锁的可靠性，后者决定入锁后相位误差的大小。
因此希望实际的锁相环的该两项参数值尽可能大。
自己的感受：这是通信原理课的第一次实验，刚开始不是很熟悉数字示波器的使用，都不知如何存储波形，但在实验过程中，通过和周围同学的探讨和老师的指导，基本懂得了如何使用。
希望以后的实验能更好地完成，弄清楚各实验的基本原理。