计算机组成原理 第6章 补充练习题
计算机组成原理第六章答案,DOC
欢迎共阅1.写出下列各数的原码、反码、补码、移码（用8位二进制表示），其中MSB是最高位（符号位），LSB 是最低位。
如果是小数，则小数点在MSB之后；如果是整数，则小数点在LSB之后。
???(1)-59/64???????(2)27/128???????(3)-127/128?????(4)用小数表示-1???(5)用整数表示-1?(6)-127?????????(7)35???????????(8)-128???2.设[x]补=x0.x1x2x3x4，其中x i取0或1，若要使x＞－0.5，则x0、x1、x2、x3、x4的取值应满足什么条件？???3.若32位定点小数的最高位为符号位，用补码表示，则所能表示的最大正数为?????，最小正数为?????，最大负数为?????，最小负数为?????；若32位定点整数的最高位为符号位，用原码表示，???4.23位，最小正数为?????，???5.???(1)将???(2)???6.尾数值占??????(1)???(2)???(3)???7.???8.???9.=+0.00 (01)???10.123456???11.已知x和y，用变形补码计算x+y，同时指出运算结果是否发生溢出。
???(1)x=0.11011?????y=-0.10101???(2)x=-10110??????y=-00011???12.已知x和y，用变形补码计算x-y，同时指出运算结果是否发生溢出。
???(1)x=0.10111?????y=0.11011???(2)x=11011???????y=-10011???13.已知[x]补=1.1011000，[y]补=1.0100110，用变形补码计算2[x]补+1/2[y]补=？，同时指出结果是否发生溢出。
???14.已知x和y，用原码运算规则计算x+y，同时指出运算结果是否发生溢出。
???(1)x=0.1011，y=-0.1110???(2)x=-1101，y=-1010???15.已知x和y，用原码运算规则计算x-y，同时指出运算结果是否发生溢出。
计算机组成原理第六章单元测试（二）（含答案）
计算机组成原理第六章单元测试（二）（含答案）第六章单元测验（二）1、用以指定待执行指令所在主存地址的寄存器是______。
（单选）A、指令寄存器IRB、程序计数器PCC、存储器地址寄存器MARD、数据缓冲寄存器2、下列关于微程序和微指令的叙述中______是正确的。
（单选）A、控制器产生的所有控制信号称为微指令B、微程序控制器比硬连线控制器相对灵活C、微程序控制器的速度一般比硬布线控制快D、同一条微指令可以发出互斥的微命令3、某计算机采用微程序控制器的微指令格式采用编码方式组织，某互斥命令组由4个微命令组成，则微指令寄存器中相应字段的位数至少需( )。
（单选）A、2B、3C、4D、54、多周期CPU中，下列有关指令和微指令之间关系的描述中，正确的是（）。
（单选）A、一条指令的功能通过执行一条微指令来实现B、一条指令的功能通过执行一个微程序来实现C、通过指令的寻址方式实现指令与微程序的映射D、通过指令的形式地址字段实现指令与微程序的映射5、相对于微程序控制器，硬布线控制器的特点是（）（单选）A、指令执行速度慢，指令功能的修改和扩展容易B、指令执行速度慢，指令功能的修改和扩展难C、指令执行速度快，指令功能的修改和扩展容易D、指令执行速度快，指令功能的修改和扩展难6、某型MIPS32指令架构的单周期CPU，其数据通路结构如下图执行指令sub rd, rs, rt 时，应由控制器产生的控制信号PCSrc、regDst、aluSrc、memtoReg、RegWrite分别是( ) (单选)A、0、1、0、0、1B、1、1、0、0、0C、1、0、1、0、1D、0、1、0、1、07、下列关于指令执行流程控制信号同步的描述中，正确的是( ) （多选）A、控制信号的同步方式可能不唯一B、同步控制方式会增加指令的CPIC、同一时钟周期内允许有多个控制信号同时有效D、同一微命令不会在同一指令的不同CPU周期多次有效8、下列有关取指令操作部件的叙述中，正确的是（）（多选）A、取指令操作的延时主要由存储器的取数时间决定B、取指令操作可以和下条指令地址的计算操作同时进行C、单周期CPU数据通路中需使用指令寄存器存放取出的指令D、PC在单周期数据通路中不需要“写使能”控制信号9、下列有关数据通路的叙述中，正确的是（）（多选）A、数据通路由若干操作元件和状态元件连接而成B、数据通路执行的功能由控制部件送出的控制信号选择控制C、ALU属于操作元件，用于执行各类算术和逻辑运算D、通用寄存器属于状态元件，但不包含在数据通路中10、下列关于取指阶段指令流程的描述中，正确的是( ) （多选）A、不同PC增量方式影响取指流程B、取指流程中只有一条数据通路C、CPU内总线结构影响取指流程D、取指流程包含取指和PC增量流程11、下列有关多周期数据通路和单周期数据通路比较的叙述中，正确的是（）（多选）A、单周期处理器的CPI总比多周期处理器的CPI大B、指令执行过程中，单周期处理器中有效的控制信号取值一直不变，而多周期处理器中的有效控制信号的值可能会发生改变C、一条指令执行过程中，单周期数据通路中的每个部件只能被使用一次，而在多周期中同一个部件可使用多次D、多周期中部分器件可以复用12、下面是有关MIPS架构的R-型指令数据通路设计的叙述正确的是（）（多选）A、在R-型指令数据通路中，一定会有一个具有读口和写口的通用寄存器组B、在R-型指令数据通路中，一定有一个ALU用于对寄存器读出数据进行运算C、在R-型指令数据通路中，一定存在一条路径使ALU输出被送到某个寄存器D、执行R-型指令时，通用寄存器堆的“写使能”控制信号一定为“1”13、下面是有关MIPS架构的lw/sw指令数据通路设计的叙述正确的是（) (多选)A、在lw/sw指令数据通路中，一定有一个符号扩展部件用于偏移量的扩展B、在lw/sw指令数搌通路中，ALU的控制信号一定为“add”（即ALU做加法）C、寄存器堆的“写使能”信号在lw指令执行时为“1”，在sw 指令执行时为“0”D、数据存储器的“写使能”信号在lw指令执行时为“0”，在sw指令执行时为“1”参考答案如下：。
计算机组成原理第6章习题参考答案
第6章 中央处理器6-6．某机CPU芯片的主振频率为8MHz，其时钟周期是多少uS？若已知每个机器周期平均包含4个时钟周期，该机的平均指令执行速度为0.8MIPS，试问：（1）平均指令周期是多少？（2）平均每个指令周期含有多少个机器周期？（3）若改用时钟周期为0.4uS的CPU芯片，则计算机的平均指令执行速度又是多少MIPS？（4）若要得到40万次/S的指令执行速度，则应采用主振频率为多少MHz的CPU芯片？[解] 时钟周期 = 1÷8MHz = 0.125uS（1）平均指令周期 = 1÷0.8MIPS = 1.25uS（2）机器周期 = 0.125u S×4 = 0.5uS平均每个指令周期的机器周期数 = 1.25u S÷0.5u S = 2.5（3）平均指令执行速度 = 1÷（0.4×4×2.5）= 0.25 MIPS（4）主振频率 = 8MH z/(0.8MIPS/0.4MIPS) = 4MHz6-7．以一条典型的单地址指令为例，简要说明下列部件在计算机的取指周期和执行周期中的作用。
（1）程序计数器PC（2）指令寄存器IR（3）算术逻辑运算部件ALU（4）存储器数据寄存器MDR（5）存储器地址寄存器MAR[解]（1）程序计数器PC：存放指令地址（2）指令寄存器IR：存放当前指令（3）算术逻辑运算部件ALU：进行算逻运算（4）存储器数据寄存器MDR：存放写入到内存或从内存读出的数据或指令（5）存储器地址寄存器MAR：存放写入到内存或从内存读出的数据或指令的地址以单地址指令“加1（INC A）”为例，该指令分为3个周期：取指周期、分析取数周期、执行周期。
3个周期完成的操作如表所示。
取指周期分析取数周期执行周期PC （PC）→ MAR ——IR 指令→MDR→IR ——ALU (PC)+1 —（A）+1MAR 指令地址→MAR A→MAR —MDR 指令→MDR （A）→MDR （A）+1→MDR6-9．指令和数据都存放在主存，如何识别从主存储器中取出的是指令还是数据？[解] 指令和数据都存放在主存，它们都以二进制代码形式出现，区分方法为：（1）取指令或数据时所处的机器周期不同：取指令周期取出的是指令；分析取数或执行周期取出的是数据。
计算机组成原理第六章总线(含习题)
分布式控制:将总线控制逻辑分散在与总线连接的 各个部件上；
集中式控制又分为链式查询方式、计数器定时查 询方式和独立请求方式.
1.链式查询方式
1.链式查询方式 总线控制器使用3根控制线与所有设备和部件相连,3根控
制线如下:
总 线 BS
数据线 地址线
Dr=D/T=D×f=4B×33×106/s
=132MB/s
(若一个总线周期由4个T构成,总线带宽是多少?)
6.1.4 总线结构
一般分为单总线结构和多总线结构；
单机系统中常分为单总线、双总线和三总 线三种结构；
采用总线结构的优点:便于故障诊断与维 修,便于模块化结构设计,简化系统设计, 便于系统的扩展和升级.
1.链式查询方式
BG信号串行地通过每个部件,如果某个部件本身没有总 线请求,则将该信号传送给下一个部件,否则,停止传送 BG信号,获得总线使用权.
总 线 BS
数据线 地址线
控 BR
制
器
(
(集
… I/O接口0 I/O接口1
I/O接口n
中
仲 BG
…
裁 总线请求(BR):有效时,表示至少有一个设备要求使用总线 器) 总线批准(BG):有效时,表示总线控制器响应总线请求；
信号；
总 线 BS
数据线 地址线
控 BR
制
器
(
(集
… I/O接口0 I/O接口1
I/O接口n
中
仲 BG
…
裁 总线请求(BR):有效时,表示至少有一个设备要求使用总线 器) 总线批准(BG):有效时,表示总线控制器响应总线请求；
总线忙(BS):有效时,表示总线正在被某个设备使用.
《计算机组成原理》各章练习参考答案
《计算机组成原理》各章练习题参考答案第一章思考练习题一.填空1.电子数字计算机可以分为专用计算机和通用计算机两类。
2.硬件采用LSI或VLSI的电子计算机属于计算机发展过程中的第四代。
3.存储器中存放数据和程序。
4.一台计算机包括运算、存储、控制、输入及输出五个单元。
5.完成算术运算和逻辑运算的部件是运算器(或ALU)；运算器的核心是加法器；控制、指挥程序和数据的输入、运行以及处理运算结果的部件是控制器。
6.CPU内部连接各寄存器及运算部件之间的总线是内部总线；CPU同存储器、通道等互相连接的总线是系统总线；中、低速I/O设备之间互相连接的总线是I/O总线。
7.在多总路线结构中，CPU总线、系统总线和高速总线相连通过桥实现。
8.计算机软件一般分为系统软件和应用软件。
9.完整的计算机系统由硬件系统和软件系统构成。
10.机器字长是指一台计算机一次所能够处理的二进制位数量。
11.数据分类、统计、分析属于计算机在数据处理方面的应用。
12.计算机是一种信息处理机，它最能准确地反映计算机的主要功能。
13.个人台式商用机属于微型机。
14.对计算机软硬件进行管理，是操作系统的功能。
15.用于科学技术的计算机中，标志系统性能的主要参数是MFLOPS。
16.通用计算机又可以分为超级机、大型机、服务器、工作站、微型机和单片机六类。
17.“存储程序控制”原理是冯.诺依曼提出的。
18.运算器和控制器构成CPU，CPU和主存构成主机。
19.取指令所用的时间叫取指周期，执行指令所用的时间叫执行周期。
20.每个存储单元都有一个编号，该编号称为地址。
21.现代计算机存储系统一般由高速缓存、主存和辅存构成。
22.计算机能够自动完成运算或处理过程的基础是存储程序和程序控制原理。
二.单选1.存储器用来存放( C )。
A.数据B.程序C.数据和程序D.正在被执行的数据和程序2.下面的描述中，正确的是( B )A.控制器能够理解、解释并执行所有的指令及存储结果。
计算机组成原理第六章答案
第6章 计算机的运算方法2. 已知1a2a3a4a5a6（ai 为0或1），讨论下列几种情况时ai 各取何值。
（1）21X > （2）81X ≥ （3）161X 41>≥ 解： （1）若要21X >，只要a1=1，a2~a6不全为0即可。
（2）若要81X ≥，只要a1~a3不全为0即可。
（3）若要161X 41>≥，只要a1=0，a2可任取0或1； 当a2=0时，若a3=0，则必须a4=1，且a5、a6不全为0；若a3=1，则a4~a6可任取0或1；当a2=1时， a3~a6均取0。
3. 设x 为整数，[x]补=1，x1x2x3x4x5，若要求 x < -16，试问 x1~x5 应取何值？ 解：若要x < -16，需 x1=0，x2~x5 任意。
（注：负数绝对值大的补码码值反而小。
）4. 设机器数字长为8位（含1位符号位在内），写出对应下列各真值的原码、补码和反码。
-13/64，29/128，100，-87 解：真值与不同机器码对应关系如下：5. 已知[x]补，求[x]原和x 。
[x1]补; [x2]补; [x3]补; [x4]补;[x5]补=1,0101; [x6]补=1,1100; [x7]补=0,0111; [x8]补=1,0000; 解：[x]补与[x]原、x 的对应关系如下：6.设机器数字长为8位（含1位符号位在内），分整数和小数两种情况讨论真值x 为何值时，[x]补=[x]原成立。
解：当x 为小数时，若x ≥ 0，则 [x]补=[x]原成立；若x < 0，当x= -1/2时，[x]补=[x]原=1.100 0000，则 [x]补=[x]原成立。
当x 为整数时，若x ≥0，则 [x]补=[x]原成立；若x< 0，当x= -64时，[x]补=[x]原=1,100 0000，则 [x]补=[x]原成立。
7.设x 为真值，x*为绝对值，说明[-x*]补=[-x]补能否成立。
计算机组成原理第六章单元测试(二)(含答案)
第六章单元测验（二）1、用以指定待执行指令所在主存地址的寄存器是______。
（单选）A、指令寄存器IRB、程序计数器PCC、存储器地址寄存器MARD、数据缓冲寄存器2、下列关于微程序和微指令的叙述中______是正确的。
（单选）A、控制器产生的所有控制信号称为微指令B、微程序控制器比硬连线控制器相对灵活C、微程序控制器的速度一般比硬布线控制快D、同一条微指令可以发出互斥的微命令3、某计算机采用微程序控制器的微指令格式采用编码方式组织，某互斥命令组由4个微命令组成，则微指令寄存器中相应字段的位数至少需( )。
（单选）A、2B、3C、4D、54、多周期CPU中，下列有关指令和微指令之间关系的描述中，正确的是（）。
（单选）A、一条指令的功能通过执行一条微指令来实现B、一条指令的功能通过执行一个微程序来实现C、通过指令的寻址方式实现指令与微程序的映射D、通过指令的形式地址字段实现指令与微程序的映射5、相对于微程序控制器，硬布线控制器的特点是（）（单选）A、指令执行速度慢，指令功能的修改和扩展容易B、指令执行速度慢，指令功能的修改和扩展难C、指令执行速度快，指令功能的修改和扩展容易D、指令执行速度快，指令功能的修改和扩展难6、某型MIPS32指令架构的单周期CPU，其数据通路结构如下图执行指令sub rd, rs, rt 时，应由控制器产生的控制信号PCSrc、regDst、aluSrc、memtoReg、RegWrite分别是( ) (单选)A、0、1、0、0、1B、1、1、0、0、0C、1、0、1、0、1D、0、1、0、1、07、下列关于指令执行流程控制信号同步的描述中，正确的是( ) （多选）A、控制信号的同步方式可能不唯一B、同步控制方式会增加指令的CPIC、同一时钟周期内允许有多个控制信号同时有效D、同一微命令不会在同一指令的不同CPU周期多次有效8、下列有关取指令操作部件的叙述中，正确的是（）（多选）A、取指令操作的延时主要由存储器的取数时间决定B、取指令操作可以和下条指令地址的计算操作同时进行C、单周期CPU数据通路中需使用指令寄存器存放取出的指令D、PC在单周期数据通路中不需要“写使能”控制信号9、下列有关数据通路的叙述中，正确的是（）（多选）A、数据通路由若干操作元件和状态元件连接而成B、数据通路执行的功能由控制部件送出的控制信号选择控制C、ALU属于操作元件，用于执行各类算术和逻辑运算D、通用寄存器属于状态元件，但不包含在数据通路中10、下列关于取指阶段指令流程的描述中，正确的是( ) （多选）A、不同PC增量方式影响取指流程B、取指流程中只有一条数据通路C、CPU内总线结构影响取指流程D、取指流程包含取指和PC增量流程11、下列有关多周期数据通路和单周期数据通路比较的叙述中，正确的是（）（多选）A、单周期处理器的CPI总比多周期处理器的CPI大B、指令执行过程中，单周期处理器中有效的控制信号取值一直不变，而多周期处理器中的有效控制信号的值可能会发生改变C、一条指令执行过程中，单周期数据通路中的每个部件只能被使用一次，而在多周期中同一个部件可使用多次D、多周期中部分器件可以复用12、下面是有关MIPS架构的R-型指令数据通路设计的叙述正确的是（）（多选）A、在R-型指令数据通路中，一定会有一个具有读口和写口的通用寄存器组B、在R-型指令数据通路中，一定有一个ALU用于对寄存器读出数据进行运算C、在R-型指令数据通路中，一定存在一条路径使ALU输出被送到某个寄存器D、执行R-型指令时，通用寄存器堆的“写使能”控制信号一定为“1”13、下面是有关MIPS架构的lw/sw指令数据通路设计的叙述正确的是（) (多选)A、在lw/sw指令数据通路中，一定有一个符号扩展部件用于偏移量的扩展B、在lw/sw指令数搌通路中，ALU的控制信号一定为“add”（即ALU做加法）C、寄存器堆的“写使能”信号在lw指令执行时为“1”，在sw指令执行时为“0”D、数据存储器的“写使能”信号在lw指令执行时为“0”，在sw指令执行时为“1”参考答案如下：。
《计算机组成原理》第6章习题答案
第6章习题答案1．控制器有哪几种控制方式?各有何特点?解：控制器的控制方式可以分为3种：同步控制方式、异步控制方式和联合控方式。
同步控制方式的各项操作都由统一的时序信号控制，在每个机器周期中产生统一目的节拍电位和工作脉冲。
这种控制方式设计简单，容易实现；但是对于许多简单指令说会有较多的空闲时间，造成较大数量的时间浪费，从而影响了指令的执行速度。
异步控制方式的各项操作不采用统一的时序信号控制，而根据指令或部件的具体况决定，需要多少时间，就占用多少时间。
异步控制方式没有时间上的浪费，因而提高机器的效率，但是控制比较复杂。
联合控制方式是同步控制和异步控制相结合的方式。
2．什么是三级时序系统?解：三级时序系统是指机器周期、节拍和工作脉冲。
计算机中每个指令周期划分若干个机器周期，每个机器周期划分为若干个节拍，每个节拍中设置一个或几个工脉冲。
3．控制器有哪些基本功能?它可分为哪几类?分类的依据是什么?解：控制器的基本功能有：(1)从主存中取出一条指令，并指出下一条指令在主存中的位置。
(2)对指令进行译码或测试，产生相应的操作控制信号，以便启动规定的动作。
(3)指挥并控制CPU、主存和输入输出设备之间的数据流动。
控制器可分为组合逻辑型、存储逻辑型、组合逻辑与存储逻辑结合型3类，分类的依据在于控制器的核心——微操作信号发生器(控制单元CU)的实现方法不同。
4．中央处理器有哪些功能?它由哪些基本部件所组成?解：从程序运行的角度来看，CPU的基本功能就是对指令流和数据流在时间与空间上实施正确的控制。
对于冯·诺依曼结构的计算机而言，数据流是根据指令流的操作而形成的，也就是说数据流是由指令流来驱动的。
中央处理器由运算器和控制器组成。
5．中央处理器中有哪几个主要寄存器?试说明它们的结构和功能。
解：CPU中的寄存器是用来暂时保存运算和控制过程中的中间结果、最终结果及控制、状态信息的，它可分为通用寄存器和专用寄存器两大类。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第一步：从5号架上取菜谱（根据PC取指令）
第二步：看菜谱（指令译码）
第三步：从架上或盘中取原材料（取操作数）
第四步：洗、切、炒等具体操作（指令执行）
第五步：装盘或直接送桌（回写结果）
第六步：算出下一菜谱所在架子号6=5+1（修改PC的值）
继续做下一道菜（执行下一条指令）
计算机是如何工作的？
如果你知道你妈妈是如何做菜的，你就已经知道计算机是如何工作的！
计算机是如何工作的？
先想象一下妈妈是怎样做一桌你喜欢（指定）的菜的？
厨房-CPU，你妈-控制器，盘-GPRs，锅灶等-ALU ，架子-存储器
CPU 控制器
标 志 寄 存 器
IR
ALU
PC
MAR
GPRs
0 1
2
3
MDR
地址 控制 数据
存储器
0 1 2 3 4
5 6 7
输入 设备
输出 设备
计算机是如何工作的？
不同层次语言之间的等价转换
每条指令由操 作码和若干地
址码组成
任何高级语言程序最终通过执行若干条指令来完成！
数据通路的位置 ° 计算机的五大组成部分：
CPU
Control
Memory
Input
DDaatatappaathth
Output
° 什么是数据通路（DataPath）? • 指令执行过程中，数据所经过的路径，包括路径中的部件。它是指令 的执行部件。
° 数据通路如何构成？ • 由“操作元件”和“存储元件”通过总线方式或分散方式连 接而成
° 数据通路的功能是什么？ • 进行数据存储、处理、传送
因此，数据通路是由操作元件和存储元件通过总线方式或 分散方式连接而成的进行数据存储、处理、传送的路径。
操作元件：组合逻辑电路
控制信号
° 加法器 A (Adder)
<0:15> <11:15> <16:20> <21:25>
取指 部件
Instruction<31:0>
Rs Rt Rd Imm16 Zero
32
0
Data In
32 WrEn Adr
1
32
Data
Clk Memory
指令执行结果总是在下个时钟到来时开始保存在 寄存器 或 存储器 或 PC 中！
单周期数据通路中的关键路径 ( Load操作 )
目前大都采用流水线方式执行指令，单总线或三 总线的总线式数据通路很难实现指令流水执行。
以下以MIPS指令系统为例简介CPU的工作原理。
MIPS的三种指令类型
MIPS有三种指令格式：R-型、I-型、J-型
本节内容无需掌握，仅为 理解指令的执行过程而补
充
31 26
21
16
11
6
°ADD and SUBSTRACT
时钟周期
上升沿
° 最简单的状态单元（回顾：数字逻辑电路课程内容）： • D触发器：一个时钟输入、一个状态输入、一个状态输出
Clk Setup Hold
数据通路与时序控制
寄存器的输入可变化
现代计算机 的时钟周期
Setup Hold
.
.
.
.
.
.
.
.
.
.
.
.
Clk
Clk
数据通路由“ … + 状态元件 + 操作元件( 组合电路) + 状态元件 + …” 组成
21
16
op
rs
rt
immediate
0
• lw rt, rs, imm16
6 bits 5 bits 5 bits
16 bits
• sw rt, rs, imm16 °BRANCH:
I-型指令格式
• beq rs, rt, imm16
°JUMP:
31 26
0
• j target
op
target address
° 可采用多总线方式，同时在多个总线上传 送不同数据，提高效率
° 例如：三总线数据通路
通用寄存器组
• 总线A、B分别传送两个源操作数，总
线C传送结果
• 单总线中的暂存器Y和Z在此可取消，
Why？
三个总线各自传不同数据，
不会发生冲突，故无需Y和Z
• 采用双口通用寄存器组
Y Z
• 如何实现 R[R3] ←R[R1] op R[R2] R1outA，R2outB，op，R3inC 只要一个时钟周期（节拍）即可！
Load操作：R[Rt] ← M[R[Rs]+Imm16]
Clk PC
关键路径 (Load) = Clk-to-Q + 取指令时间 + 取寄存器数据时间 + ALU 中运算时间 + 取存储器数据时间 + 写寄存器时间（建立时间）+ 时钟扭斜
Instruction Address
Ideal
Instruction bus
R1out，MARin
>3Cycles
Read, WMFC (等待MFC)
Read/Write时间最
MDRout，R2in
写字到主存 M[R[R1]] ← R[R2]
R1out，MARin
>3Cycles
长，故以此为准或划
分为多个时钟周期 内内总总线线
R2out，MDRin
Write, WMFC
CPU访存有两种通信方式
° 定时方式：规定信号何时写入状态元件或何时从状态元件读出 • 边沿触发（edge-triggered）方式： - 状态单元中的值只在时钟边沿改变。每个时钟周期改变一次。 • 上升沿（rising edge） 触发：在时钟正跳变时进行读/写。 • 下降沿（falling edge）触发：在时钟负跳变时进行读/写。 下降沿
32
CarryIn
° 译码器 (Decoder)
out0 out1
Decoder
Adder
Sum 32
3
out2
B 32
Carry
加法器需要什
out7
多路选择器
Select
么控制信号?
(MUX) A 32
B 32
MUX
32 Y
何时要用到adder, ALU, MUX or Decoder?
算逻部件
OP
早期：直接访问MM, “异步”方式， 用MFC应答信号；现在：先Cache后 MM，“同步”方式，无需应答信号。
问题：时钟周期的宽度如何确定？ 以上四种操作各需要几个时钟周期？ 取指阶段的操作与时序控制信号？ IR ←M[PC]，PC ←PC+“1”
三总线数据通路
° 单总线中一个时钟内只允许传一个数据， 因而指令执行效率很低
PC→MAR, Read M, M→MBR→IBR→IR ° 取操作数、运算、送结果 的数据路径为： 操作数地址→MAR, Read M, M→MBR→ALU输入端, AC→ALU输入端, ALU操作, ALU结果→AC， AC → MBR, Write M
AC：累加器 MQ：乘商寄存器 PC、IR、ALU、 IBR、MBR：？
Rw Ra Rb 32 32-bit Registers
busA 32
busB 32
ALU
Result 32
溢出
Ra, Rb, Rw 分别对应指令的rs, rt, rd
典型的三总线结构！
busA、busB、busW
带立即数的逻辑指令的数据通路
R[rt] ← R[rs] op ZeroExt[imm16]] Ex: ori rt, rs, imm16
你能告诉我计算机是如何工作的吗？“存储程序”工作方式！
CPU 控制器
标 志 寄 存 器
IR
ALU
PC
MAR
GPRs
0 1
2
3
MDR
地址 控制 数据
存储器
0 1 2 3 4
5 6 7
输入 设备
输出 设备
计算机是如何工作的？
程序由指令组成（菜单由菜谱组成）
程序在执行前 数据和指令事先存放在存储器中，每条指令和每个数据都有地址， 指令按序存放，指令由OP、ADDR字段组成，程序起始地址置PC （原材料和菜谱都放在厨房外的架子上， 每个架子有编号。妈妈从 第5个架上指定菜谱开始做）
做菜前
类似“存储程序”工作方式
原材料（数据）和菜谱（指令）都按序放在厨房外的架子（存储器） 上， 每个架子有编号（存储单元地址）。
菜谱上信息：原料位置、做法、做好的菜放在哪里等
例如，把10、11号架上的原料一起炒，并装入3号盘
然后，我告诉妈妈从第5个架上（起始PC=5）指定菜谱开始做
开始做菜
分散连接方式！
IAS计算机（冯.诺依曼等设计）是现代计算机的原型
单总线数据通路
总线连接
通
方式！
用
四种基本操作的时序控制信号
寄
在寄存器之间传送数据 1Cycle
存
R0out，Yin
器
完成算术、逻辑运算 3Cycles
R1out，Yin
R2out，Add，Zin
外总线
Zout，R3in
从主存取字 R[R2]←M[R[R1]]
开始执行程序 第一步：根据PC取指令（从5号架上取菜谱） 第二步：指令译码（看菜谱） 第三步：取操作数（从架上或盘中取原材料） 第四步：指令执行（洗、切、炒等具体操作） 第五步：回写结果（装盘或直接送桌） 第六步：修改PC的值（算出下一菜谱所在架子号6=5+1） 继续执行下一条指令（继续做下一道菜）