微型计算机技术课后习题第五章答案
微型计算机原理(第五版)课后习题答案
7．设有3个字变量的变量名及其内容如下： VAR1 3C46H VAR2 F678H 0A56H:000BH VAR3 0059H P127 试设计一个数据段定义这3个变量及其地址(包括段地址和偏移地址) 表变量ADDRTABL。 0A56H:0005H 46H VAR1 解：DATA SEGMENT 0A56H:0006H 3CH VAR1 DW 3C46H 0A56H:0007H 78H VAR2 VAR2 DW F678H 0A56H:0008H F6H VAR3 DW 0059H 0A56H:0009H 59H VAR3 ADDRTABL DD VAR1 0A56H:000AH 00H DD VAR2 DD VAR3 DATA ENDS
第二章 2. 设机器字长为6位，写出下列各数原码、补码和移码： 10101 11111 10000 -10101 -11111 -10000
真值
-10101
原码
110101
补码
101011
移码
101010
x 10101 [ x ] 移码 2 1 x
n
n 6 111111 10101 101010
6、若已知当前栈顶的逻辑地址为3000H:0200H，试问压入两个 字后栈顶的逻辑地址和物理地址是什么? 若又弹出3个字后， 则栈顶的逻辑地址和物理地址又是什么？
解：压入两个字后，SP的内容为
（SP）-字数×2=0200H-2×2=01FCH 所以逻辑地址为3000H:01FCH 物理地址为301FCH
210=1K 24=16
（2）需要64个RAM芯片，64个芯片组，13根片内地址线、6根片选地址线。 213=8K 26=64
第六章
7、某微机系统的RAM存储器由4个模块组成，每个模块的容量为128 KB，若 4个模块的地址连续，起始地址为10000H，则每个模块的首末地址是什么？ 解：末地址-首地址+1=容量 末地址=首地址+容量-1 =10000H+217-1 0001,0000,0000,0000,0000B +0010,0000,0000,0000,0000B 0011,0000,0000,0000,0000B -0000,0000,0000,0000,0001B 0010,1111,1111,1111,1111B =2FFFFH 则4个模块的首末地址分别为：10000H~2FFFFH、30000H~4FFFFH、 50000H~6FFFFH、70000H~8FFFFH
微型计算机技术 孙德文 编著 第三版 课后答案 5-7章
5.1 CPU同外设交换的信息有三种类型:数据信息、状态信息和控制信息。
说明CPU是如何通过三种总线（地址总线、数据总线和控制总线）同外设交换这三种信息的。
外设接口一边通过CPU的三总线同CPU连接，一边通过三种信息：数据信息，控制信息和状态信息同外设连接，CPU通过外设接口同外设之间交换的信息就是这三种信息5.2 简述查询传送方式的工作过程读取外设的当前状态，如果外设处于“忙”或“未准备就绪”，则程序转回重复检测外设状态，如果外设处于“空”或“准备就绪”，则进行第一次数据传送5.3简述中断传送方式的工作过程在中断传送方式中，通常是在程序中安排好再某一时刻启动某一台外设，然后CPU继续执行其主程序，当外设完成数据传送的准备后，向CPU发送中断请求信号，在CPU可以响应中断的条件下，现行主程序被“中断”，转去执行“中断服务程序”，在“中断服务程序”中完成一次CPU与外设之间的数据传送，传送完成后仍返回被中断的主程序，从断点处继续执行。
采用中断传送方式时，CPU从启动外设到外设就绪这段时间，一直在执行主程序5.4 简述三种DMA传送方式的区别（1）单字节传送方式：每次DMA传送只传送一个字节的数据，传送后释放总线，由CPU控制总线至少一个完整的总线周期。
以后又是测试DMA请求线DREQ，若有效，再进入DMA周期。
在这种方式中要注意：○1在DMA响应信号DACK有效前，DREQ必须保持有效；○2即使DREQ在传送过程中一直保持有效，在两次传送之间也必需释放总线。
（2）成组传送方式：一个DMA请求可以传送一组信息，这一组信息的字节数由编程决定，只要在DACK有效之前DREQ保持有效即可。
一旦DACK有效，不管DREQ是否有效，DMAC一直不放弃总线控制权，直到整个数组传送完。
（3）请求传送方式：又称查询传送方式。
该方式的传送类似于成组传送方式，但每传送一个字节后，DMAC就检测DREQ，若无效，则挂起；若有效，继续DMA传送，直到①一组信息传送结束；②外加信号强制DMAC中止操作。
微型计算机技术及应用第四版_课后题答案
第一章微型计算机概述1.微处理器、微型计算机和微型计算机系统三者之间有什么不同？答：①微处理器是微型计算机的核心，是微型计算机的一部分。
它是集成在一块芯片上的CPU，由运算器和控制器组成。
②微型计算机包括微处理器、存储器、I/O接口和系统总线，是微型计算机系统的主体。
③微型计算机系统包括微型计算机、外设及系统软件三部分。
第二章 8086微处理器1.总线接口部件有哪些功能？请逐一进行说明。
答：1.总线接口部件的功能是负责与存储器、I/O端口传送数据。
2.具体讲：①总线接口部件要从内存取指令送到指令队列；② CPU执行指令时，总线接口部件要配合执行部件从指定的内存单元或者外设端口中取数据，将数据传送给执行部件，或者把执行部件的操作结果传送到指定的内存单元或外设端口中。
1.总线周期的含义是什么？8086/8088的基本总线周期由几个时钟组成？如一个CPU的时钟频率为24MHz，那么，它的一个时钟周期为多少？一个基本总线周期为多少？如主频为15MHz呢？答：1.总线周期的含义是总线接口部件完成一个取指令或传送数据的完整操作所需的最少时钟周期数。
2.8086/8088的基本总线周期由4个时钟周期组成。
3.当主频为24MHz时，Tφ=1/24MHz≈41.7ns，T总=4Tφ≈167ns。
4.当主频为15MHz时，Tφ=1/15MHz≈66.7ns，T总=4Tφ≈267ns。
1.CPU启动时，有哪些特征？如何寻找8086/8088系统的启动程序？答：1.CPU启动时，有以下特征：①内部寄存器等置为初值；②禁止中断(可屏蔽中断)；③从FFFF0H开始执行程序；④三态总线处于高阻状态。
2.8086/8088系统的启动程序从FFFF0H单元开始的无条件转移指令转入执行。
1.在中断响应过程中，8086往8259A发的两个信号分别起什么作用？答：第一个负脉冲通知外部设备的接口，它发出的中断请求已经得到允许；外设接口收到第二个负脉冲后，往数据总线上放中断类型码，从而CPU得到了有关此中断请求的详尽信息。
微机原理与接口技术第五章习题解答
微机原理与接口技术（楼顺天第二版）习题解答第5章总线及其形成5.1 微处理器的外部结构表现为数量有限的输入输出引脚，它们构成了微处理器级总线。
5.2 微处理器级总线经过形成电路之后形成了系统级总线。
5.3 答：总线是计算机系统中模块（或子系统）之间传输数据、地址与控制信号的公共通道，它是一组公用导线，是计算机系统的重要组成部分。
采用标准化总线的优点是：①简化软、硬件设计。
②简化系统结构。
③易于系统扩展。
④便于系统更新。
⑤便于调试与维修。
5.4 答：在微型计算机应用系统中，按功能层次可以把总线分成：片内总线、元件级总线、系统总线与通信总线。
5.5 答：RESET为系统复位信号，高电平有效，其有效信号至少要保持四个时钟周期，且复位信号上升沿要与CLK下降沿同步。
系统复位后的启动地址为0FFFF0H。
即：（CS）=0FFFFH，（IP）=0000H。
5.6 8086CPU复用的引脚有AD15~AD0、A16/S3、A17/S4、A18/S5、A19/S6、BHE/S7。
8088CPU复用的引脚有AD7~AD0、A16/S3、A17/S4、A18/S5、A19/S6、BHE/S7。
5.7 答：设置引脚复用主要是可以减少引脚数量。
CPU通过分时复用解决地址线与数据线的复用问题。
ALE为地址锁存使能信号在总线周期的T1周期有效，BHE为高8位数据线允许，在T1周期有效，需要锁存器锁存，在需要使用高8位数据线时使用。
5.8 答：高阻态可做开路理解。
可以把它看作输出（输入）电阻非常大。
5.9 答：RESET（Reset）：复位信号，输入，高电平有效。
CPU 收到复位信号后，停止现行操作，并初始化段寄存器DS、SS、ES，标志寄存器PSW，指令指针IP与指令队列，而使CS=FFFFH。
RESET信号至少保持4个时钟周期以上的高电平，当它变成低电平时，CPU执行重启动过程，8086/8088将从地址FFFF0H开始执行指令。
第五章微机原理课后习题参考答案
习题五一. 思考题⒈半导体存储器主要分为哪几类？简述它们的用途和区别。
答：按照存取方式分，半导体存储器主要分为随机存取存储器RAM（包括静态RAM和动态RAM）和只读存储器ROM（包括掩膜只读存储器，可编程只读存储器，可擦除只读存储器和电可擦除只读存储器）。
RAM在程序执行过程中，能够通过指令随机地对其中每个存储单元进行读\写操作。
一般来说，RAM中存储的信息在断电后会丢失，是一种易失性存储器；但目前也有一些RAM 芯片，由于内部带有电池，断电后信息不会丢失，具有非易失性。
RAM的用途主要是用来存放原始数据，中间结果或程序，与CPU或外部设备交换信息。
而ROM在微机系统运行过程中，只能对其进行读操作，不能随机地进行写操作。
断电后ROM中的信息不会消失，具有非易失性。
ROM通常用来存放相对固定不变的程序、汉字字型库、字符及图形符号等。
根据制造工艺的不同，随机读写存储器RAM主要有双极型和MOS型两类。
双极型存储器具有存取速度快、集成度较低、功耗较大、成本较高等特点，适用于对速度要求较高的高速缓冲存储器；MOS型存储器具有集成度高、功耗低、价格便宜等特点，适用于内存储器。
⒉存储芯片结构由哪几部分组成？简述各部分的主要功能。
答：存储芯片通常由存储体、地址寄存器、地址译码器、数据寄存器、读\写驱动电路及控制电路等部分组成。
存储体是存储器芯片的核心，它由多个基本存储单元组成，每个基本存储单元可存储一位二进制信息，具有0和1两种状态。
每个存储单元有一个唯一的地址，供CPU访问。
地址寄存器用来存放CPU访问的存储单元地址，该地址经地址译码器译码后选中芯片内某个指定的存储单元。
通常在微机中，访问地址由地址锁存器提供，存储单元地址由地址锁存器输出后，经地址总线送到存储器芯片内直接进行译码。
地址译码器的作用就是用来接收CPU送来的地址信号并对它进行存储芯片内部的“译码”，选择与此地址相对应的存储单元，以便对该单元进行读\写操作。
微机原理与接口技术 第5章课后作业答案
4
D0～ D7 8088系统 BUS
D0～ D7 · · · A0 SRAM 6116
A0 A 10
MEMW
A 10
R/W OE D0～ D7 CS
MEMR
D0～ D7 A0 · · ·
A0 A 10 R/W OE CS
A 10
MEMW MEMR & A 18 A 17 A 19 A 16 A 15 A 14 A 13 A 12 A 11
5.10 74LS138译码器的接线图如教材第245页的图5-47所示，试判断其输出端Y0#、Y3#、Y5#和 Y7＃所决定的内存地址范围。
解：因为是部分地址译码（A17不参加译码），故每个译码输出对应2个地址范围： Y0＃：00000H ～ 01FFFH 和 20000H ～ 21FFFH Y3＃：06000H ～ 07FFFH 和 26000H ～ 27FFFH
5.2 为什么动态RAM需要定时刷新？
解：DRAM的存储元以电容来存储信息，由于存在漏电现象，电容中存储的电荷会逐渐泄漏，从而使信息丢失或出 现错误。因此需要对这些电容定时进行“刷新”。 5.3 CPU寻址内存的能力最基本的因素取决于___________。 解：地址总线的宽度。 5.4 试利用全地址译码将6264芯片接到8088系统总线上，使其所占地址范围为32000H～33FFFH。 解：将地址范围展开成二进制形式如下图所示。 0011 0010 0000 0000 0000 0011 0011 1111 1111 1111
解：
（1）特点是：它结合了RAM和ROM的优点，读写速度接近于RAM，断电后信息又不会丢失。 （2）28F040的编程过程详见教材第222～223页。 5.14 什么是Cache？它能够极大地提高计算机的处理能力是基于什么原理？ 解： （1）Cache 是位于CPU与主存之间的高速小容量存储器。 （2）它能够极大地提高计算机的处理能力，是基于程序和数据访问的局部性原理。 5.15 若主存DRAM的的存取周期为70ns，Cache的存取周期为5ns，有它们构成的存储器的平 均存取周期是多少？ 解：平均存取周期约为 70×0.1ns + 5×0.9ns =11.5ns。
单片微型计算机与接口技术第四版第五章课后习题答案
什么是接口CPU与外设之间为什么要有接口接口的功能是什么连接CPU与外设之间的逻辑电路称为接口为了使数据线的使用对象不产生使用总线的冲突，以及快速的CPU和慢速的外设时间上协调，CPU和外设之间必须有接口电路。
接口的功能是缓冲、锁存数据、地址译码识别设备、电平转换、信息格式转换、发布命令、传递状态等。
8XX51的4个I/O端口的作用是什么8XX51对外的三总线是如何分配的P0可以作为输入/输出端口，但在实际应用中，常作为地址/数据总线口。
P1的每一位都能作为可编程的输入或输出端口P2口可作为输入或输出口使用，外接存储器和I/O接口时，有作为扩展系统的地址总线，输出高8位地址，与P0口一起组成16位地址总线。
P3口为双功能口。
作为第一功能使用时，其功能与P1口相同。
当作为第二功能使用时，每一位的功能不同。
在例5-2中有如下语句：MOV P1,#0FFH ;高四位的LED全灭，第四位输入线送“1”ABC:MOV A,P1 ;读P1口引脚快关状态，并送入A为什么执行了ABC语句后A的值低4位为开关状态，而不是前一句的FFH，那么它的高4位值是什么因为那个时候已经有按键按下，已经变为低四位的值了，所以它代表的是开关状态。
高四位则还是F。
利用8XX51的P1口控制8个发光二极管的LED，相邻的4个LED为一组，使两组每隔交替发光一次，周而复始，编写程序。
ORG 0000HMOV A,#0FHABC:MOV P1,AACALL D05SWAP ASJMP ABCD05:MOV R6,#250DY:MOV R7,#250DAY: NOPNOPDJNZ R7,DAYDJNZ R6,DYRETEND设计一个能显示4位数码的电路，并用汇编语言编程“8”能跑马显示8次。
ORG 0000HMOV A,#07FHMOV P1，AMOV R2，#08HAGAIN:MOV A，#01NEXT:MOV P3，AACALL DAYRL ACJNE A,#10H,NEXT DJNZ R2，AGAIN END。
微型计算机技术 第3、4、5章作业参考答案(第5版)
第3、4、5章作业参考答案3.12 下列指令都是非法的，指出各指令错在哪里？（1）MOV SI,AH ；源操作数和目的操作数类型不一致（2）MOV 70H,BL ；立即数不能作目的操作数（3）MOV CX,F123H ；数字不能以字母开头，F前应加0 （4）MOV [BX],6AH ；目的操作数类型不清，应加类型说明（5）MOV ES,5000H ；立即数不能送段寄存器（6）MOV [DI],[3000H] ；源操作数和目的操作数不能同时为存储器操作数（7）MOV DS,SS ；源操作数和目的操作数不能同时为段寄存器（8）MOV CS,AX ；代码段寄存器CS不能为目的操作数（9）MOV AL,[CX] ；存储器寻址方式中不能用CX存放地址（10）MOV [BX+BP],DX ；不能同时用2个基址寄存器寻址（11）MOV BH,[SI+DI+2] ；不能同时用2个变址寄存器寻址（12）PUSH AL ；堆栈指令操作数必须是16位（13）LEA AX,BX ；LEA指令的源操作数必须是存储器操作数（14）LDS BL,[5100H] ；LDS指令的目的操作数必须是16位的通用寄存器（15）IN AH,DX ；输入输出指令中存放数据的寄存器只能是AL或AX，不能用AH （16）OUT 288H,AL ；输入输出指令中16位的端口地址不能直接写在指令中，必须放在DX中（17）ADD [2400H],1234H ；目的操作数类型不清，应加类型说明（18）XOR [2500H],[BX+10H] ；源操作数和目的操作数不能同时为存储器操作数（19）INC [SI] ；存储器操作数类型不清，应加类型说明（20）MUL 10 ；乘法指令中的操作数不能是立即数（21）IDIV [BP+DI+1300H] ；存储器中的除数位数不清，应加类型说明（22）SAL AL,2 ；超过1的移位次数不能直接写在指令中，必须放在CL中3.14 SP=1FFEH, AX=5000H, BX=5000H3.17（2） OF=0, SF=1, ZF=0, AF=1, PF=1, CF=13.18 AX:BX←CX:DX+SI:DIADD DX,DIMOV BX,DXADC CX,SIMOV AX,CX3.25（2） AL=36H, CF=13.26 ADD AL,CLDAAMOV BL,ALMOV AL,AHADC AL,CHDAAMOV AH,ALMOV AL,BL3.27（1） AX=0203H, CF=13.29 BX=3616H, PF=1, CF=03.30 分别只使用一条指令实现下述各功能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
A0-A11→212 →4KB →2732
A19… A16 EPROM 1 1 1 1 1 1 1 1 RAM 1 1 1 1 1 1 1 1
A15 … A12 A11 A10 A9 A8 A7 … A4 A3 … A0 1 1 0 1 1 1 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 000 1111 0 000 1111 0000 1111 0000 1111
(3)2K×4位 × 位 64KB 64片 9根 片 根 2K×8位 2片 → 2K ×32=64KB, 2片× 32=64片 × 位 片 片 片
片内地址寻址2K=211,片内地址寻址将用去 根线 片外译码线 片内地址寻址将用去11根线 片外译码线20- 11 = 9根 片内地址寻址 片内地址寻址将用去 根线,片外译码线 根
5．7 习图 为由 片静态 ． 习图5-3为由 片静态RAM组成的微机系统存储器，计 为由2片静态 组成的微机系统存储器， 组成的微机系统存储器 算此时芯片#1和芯片 地址范围和各自的存储总容量。 和芯片#2地址范围和各自的存储总容量 算此时芯片 和芯片 地址范围和各自的存储总容量。
答：两片存储器不能相互冲突 #1（A13A12必须为 1）4KB （ 必须为0 ） 必须为 01 0000 0000 0000－01 1111 1111 1111即1000－1FFFH － 即 － #2（A13A12A11必须为 ）2KB 必须为100） （ 必须为 10 0000 0000 0000－10 0111 1111 1111即2000－27FFH － 即 －
EPROM范围：FD000H-FDFFFH 范围： 范围 RAM范围：A11=0时，F9000H-F97FFH 范围： 范围 时 A11=1时， F9800H-F9FFFH 时
习题5.5 习题
使用6116、2732和74LS138译码器构成一个存储容量 、 使用 和 译码器构成一个存储容量 ），8KB RAM 为12KB的ROM（00000H-02FFFH）， 的 （ ）， （03000H-04FFFH）的存储系统。系统地址总线 位， ）的存储系统。系统地址总线20位 数据总线8位 数据总线 位。
习题5.4 习题
某一存储器系统如图5-2所示 回答他们的存储容量 某一存储器系统如图 所示,回答他们的存储容量 所示 是多少?RAM和存储器 和存储器EPROM地址范围各是多少 地址范围各是多少? 是多少 和存储器 地址范围各是多少
A11 A0-A10 A0-A10
A0-A10→211 →2KB →6116
(1)64K×1位 × 位 256KB 32片 4根 片 根 64K×8位 8片 → 64K ×8位 ×4=256KB→8片× 4=32片 × 位 片 位 片 片
片内地址寻址64K=216,片内地址寻址将用去 根线 片外译码线 片内地址寻址将用去16根线 片外译码线20-16=4 片内地址寻址 片内地址寻址将用去 根线,片外译码线
见P69页，一个总线周期最少需要 个T状态 页 一个总线周期最少需要4个 状态 T状态的周期：T=1/5MHz=0.2µS 状态的周期： 状态的周期 一个总线周期=4× 一个总线周期 ×T= 4× 0.2µS= 0.8µS × 由于指令MOV [2001H],AX存放在 存放在1000H:2000H开始的 个单元中 且是偶 开始的4个单元中 由于指令 存放在 开始的 个单元中,且是偶 地址开始,因此 因此CPU在读指令机器码是是“字对准”的,读一个字只需要一 在读指令机器码是是“ 地址开始 因此 在读指令机器码是是 字对准” 读一个字只需要一 个总线周期,读 个字 个单元)需要 个总线周期.。 个字(4个单元 需要2个总线周期 个总线周期 读2个字 个单元 需要 个总线周期 。 • 但是在执行指令 但是在执行指令MOV [2001H],AX时，是将 中的数送到 ：2001H开 中的数送到DS： 时 是将AX中的数送到 开 始的存储器单元中，属于非规则存储，因此需要分2个总线周期才能将 始的存储器单元中，属于非规则存储，因此需要分 个总线周期才能将 AX中的数据送到 ：2001H开始的 个存储器单元中 中的数据送到DS： 开始的2个存储器单元中 中的数据送到 开始的 • 因此包括取指令和执行指令共需要 个总线周期 因此包括取指令和执行指令共需要4个总线周期 • 从取指令到执行指令最少需要多少时间 ×0.8µS=3.2µS 从取指令到执行指令最少需要多少时间=4× • • • •
A19… A16 A15 … A12 A11 A10 A9 A8 A7 … A4 A3 … A0 1# ROM 0 0 0 0 0 0 0 0 0 0 0 0
0 2# ROM 0 Y1 0 3# ROM 0 Y2 0
Y0
0 0 0 0 0
0 0 0 0 0
Hale Waihona Puke 0 0 0 0 00 0 0 0 0
0 0 0 0 0
习题5.2 习题
• 现有一种存储芯片容量为 现有一种存储芯片容量为512×4位,若要它组成 × 位 若要它组成 4KB的存储容量 需要多少这样的存储芯片 每 的存储容量,需要多少这样的存储芯片 的存储容量 需要多少这样的存储芯片?每 块芯片需要多少寻址线(片内寻址 片内寻址)?而 块芯片需要多少寻址线 片内寻址 而4KB存储 存储 系统需要多少寻址线? 系统需要多少寻址线 解答: 解答 512×4位的芯片2片→ 512×8位的 组(4片)→ × 位的芯片 片 × 位的2组 片 位的芯片 位的 1K×8 →4 ×4=16片 片 × (1)需要 片512×4位可以组成 需要16片 位可以组成4KB的存储容量 需要 × 位可以组成 的存储容量 (2)512=29需要 根地址线片内寻址 需要9根地址线片内寻址 (2) 4KB=212,系统需要 根寻址线 系统需要12根寻址线 系统需要
习题5.3 有一个 有一个2716（2K）EPROM芯片的译码电路， 芯片的译码电路， 习题 （ ） 芯片的译码电路 如图所示，请计算该芯片的地址范围。 如图所示，请计算该芯片的地址范围。
A11 A12 A13 A14 A15
A B C G1 G2A G2B
Y0 Y1
74LS138
A10 A9 A8 A7 … A4 A3 … A0
1 1 1 0 0 0 0
0 1 1 0 0 1 1
1 0 1 0 1 0 1
1 0 1 0 1 0 1
1 0 1 0 1 0 1
0 000 1111 0 000 1111 0 000 1111 0 000 1111
0000 1111 0000 1111 0000 1111 0000 1111
设计图1 设计图
设计图2 设计图
习题5.6 习题
• 8086CPU执行 执行MOV [2001H],AX指令 从取指令到执行指令最 指令,从取指令到执行指令最 执行 指令 少需要多少时间?设时钟频率为 设时钟频率为5MHz,该指令机器码为 个字 该指令机器码为4个字 少需要多少时间 设时钟频率为 该指令机器码为 存放在1000H:2000H开始的 个单元。 开始的4个单元 节,存放在 存放在 开始的 个单元。 解答： 解答：
1# RAM 0 0 0 0 0 0 1 1 0 0 0 0
0 2# RAM 0 Y3 0 3# RAM 0 Y4 0 4# RAM 0 Y4 0
Y3
0 0 0 0 0 0 0
0 0 0 0 0 0 0
0 0 0 0 0 0 0
0 0 0 0 0 0 0
0 0 0 1 1 1 1
1 1 1 0 0 0 0
0 0 0 1 1
0 000 0 1 1 1 1 1111 1 0 0 0 0 0 000 1 1 1 1 1 1111 0 0 0 0 0 0 000 0 1 1 1 1 1111
0000 1111 0000 1111 0000 1111
A19… A16
A15 … A12 A11 A10 A9 A8 A7 … A4 A3 … A0
解答: 解答
芯片 片外译码线(20根地址 根地址) 存储系统容量 多少芯片 片外译码线 根地址 (1)512×4位 × 位 16KB 64片 11根 片 根 512×8位 2片 → 1K ×8位 4片→16 ×4片=64片 × 位 片 位 片 片 片
片内地址寻址将用去9根线 片外译码线20-9= 11根 片内地址寻址512=29,片内地址寻址将用去 根线 片外译码线 片内地址寻址 片内地址寻址将用去 根线,片外译码线 根
5．8用二片 ×8 b的静态 ． 用二片 用二片8K× 的静态 的静态RAM芯片 芯片6264组成的 位 组成的8位 芯片 组成的 微机系统的存储器电路如习图5-4所示 所示， 微机系统的存储器电路如习图 所示，试计算芯片 6264#1和#2的地址范围以及存储器的总容量。 的地址范围以及存储器的总容量。 和 的地址范围以及存储器的总容量
第5章 内存储器及其接口习题 章 解答
习题5.1 习题
• 用下列芯片构成存储系统 需要多少RAM 用下列芯片构成存储系统,需要多少 需要多少 芯片?需要多少位地址作为片外地址译码 需要多少位地址作为片外地址译码? 芯片 需要多少位地址作为片外地址译码 设系统为20位地址线 采用全译码。 位地址线,采用全译码 设系统为 位地址线 采用全译码。 (1)512×4位RAM构成 构成16KB的存储系统 的存储系统; × 位 构成 的存储系统 (2)1024×1位RAM构成 构成128KB的存储系统 的存储系统; × 位 构成 的存储系统 (3)2K×4位RAM构成 构成64KB的存储系统 的存储系统; × 位 构成 的存储系统 (1)64K×1位RAM构成 构成256KB的存储系统 的存储系统; × 位 构成 的存储系统
2716
CS
&
∶ A19
Y6 Y7