基于CPLD 的三相晶闸管数字移相触发器设计

数字相控触发电路的原理
三相晶闸管数字触发电路六路脉冲关系如图 1 所 示 1 。当交流输入端 1、2、3 按顺相序排列时（例如 U、 V、W 顺序） ，六个晶闸管的脉冲按VT1 VT2 VT3 VT4 VT5 VT6的顺序；反之，当 1、2、3 按逆相序排列（如 U、W、V） ，脉冲按VT1 VT6 TV5 VT4 VT2 VT3的顺 序，相位都依次相差 60°。实际上就是要求触发脉冲按照 图 1 中右半图所示的顺序排列。其中的 U+等代表以 U 相 正半周作为同步信号得到的脉冲（即与 U 相连接的桥臂
组成降压电路，同时具有滤波功能，
可以防止电网电压存在缺口影响同步信号。虽然滤波电 路将电压信号延迟了 °角，但延迟后的两路信号接到光 耦两个输入端，这样就变成两路电压信号相减，相当于 某相的线电压，这样将光耦输出信号的相位又提前 30°， 因此六路输出电压信号的相位与电网电压相位的差值为 ＝30 ～ °， 可通过调整 般取 30°左右即可。
1、 2 和 1 的参数来改变，一
由于光耦输入的单向性，使得每个光耦输出的信号 都为输入端电压的正半周形成的方波信号，其中有三路 分别对应 U、V、W 三相电压正半周的相位，另外三路 对应其负半周的相位。六路同步信号进入 CPLD 后，对 六路同步信号产生的脉冲进行组合，作为各路触发脉冲 的同步信号。 各晶闸管的驱动脉冲的同步信号如图 4 所示。
46
加热设备
为计数器的复位信号（低电平复位） ，当 CNM256 的输入 由“0”变“1”时，计数器开始计数；记数到 255 时， CNM256 计数器输出进位窄脉冲信号， 同时自动清零。 进 位窄脉冲信号输入到 T 触发器，由于 T 端接高电平“1” 信号， 所以在进位脉冲的上升沿开始， 触发器输出高电 T 平，此高电平又将计数器复位，以便于下个脉冲到来时 能重新计数。
中触发脉冲的实现
由于光耦的导通关断不是瞬时完成的，而且开通电 压需要有一定的阀值，并不是在输入电压为零的时刻立 即导通，所以输出的同步信号不是理想的方波信号，在 1 图 3 的接法中光耦输出方波的占空比> ，如图 5 中上方 2 两路波形。 在 CPLD 中如果分别对六路同步信号进行计数，就 要重复使用六路脉冲模块，这样造成资源的浪费。为节 省 CPLD 资源，可利用光耦输出波形的性质，将同相电 压产生的两路同步信号分别取反后相或，就能将两路信 号合成一路，如图 5 最下一路的波形所示。产生触发脉 冲后再进行脉冲分离，这样只需使用 3 路模块即可。
收稿日期：2004-05-03；修回日期：2004-06-08 作者简介：张均华 （1979- ） ，男，山东省烟台市人，在读硕士生； 肖国春 （1965- ） ，男，副教授，四川华蓥市人，主要 研究方向为电力电子技术应用及谐波抑制与无功补偿.
45
加热设备
相序自适应功能的实现
为了得到触发脉冲的移相角，即确定触发脉冲相对 于输入电压的位置， 必须从三相交流电源引入同步信号。 传统的做法是从电源侧通过三个变压器得到各相的同步 信号，这样就增加了系统的成本，并且安装也不方便。从 图 1 可以看出 VT4、 6和 VT2晶闸管的 K 极分别连到交 VT 流电源的三相端，因此可以从数字触发器的六路脉冲输 出端子中与 VT2、 4和 VT6三路的 K 极相连的三个端子 VT 引入电压信号作为同步信号（图 2） ，使用光耦进行电压 隔离，这样就不需要同步变压器，不仅节省成本，而且 还可以实现相序自适应功能。 同步电路的具体原理见图 3。 这里以其中的一相为例 说明。 1、 2和
参考文献： [ 1] 王兆安，黄 俊. 电力电子技术 [M]. 北京：机械工业出版 社，2000. [ 2] 黄正瑾，徐 坚，章小丽，等. CPLD 系统设计技术入门与 应用 [M]. 北京：电子工业出版社，2002.
47
本文所设计的数字触发电路的系统结构如图 2 所示。 控制电压经过压频转换得到的脉冲作为计数脉冲（电压 越高得到脉冲的频率也越高） ，在 CPLD 中使用固定位 数计数器对其计数来控制触发脉冲的移相角，脉冲频率 越高计数器计数时间就越短，移相角就越小，这样通过 控制电压的变化来实现脉冲的移相，移相角的范围约为 0 ～ 150°。图 2 中的外部时钟用来控制脉冲的宽度。仿 真软件使用的是 MAXPLUS II 软件，CPLD 选用 Altera 公司的 MAX7064S 芯片 2 。
1
《工业加热》 第
卷
年第
期
假设 1、2、3 按照 U、V、W 正相序排列，则六个 晶闸管的脉冲按 VT1－ VT2－ VT3－ VT4－ VT5－ VT6的 顺序；如果 1、2、3 按照 U、W、V 逆相序排列，则六 个晶闸管的脉冲应该按 VT1－ VT6－ VT5－ VT4－ VT2－ VT3的顺序， 与正相序 U、V、 排列时相比，相当于VT2 W 和 VT6、VT5和 VT3调换位置，即输入端 2 和 3 互换了位 置，图 4 中的脉冲分配关系正好与之相符。 因此无论三相输入端 1、2、3 如何排列，各晶闸管 双脉冲的同步信号都能得到正确排列，触发脉冲依然可 以正确组合，六个晶闸管的导通顺序可以自动得到排列， 从而实现了相序自适应功能。
CPLD 中脉冲形成电路主要由 3 路相同的模块组成， 如图 6 所示。 每路模块中包含同步信号组合电路、 PPL 子 模块和 WPL 子模块，3 路模块产生的脉冲送入脉冲分配 模块中进行脉冲组合，最后送往外电路进行隔离放大。 子模块 PPL 有两路输入信号，一是两路同步信号的 组合而成的信号，另外一路是控制电压经过压频转换得 到的计数脉冲 CLKFC。PPL 中含有 256 位的计数器，它 以输入的同步信号为基准，对 CLKFC 脉冲进行计数，这 样即可得到移相角。PPL 的输出信号送入 WPL 模块，作 为 WPL 的计数基准。 从图 7 可以看出，PPL 子模块主要是由一个 T 触发 器和一个带进位的 256 位的计数器构成。 同步信号由 INPUT 输入，脉冲信号由 CLK 端输入。INPUT 信号作为 T 触发器的复位信号，INPUT 信号低电平时，T 触发器输 出“0”电平。T 触发器的输出取反后与 INPUT 相与, 作
加热设备
《工业加热》 第
卷
年第
期
基于 CPLD 的三相晶闸管数字移相触发器设计
张均华，肖国春，徐 锋，王兆安
（西安交通大学，陕西 西安 710049） 摘要：介绍一种应用于三相晶闸管整流或逆变电路的数字移相触发电路，该电路以 CPLD 为核心，产生的触发脉冲稳定性好，可靠 性高；同时不需要同步变压器，实现了相序自适应。 关键词：晶闸管；数字移相触发器；自适应；相序 中图分类号：TP2 文献标识码：A 文章编号：1002-1639(2004)05-0045-03 Ａ Ｄｉｇｉｔａｌ Ｐｈａｓｅ－ｓｈｉｆｔｅｄ Ｔｒｉｇｇｅｒ Ｃｉｒｃｕｉｔ＇ｓ Ｄｅｓｉｇｎ Ｂａｓｅｄ Ｏｎ ＣＰＬＤ ZHANG Jun-hua, XIAO Guo-chun, XU Fen, WANG Zhao-an （Xi'an Jiaotong University, Xi'an 710049, China） ：A digital phase-shifted trigger circuit is introduced in the paper, which can use for three-phase thyristor rectification and inverter circuit. The circuit works around the programmable logic device, and produces high stabile and dependable trigger pulses. Meanwhile, it needn't the synchronizing transformers and realizes the self-adapting function of phase sequence. ：thyristor ；digital phase-shifted trigger ；self-adapting；phase sequence
结
论
通过实验证明，该相控数字触发电路简单可靠，产 生脉冲的对称性好，抗干扰能力强，在电网电压存在缺 口的情况下也能正确的产生触发脉冲。该电路已成功应 WPL 子模块的主要部分是一个 32 位的计数器， 它的 作用是以模块 PPL 的输出信号作为基准，通过对外部时 钟输入的脉冲 CLKW（频率为 30 kHz）计数来控制触发 脉冲的宽度。调整计数器的位数或者调整外部时钟的频 率可以改变触发脉冲的宽度。另外由于每路模块的同步 信号都是由两路同步信号合成的，所以对形成的脉冲还 需要进行分离，以得到对应各自同步信号的脉冲。WPL 用到三相不可逆直流电机调速系统中，并取得良好的实 验结果。
PPL 的输入输出仿真波形如图 8 所示。可以看出模 块 PPL 的作用是得到触发脉冲相对于同步信号的角度 ， 其输出波形为输入信号每个周期中 角之后的部分。 实验测得相邻两路脉冲间最大间隔约为 3.4 ms, 最小 约为 3.2 ms，最大不对称角度约为 1.3° （这主要与电网电 压的不对称度有关） 。
《工业加热》 第
的输入输出仿真波形如图 9 所示。
卷
年第
期
脉冲分配模块的作用是按照图 4 中所示的脉冲分配 关系对脉冲进行组合， 形成六个晶闸管的双触发脉冲， 送 往脉冲隔离放大电路。
实验结果
实验中 CPLD 使用 Altera 公司的 EPM7064S 芯片， 压 频转换器采用 CD4046 芯片， 光耦使用 TLP521， 隔离放大 电路使用反激式变换电路，脉冲变压器的变比为 2∶1。 实验获得的 CPLD 输出脉冲如图 10 所示。U ＋表示 与 W 相电压相连的桥臂中的上桥臂的晶闸管的触发脉 冲，对应关系如图 1。实验中将输入端分别按正序和逆 序排列，得到的脉冲关系都如图 10 所示，可以看出该电 路具有相序自适应功能 （实验中使用示波器的型号为 Agilent 54621 A，由于该示波器是双通道的，测量时以 U＋ ， 最后组合而成） 。