基于dds的实用信号源的设计与制作 完美版
基于DDS技术的信号源设计与实现_彭文标
表 ３ ＡＤ９８５２ 的控制寄存器
－ ２７２ － ３６０元 ／ 年 邮局订阅号： ８２－９４６
图 ４ ＢＰＳＫ 子程序流程图 图 ４ 为 ＢＰＳＫ 输出是的子程序流程图， 首先根据需要设置 ＡＤ９８５２ 的控制寄存器， 然后 设 置 载 波 信 号 的 频 率 控 制 字 、两 个 相位调节字， 将待调制数据送入 ＡＤ９８５２ 的 ２９ 脚， 最后， 待更新 时钟作用后， 电路就输出 ＢＰＳＫ 信号。
基金项目：谐波信号处理与谐波电能精确计量研究 湖 北 省 自 然 科 学 基 金 （２００６ＡＢＡ２０２）
中（并 行 地 址 为 １ＦＨ） 的 三 位 工 作 模 式 设 置 位 进 行 选 择 ， 设 置 方 式如表 １ 所列。
《Ｐ ＬＣ 技术应用 ２００ 例》
邮局订阅号： ８２－９４６ ３６０ 元 ／ 年 － ２７１ －
题。ＡＤ９８５２ 采用 ３．３Ｖ 供电， 和单片机之间应设置一电平转换电
路 ； 参 考 时 钟 可 以 单 端 输 入 ， 也 可 以 差 分 输 入 ， 当 ＤＩＦＦ／ＳＩＮＧＬＥ
ＳＥＬＥＣＴ（ｐｉｎ６４）为 高 电 平 时 ， 应 该 采 用 差 分 输 入 ， 当 ＤＩＦＦ／ＳＩＮ－
技 ＧＬＥ ＳＥＬＥＣＴ 为低 电平时， 应该采用单端输入； ＡＤ９８５２ 采用高
Ｎ 时， 输出的信号频率为 ｆｏｕｔ＝ＦＴＷ＊ｆｓｃ／２Ｎ。
系 统 时 钟 下 输 出 频 率 的 精 度 可 达 ０．０７Ｈｚ； 可 进 行 ｓｉｎ（ｘ）／ｘ 校 正 ；
理论上， ＤＤＳ 的最高 输 出 频 率 可 达 参 考 源 频 率 的 一 半 。 当 具有良好的动态性能， 在 １００ＭＨｚ 输出时， ＤＡＣ 输出的抑制寄生
５ 结束语
基于DDS芯片的信号源设计_张美仙
DAC输出 , 在输 出端输 出正 弦波 (0X0002输 出三 角波 , 0X0028
输出方波 )。 其流程图如图 3所示 。
益。
图 4 CY7C68013 与 FPGA的连接方式
进行 FPGA逻 辑 设计 时 , 重 点 在 于 AD9833 的 时 序 控制 ,
AD9833时序特性的仿真图如图 5所示 。 FSYNC引脚是 使能引
进行串行数据传输时当fsync在sclk高电平时被置低在16个sclk的下降沿将配置数据送到ad9833的移位寄存器在第16个sclk的下降沿将fsync高当然也可以在fsync置低后连续加载多个16位数据仅在最后一个数据的第16个sclk的下降沿时将fsync图5ad9833串行时序的仿真图24放大器模块ad9833产生的正弦波和三角波信号幅值为065v方波输出幅值为33v要想实现调幅功能需要将ad9833的输出信号接入下一级放大电路中
(2)
式中 :fclk为时钟频率 ;M为频率字 ;PHASEREG为相 位字 。
该设计中采用 25MHz晶 振为 AD9833提供主频 时钟 , 比如
要产生一个 20 kHz, 相位偏移为零的正弦波信号 , 通过式 (1)可
以计算出频 率字 M=0X346DC.该 设计中 选用 了 AD9833 的频
第 9期
张美仙等 :基于 DDS芯片的信号源设计
55
率字 , 2个 12位的相位寄存器用来存放相位字 。 控制字 根据控
制寄存器相应位 的功 能就 可以得 到 , AD9833的 输出 频率 和相
位可以分别通过式 (1)和式 (2)得到 :
fout=(M×fclk)/228
(1)
Pout=(2π ×PHASEREG)/4096
基于DDS的信号源设计
器以及低通滤波器。基本原理如图１所示。
频
率 控 制 字 Ｋ
相 位 累 加
器
正 弦 表 查
表
Ｄ ／Ａ 转 换 器
低
通 滤 波
输 出
器
参考时钟
图1 DDS原理框图 ＤＤＳ系统的核心是相位累加器，在采样 时钟信号ｆｃ的控制下，通过由频率控制字控 制的相位累加器输出相位码，即每来一个时 钟信号ｆｃ，相位累加器的输出就增加一个相 位增加量，相位累加器按频率控制字Ｋ产生 信号数字化拟合所需的线性相位取样值，对 波形存储器寻址，将存储于只读存储器的波 形量化采样后，数据值按一定的规律读出， Ｄ／Ａ转换器将数字量形式的波形幅值转换 成所要求合成频率的模拟量形式信号，经过 低通滤波器滤除不需要的频率分量，以输出 频谱纯净的正弦波信号。 频率控制字Ｋ和时钟频率ｆｃ共同决定Ｄ ＤＳ输出信号的频率，二者之间关系满足下 式，式中ｆｃ为参考时钟，Ｋ为频率控制字，ｆ０ 为输出频率。
图3 AD9851并行工作方式时序图
32
数字技术与应用 Ｄｉｇｉｔａｌ ｔｅｃｈｎｏｌｏｇｙ ａｎｄ ａｐｐｌｉｃａｔｉｏｎ
图4 AD9851串行工作方式时序图
完成全部４０位控制数据的输入，此后ＷＬＫ 信号的边沿无效。当ＦＱ－ＵＤ上升沿到来之 际４０位数据会从输入寄存器被写入频率和 相位控制寄存器，更新ＤＤＳ的输出频率和相 位，同时把地址指针复位到第一个输入寄存 器，等待着下一组新数据的写入。并行模式 时序如图３所示。
在串行工作模式下，数据由Ｗ－ＣＬＫ的 上升沿同步，通过２５脚Ｄ７，从低到高逐位 输入４０位数据（Ｗ０～Ｗ３９），其中Ｗ０～Ｗ３ ２为频率调节位，对应频率调位是从低位到 高 位 。全 部 输 入 完 后 ， 在 Ｆ Ｑ － Ｕ Ｄ 上 升 沿 的 作用下，将４０位数据送入ＤＤＳ核心，并启动 ＡＤ９８５１按设置的频率输出，工作时序如图 ４所示。
基于DDS信号源的设计
基于DDS信号源的设计DDS信号源的原理是利用数字方式产生一个周期信号波形，并通过数字-模拟转换器（DAC）将其转换为模拟信号。
它的优势在于可以通过改变相位累加器的步进值和相位增量，来改变产生的信号的频率和相位，从而实现频率和相位可调的模拟信号产生。
相位累加器是DDS信号源的核心部件，它通过控制相位累加器的步进值和相位增量来调节信号的频率和相位。
相位累加器一般是一个计数器，每次计数器增加一个固定的步进值，通过改变步进值的大小可以改变信号的频率（频率=步进值/时钟频率）。
相位增量调节器的作用是用来调节相位的改变速度，可以让信号的相位增加或减小。
数字-模拟转换器是将数字信号转换为模拟信号的设备，它可以将DDS产生的数字信号转换为精确的模拟信号。
数字-模拟转换器的精度决定了模拟信号的质量，一般来说，越高的精度对应着更好的模拟信号质量。
时钟系统是DDS信号源的基本组成部分，它提供一个稳定的时钟信号用于控制相位累加器的计数和相位增量的调节。
时钟的稳定性和精确性对信号生成的质量有着重要的影响。
控制单元是DDS信号源的控制中心，它通过用户输入的指令来控制相位累加器和相位增量调节器的参数，从而实现对信号频率和相位的调节。
控制单元一般由微处理器或可编程逻辑器件实现，可以通过用户界面或计算机软件进行控制。
基于DDS信号源的设计在很多领域都有广泛的应用。
其中，最常见的应用是在仪器仪表领域，如信号发生器、频谱分析仪等。
基于DDS信号源的设计可以实现任意频率和相位的信号生成，对于信号的精确度和稳定性要求较高的仪器仪表有着很好的适用性。
此外，基于DDS信号源的设计还可以应用于通信系统、声音合成、音频处理等领域。
在通信系统中，可以利用DDS信号源生成载波信号，进行频率和相位调制，实现高质量的数字通信。
在声音合成和音频处理中，可以通过DDS信号源生成模拟音频信号，实现音乐合成、音色变化等功能。
总之，基于DDS信号源的设计是一种灵活、高精度的数字信号生成技术，具有广泛的应用前景。
基于dds技术的信号源设计
基于dds技术的信号源设计
基于DDS技术的信号源设计是一种数字式信号源的设计方法，它使用数字信号处理技术来产生高精度、高稳定性、高分辨率的信号。
DDS技术的核心是一个数字信号发生器，它通过对一个频率相位累加器的控制来产生一个可编程的、精确的、高速的信号。
DDS技术的主要优点包括频率和相位的可编程性、高稳定性、低相位噪声以及高动态范围。
在一个基于DDS技术的信号源中，通常包含一个频率相位累加器、一个数字控制振荡器、一个数字信号处理器、一个数模转换器以及一个模拟输出放大器。
其中，频率相位累加器是DDS技术的核心部分，它通过不断累加自身的相位来产生一个可编程的数字信号。
数字控制振荡器用于控制频率相位累加器的频率和相位，数字信号处理器用于对输出信号进行数字信号处理，数模转换器用于将数字信号转换为模拟信号，模拟输出放大器用于放大输出信号并将其输出到外部设备中。
在设计一个基于DDS技术的信号源时，需要考虑信号源的输出频率范围、分辨率、稳定性和相位噪声等指标。
同时，还需要考虑功耗、芯片面积和成本等因素。
为了满足这些要求，设计人员需要选取合适的数字信号处理器、数模转换器和模拟输出放大器，并进行精确的信号源校准和测试。
总的来说，基于DDS技术的信号源设计是一种高精度、高稳定性、高分辨率的数字信号源设计方法，它具有广泛的应用领域，包括通信、雷达、医学成像等。
基于DDS技术的实用信号源的设计
基于DDS技术的实用信号源的设计作者：许娜芬江武志来源：《电子世界》2013年第06期【摘要】为设计和实现能产生正弦波和方波的信号源，文中以DDS技术为基础，采用直接数字频率合成芯片AD9850作为频率合成器的信号源设计方案。
其中信号频率可达到1Hz程控步进，幅度程控步进为100mV。
文中给出了系统的主要原理框图、硬件电路图以及软件程序图，并给出了系统测试结果和误差分析。
【关键词】DDS；AD9850；幅值调制；正弦波；方波1.引言在通讯、电子测量、电视广播、雷达、遥控遥测、导航等领域都需要在一定频率范围内产生符合质量要求的频率信号。
随着电子技术的发展，人们对信号源的频率精确度和频率稳定度以及其他方面的要求越来越高[1-2]。
目前，产生一定频率的信号一般是采用频率合成技术，随着技术的发展，频率合成器应运而生，这是实现频率合成技术的电路系统。
而直接数字频率合成技术（Direct Digital Frequency Synthesis.简称DDS）频率转换速度快，频率分辨率精度高，被广泛使用。
有王学凤等人使用DDS芯片的信号源设计[3]；有袁辉使用AD9854和FPGA基于DDS理论设计并实现了多模式多波形雷达信号源[4]；有刘健余等设计的基于DDS和PLL 的Chirp超宽带信号源[5]等。
DDS技术在各个领域的应用越来越多，越来越广。
本系统设计制作一个能够产生正弦波和方波的信号源。
其中要求信号频率在20Hz到20KHz的范围内实现程控步进，步长1Hz，幅度则要求在100mV到3V间实现步长为100mV 的程控步进，而方波的占空比要在2%到98%间可实现步长为2%的程控调整，且要求波形性能良好。
综合以上因素，可知本系统的核心是在于波形的产生（包括频率和占空比的程控）以及幅度的程控。
2.DDS芯片AD9850简介要产生一定频率的信号源，有多种实现方法，如采用像8038这样的函数信号发生器，或者是利用锁相环的跟踪和滤波作用将频率锁定在所需要的谐波分量或者组合频率分量中[1]。
基于dds技术的信号源设计
基于dds技术的信号源设计DDS技术是目前广泛应用于数字信号处理和通信的核心技术之一。
基于DDS技术的信号源设计可以实现高精度、高稳定性、高灵活性和低噪声等优异的性能，因此在无线通信系统、卫星通信、雷达系统、测量仪器等领域得到了广泛应用。
一、DDS技术简介DDS全称Direct Digital Synthesis，即直接数字合成技术。
它是一种基于数字信号处理技术和先进的ASIC、FPGA和DSP技术的数字频率合成器。
数字频率合成技术是一种通过数字计算实现频率合成的技术，它克服了传统的模拟频率合成器存在频率稳定度和相位噪声等问题。
二、基于DDS技术的信号源设计基于DDS技术的信号源设计主要包括两个方面，即DDC和DUC。
1.DDCDDC全称Digital Down-Converter，即数字下变频器。
它是一种基于DDS技术实现的数字信号处理器件，能够将高频率信号数字化并进行数字信号处理，提取出信号中的基带信号或低通信号。
通常采用FPGA或DSP为核心芯片，通过数字计算、滤波、放大等步骤实现信号处理功能。
2.DUCDUC全称Digital Up-Converter，即数字上变频器。
它是一种基于DDS技术实现的数字信号处理器件，能够将基带信号或低通信号进行数字信号处理，并将其变换到高频率，形成高频信号。
通常采用FPGA或DSP为核心芯片，通过数字计算、滤波、放大等步骤实现信号处理功能。
三、基于DDS技术的信号源设计的优势基于DDS技术的信号源设计比传统的信号源设计具有许多优势：1.高精度：DDS技术采用数字计算的方式实现信号合成，能够实现非常高的频率精度和相位精度，使得合成的信号具有非常高的精度。
2.高稳定性：DDS技术能够对合成信号的频率、相位和幅度等参数进行精确控制，使得信号具有非常高的稳定性，不会因为环境温度或供电电压等因素的变化而导致信号出现偏差。
3.高灵活性：DDS技术能够实现任意的信号合成，使得用户能够非常灵活地产生各种形式的信号。
基于DDS技术的实用信号源的设计
方波 的信 号源 。其 中要 求信 号频 率在 ２ ０ ｔ ｔ ｚ 到 ２ ０ Ｋ Ｈ ｚ 的范 围内实 现程控步进 ，步长１ ｎ ｚ ，幅度 则要求在 ｌ Ｏ Ｏ ｍ Ｖ ￣ Ｊ ３ Ｙ 间实现步长为 ｌ Ｏ Ｏ ｍ Ｙ 的程控 步进 ，而方 波 的占空 比要 在２ ％ 到９ ８ ％ 间可实现 步长为２ ％ 的程控调整 ，且要求波 形性能 良好 。 综合 以上 因素 ，可知本 系统 的核 心是在于波形 的产生 （ 包 括频率和 占空 比的程控 ）以及幅度 的程 控 。
Ａ Ｄ ９ ８ ５ ０ 的Ｒ Ｏ Ｍ 中 已预先 存入 正弦 函数 表 ，其包含 一个 正弦波周 期的数字幅度信 息 ， 每 一个 地址 对应 正弦 波 中０ ３ ６ ０ 。 范 围的 一个 相 位 点 。 查 询 表 把 输 入 地 址 的 相 位 信 息 映 射
，： ＝ 生
２ ０
２ ． Ｄ Ｄ Ｓ 芯片Ａ Ｄ ９ ８ ５ ０ 简介
１ ０ ０
ｌ ０ Ｏ ． Ｏ
２ ． ０ ０ ０ ０ ３ ． ０ ０ ０ ０
Ｏ ． １ ０ ０ ０ １ ． ０ ０ ０ ０ ２ ． ０ ０ ０ ０ ３ ． ０ ０ ０ ０ ０ ． １ ０ ０ ０ １ ． ０ ０ ０ ０ ２ ． ０ ０ ０ ０ ３ ． ０ ０ ０ ０
【 关键 词】ＤＤ Ｓ ；Ａ Ｄ９ ８ ５ ０ ；幅值调制 ；正弦波；方 波
１ ． 引 言
在通讯 、电子测量 、电视广 播、雷达 、遥 控 遥测 、导航 等领域都 需要在一定 频率范 围内 产 生符合质量 要求 的频 率信号 。随着电子技术 的发展 ，人们对信号源 的频率精确 度和频率稳 定度以及 其他方面的要求越来越 高 。 目前， 产 生 一 定频 率 的信 号 一般 是 采用 频 率合 成技 术，随着 技术的发展 ，频率合成器 应运而生 ，
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
摘要
信号发生器是一种能产生标准信号的电子仪器，是工业生产和电工、电子实验室中经常使用的电子仪器之一。
本文采用分立元器件设计了可输出正弦波和脉冲波的信号发生器，介绍了信号发生器的工作原理、电路参数计算方法、电路仿真结果，并进行了电路制作。
所设计的信号发生器由振荡电路、稳幅电路、正弦波调幅电路、电压比较电路、脉冲波调幅电路组成。
采用RC振荡方式产生振荡信号，通过二极管IN4148和运放TL082实现振荡信号稳幅，调幅之后输出正弦波信号，再经电压比较器和调幅电路实现脉冲波的占空比和幅度的变化。
采用了多级电阻和多级双联电位器实现频率的分段和步进。
本文设计的信号发生器具有结构简单、成本低、体积小等特点，经仿真和实际电路制作验证，其产生的正弦波和脉冲波频率、占空比、信号幅度可调，频率步进5Hz，矩形波可步进调整占空比, 不影响频率, 步长小于1%, 波形有较好的边沿特性。
关键词：信号发生器；频率歩进；占空比
一、实用信号源的设计和制作任务
在给定±15V电源电压条件下，设计并制作一个正弦波和脉冲波信号源。
二、要求
1．基本要求
（1）正弦波信号源
①信号频率：20Hz～20kHz步进调整，步长为5Hz
②频率稳定度：优于10-4
③非线性失真系数≤3%
（2）脉冲波信号源
①信号频率：20Hz～20kHz步进调整，步长为5Hz
②上升时间和下降时间：≤1μs
③平顶斜降：≤5%
④脉冲占空比：2%～98%步进可调，步长为2%
（3）上述两个信号源公共要求
①频率可预置。
②在负载为600Ω时，输出幅度为3V。
③完成5位频率的数字显示。
2．发挥部分
（1）正弦波和脉冲波频率步长改为1Hz。
（2）正弦波和脉冲波幅度可步进调整，调整范围为100mV～3V，步长为100mV。
（3）正弦波和脉冲波频率可自动步进，步长为1Hz。
（4）降低正弦波非线性失真系数。
三、评分标准
项目
得
分
基本要求设计与总结报告：方案设计与论证，理论计
算与分析，电路图，测试方法与数据，结果
分析
50
实际制作完成情况50
发挥部分完成第一项10 完成第二项10 完成第三项 5 完成第四项 5 特色与创新20
四、方案比较
方案一：利用RC文氏桥振荡----稳幅振荡---正弦波调幅----电压比较---脉冲波调幅----整形。
这种方案的优点在于可实现性强、电路结构比较简便，但缺点在于波形精度不高、失真度较大，不能准确的实现设计要求。
方案二：采用单片机最小系统产生波形。
目前，单片机技术已成为电子技术发展中一个重要的方向。
采用单片机的优点在于规模较小成本较低，能通过编程产生多种波形。
但这种方案除了要求完成基本的处理分析外，还需要完成信号的采集外，还需要完成信号的采集、存储、显示等变换工作、这样就影响了系统的速度，增加了系统的干扰，使系统的精度大大降低。
而且采用单片机编程较复杂，需要占用大量的存储单元。
方案三：；利用555定时器
采用555组成的多谐振荡器可以在接通电源后自行产生矩形波，再通过积分电路将矩形波转变为三角波，再经积分网络转变为正弦波。
波形转变框架图
思路
积分器（低通滤波）
积分器波
﹍
方案四：采用直接数字频率合成技术
直接数字频率合成（DDFS ）技术是一种把数字量形式的信号通过DAC 转换成模拟量形式的信号的合成技术，被广泛应用于通信领域。
采用DDFS 的优点在于具有较高的频率分辨率，输出波形毛刺少，可以实现快速频率切换，并且在改变时能够保持相位的连续，很容易实现频率、幅度的数控调制。
采用现场可编门阵列（FPGA ）作为DDFS 的实现器件，外围电路结构简单，编程容易，测试方便，精度高，幅度和频率范围宽，功耗小。
故采纳方案三作为设计的依据。
五、DDS 的基本原理
我们知道，对于正弦信号发生器，它的输出可以用下式来描述：
π2sin(sin out out t
f A t A S ==ω
其中S out 是指该信号发生器的输出信号波形，f out 指输出信号对应的频率。
上式的表述对于时间t 是连续的，为了用数字逻辑实现该表达式，必须进行离散化处理。
用基准时钟clk 进行抽样，令正弦信号的相位：
f out
π2=θ
在一个clk 周期T clk 内，相位的变化量为：
其中f clk 指clk 的频率，对于，可以理解成“满”相位。
为了对进行
多谐振荡器
方波 三角波
正弦波
数字量化，把切割成2N 份，由此，每个clk 周期的相位增量可用量化
值来表述为B 2π
2⋅∆≈∆θθ
且为整数。
与上式联立，可得：
out
2
f
f B N =∆θ
显然，信号发生器的输出可描述为：
)(
θθθθθ-+=⎥⎦⎤
⎢⎣⎡+⋅=+=--B
B Af B B A A S k k N k 11sin Δ1out 2
π2sin )Δsin(其中，指前一个clk 周期的相位值，同样可以得出
k k B 2
π21
1⋅≈
--θθ
由上面的推导可以看出，只要对相位的量化值进行简单的累加运算，就可以得到正弦信号的当前相位值；而用于累加的相位增量量化值决定了信号的输出频率f out ，并呈现简单的线性关系。
直接数字合成器DDS 就是根据上述原理而设计的数字控制频率合成器。
所示是一个基
本的DDS 结构，主要由相位累加器、相位调制器、正弦ROM 查找表和
D/A 构成。
图中的相位累加器、相位调制器、正弦ROM 查找表是DDS 结构中的数字部分，由于具有数控频率合成的功能，又合称为NCO(Numerically Controlled Oscillators)。
DDS 技术原理图：
如图所示，相位增量寄存器（FIR ）寄存频率控制数据，相位累加器完成相位累加的功能，波形存储器存储波形数据的单周期幅值数据，D/A 转换器将数字量形式的波形幅值数据转化为所要求合成频率的模拟量形式信号，低通滤波器滤除谐波分量。
CPU PIR 相位 累加器 地址 寄存器 波形 存储器
D/A 转换 LPF
时钟
Fclk
OUT
六、分部电路设计与仿真（一）、频率控制电路图
（二）、频率显示电路图
此图可完成五位频率显示，显示器从右至左依次为个位、十位、百位、千位、万位。
（三）、频控与频显整体图
仿真结果如下：
电路完成了信号频率20hz~20khz的渐变，步长为5HZ。
（四）、数字信号存储与滤波电路
仿真图如下：
通过对数字信号的写入与存储，可转变为模拟信号，得到正弦波形，但在波形产生中出现了毛刺现象，未能完全消除。
（五）低通滤波电路图
本系统采用了RC低通滤波器，滤除系统的高频部分。
在信号的产生过程中，会有一些高频信号对信号产生干扰，这对系统极为不利，由于系统的频率输出范围为0-15KHZ，所以根据RC滤波器的公式
f=1/2πRC，
将系统的最高频率20KHZ代入f，得到RC的参数。
具体电路图如图所示。
（六）、加法器电路
仿真图如下：
（七）、幅度控制电路
仿真如下：
（八）、方波占空比可调电路
仿真如下：
附录：整体设计电路图。