ARM中断类型及处理方式.
不同CPU中断技术对比专题研究
不同CPU中断技术对比专题研究下面是本小组对不同CPU中断技术的研究列表。
CPU类型包括：ARM，8051和x86。
比较的方向包括：中断源中断申请方式、中断优先级管理方式、中断的处理过程、中断向量等。
1中断源中断申请方式续方式所请求。
EXTINT 寄存器为外部中断配制信号触发方式为电平触发或边沿触发，同时还配制信号触发极性。
为了确认电平中断，由于噪声滤波必须保持EXTINTn引脚上有效逻辑电平至少40ns。
b.外部中断屏蔽寄存器（EINTMASK）EXTMASK[23:4]分别对应外部中断23～4，等于1，对应的中断被屏蔽；等于0，允许外部中断。
EXTMASK[3:0]保留。
c.外部中断挂起寄存器(EINTPEND)中断挂起寄存器INTPND共有32位，前4位保留（因为EINT0—EINT3对应的挂起位在寄存器INTPND中），4~23位对应着一个中断源，当中断请求被响应的时候，相应的位会被设置为1。
在中断服务子程序中可以通过判断EINTPND来判断哪个中断在提起申请。
设都预先指定一个中断向量号，当CPU识别出某个设备请求中断并予以响应时，中断控制逻辑就将请求设备的中断向量号送给CPU，由中断向量号自动地引导到中断服务程序。
中断优先级管理ARM处理器中有7种类型的异常，按优先级从高到低的排列如下：复位异常（Reset）、数据异常（Data Abort）、快速中断异常（FIQ）、外部中断异常（IRQ）、预取异常（Prefetch Abort）、软件中断(SWI)、未定义指令异常（Undefinedinstruction）。
关于各种异常的具体介绍，详见附录2。
1.低优先级中断请求不能打断高优先级的中断服务；但高优先级中断请求可以打断低优先级的中断服务，从而实现中断嵌套。
2.如果一个中断请求已被响应，则同级的其他中断响应将被禁止。
3.如果同级的多个请求同时出现，则按CPU查询次序确定哪个中断请求被响应。
ARM的七种异常类型
ARM7支持六种操作模式：（1）用户模式（usr）：正常的程序执行状态（2）FIQ模式(fiq)：支持数据传送或通道处理（3）IRQ模式(irq)：用于通用的中断处理（4）管理模式(svc)：用于操作系统的保护模式（5）异常模式(abt)：数据或者指令预取异常时进入（6）无定义模式(und)：当无定义指令被执行时进入（7）软件控制，外部中断，异常处理都可以改变操作模式。
大部分的应用程序在用户模式下执行。
其他模式，比如管理模式，在中断、异常服务、或者访问被保护资源时进入。
ARM 的中央寄存器集是16 个用户寄存器R0 – R15。
这些寄存器均是32 位宽度，R0 – R12 没有其他特殊功能，寄存器R13 – R15在CPU中有特殊功能。
R13被用作栈指针（stack pointer,SP）。
R14被称为链接寄存器（link register, LR），当调用一个函数时返回地址被自动保存到链接寄存器，在函数返回时有效。
这使得快速进入和返回“叶”函数（不调用其他函数的函数）成为可能。
如果函数是分支的一部分（即该函数将调用另一个函数），链接寄存器必须入栈（R13）。
R15 是程序计数器（program counter, PC）。
有趣的是，许多指令也可以在R13 – R15中执行，就像它们是标准的用户寄存器。
ARM中断的问题ARM的七种异常类型－－－－－－－－－1> 复位异常2> 数据访问中止异常3> 快速中断请求异常4> 一般中断请求5> 预取指令异常6> 软件中断异常7> 未定义异常－－－－－－－－－－－－－－－－－－－－－－－－－问题：1> 为什么除了进入复位异常模式外，在别的异常处理模式中都允许FIQ中断？2> 数据访问中止异常的优先级大于 FIQ异常，为什么在数据访问异常处理模式中，还允许 FIQ中断？这样不就成了：在高优先级异常处理中允许低优先级的中断发生？即使这样，因为FIQ中断的优先级 < 数据异常中断优先级，也不会进入 FIQ中断处理程序啊，这样不就更没有用处了？？ARM体系的各种异常的分析（学习日记）- [ARM7TDMI]版权声明：转载时请以超链接形式标明文章原始出处和作者信息及本声明/logs/10669519.html1.复位异常（1）当内核的nRESET信号被拉低时，ARM处理器放弃正在执行的指令，当nRESET信号再次变高时，ARM处理器进行复位操作；（2）系统复位后，进入管理模式对系统进行初始化，复位后，只有PC（0x00000000）和CPSR （nzcvqIFt_SVC）的值是固定的，另外寄存器的值是随机的。
arm中断嵌套的原理
arm中断嵌套的原理摘要：1.引言2.arm 中断嵌套的原理2.1 arm 的中断向量表2.2 中断嵌套的实现2.3 中断嵌套的优点和应用3.arm 中断嵌套的实现3.1 硬件方面的支持3.2 软件方面的支持4.arm 中断嵌套的注意事项4.1 中断处理时间的考虑4.2 中断优先级的处理5.总结正文：在嵌入式系统中，中断处理是一个常见的功能。
ARM 处理器提供了丰富的中断处理功能，使得开发者可以灵活地处理各种中断事件。
中断嵌套是ARM 中断处理的一个重要特性，可以提高系统的响应速度和处理效率。
本文将详细介绍ARM 中断嵌套的原理、实现以及注意事项。
首先，我们需要了解ARM 中断嵌套的原理。
ARM 的中断向量表是一个关键概念。
中断向量表是一个存储中断向量地址的数组，用于快速定位和处理各种中断事件。
当有中断请求时，处理器会根据中断类型号在中断向量表中查找对应的中断向量地址，然后跳转到该地址执行中断处理程序。
中断嵌套的实现主要依赖于中断向量表的布局和中断处理程序的设计。
在一个系统中，可能会有多个中断源，它们的中断向量地址可能会相互重叠。
为了实现中断嵌套，我们需要保证中断向量表中的下一个中断向量地址在当前中断处理程序执行完毕之前可以被访问到。
这样，当一个中断请求到来时，处理器可以在当前中断处理程序执行完毕后，快速跳转到下一个中断向量地址，执行下一个中断处理程序。
中断嵌套的优点主要体现在可以提高系统的响应速度和处理效率。
例如，当一个外部中断请求到来时，处理器可以在执行当前中断处理程序的同时，响应外部中断请求，这样可以减少中断处理的时间。
此外，中断嵌套还可以实现中断优先级的功能，使得高优先级的中断请求能够更快地被处理。
要实现ARM 中断嵌套，需要硬件和软件两方面的支持。
在硬件方面，处理器需要支持中断嵌套，这通常需要处理器具有中断控制器，可以实现中断请求的排队和嵌套处理。
在软件方面，需要编写适当的中断处理程序，确保在当前中断处理程序执行完毕之前可以跳转到下一个中断向量地址。
ARM的异常处理学习笔记转贴
ARM 的异常处理学习笔记转贴ARM的异常处理这部分比较不好理解。
当异常中断发生时，系统执行完当前指令后，将跳转到相应的异常中断处理程序处执行。
当异常中断处理程序执行完成后，程序返回到发生中断指令的下条指令处执行。
在进入异常中断处理程序时，要保存被中断程序的执行现场，从异常中断处理程序退出时，要恢复被中断程序的执行现场。
1、引起异常的原因(1)、指令执行引起的异常软件中断、未定义指令(包括所要求的协处理器不存在是的协处理器指令)、预取址中止(存储器故障)、数据中止。
(2)、外部产生的中断复位、FIQ、IRQ。
2、ARM中异常中断的种类(1)、复位(RESET)a、当处理器复位引脚有效时，系统产生复位异常中断，程序跳转到复位异常中断处理程序处执行，包括系统加电和系统复位。
b、通过设置PC跳转到复位中断向量处执行称为软复位。
(2)、未定义的指令当ARM处理器或者是系统中的协处理器认为当前指令未定义时，产生未定义的指令异常中断，可以通过改异常中断机制仿真浮点向量运算。
(3)、软件中断这是一个由用户定义的中断指令(SWI)。
可用于用户模式下的程序调用特权操作指令。
在实时操作系统中可以通过该机制实现系统功能调用。
(4)、指令与取终止(Prefech Abort)如果处理器预取的指令的地址不存在，或者该地址不允许当前指令访问，当被预取的指令执行时，处理器产生指令预取终止异常中断。
(5)、数据访问终止(DATAABORT)如果数据访问指令的目标地址不存在，或者该地址不允许当前指令访问，处理器产生数据访问终止异常中断。
(6)、外部中断请求(IRQ)当处理器的外部中断请求引脚有效，而且CPSR的寄存器的I控制位被清除时，处理器产生外部中断请求异常中断。
系统中个外设通过该异常中断请求处7)、快速中断请求(FIQ) 理服务。
(当处理器的外部快速中断请求引脚有效，而且CPSR的F控制位被清除时，处理器产生外部中断请求异常中断。
ARM系统中触摸屏的中断处理方法.
ARM系统中触摸屏的中断处理方法摘要：实现了一种全集成可变带宽中频宽带低通滤波器，讨论分析了跨导放大器-电容(OTA—C)连续时间型滤波器的结构、设计和具体实现，使用外部可编程电路对所设计滤波器带宽进行控制，并利用ADS软件进行电路设计和仿真验证。
仿真结果表明，该滤波器带宽的可调范围为1～26 MHz，阻带抑制率大于35 dB，带内波纹小于0．5 dB，采用1．8 V电源，TSMC 0．18μm CMOS工艺库仿真，功耗小于21 mW，频响曲线接近理想状态。
关键词：Butte随着嵌入式微处理器性能的提高，集成的外围接口设备越来越多，而外围设备与处理器之间多采用中断方式进行通信，即使在没有操作系统的情况下，也常需要对多个外围设备的中断处理例程进行动态加载，从而实现对多个外围设备的集中动态管理。
同时，中断功能可以解决CPU内部运行速度远远快于外部总线速度而产生的等待延时问题。
因此，嵌入式微处理器的应用设计中，中断处理通常是系统的核心任务之一。
1 触摸屏(1)触摸屏简介随着多媒体信息查询的与日俱增，人们越来越关注触摸屏。
触摸屏具有坚固耐用、反应速度快、节省空间、易于交流等许多优点，作为一种最新的电脑输入设备，它是目前最简单、方便、自然的人机交互方式。
它赋予多媒体崭新的面貌，是极富吸引力的全新多媒体交互设备。
触摸屏由触摸检测部件和触摸屏控制器组成。
触摸检测部件安装在显示器屏幕前面，用于检测用户触摸位置，接收信息后送至触摸屏控制器；触摸屏控制器的主要作用是从触摸点检测装置上接收触摸信息，并将它转换成触点坐标后送给CPU，同时能接收CPU发来的命令并加以执行。
按照触摸屏的工作原理和传输信息的介质，触摸屏可以分为4种，即电阻式、电容感应式、红外线式以及表面声波式。
这里采用的是四线电阻屏。
(2)S3C2410A触摸屏控制器S3C2410A触摸屏的外接电路主要是控制上下两层导电层的通断情况以及取电压，取电压之后还需要将这个模拟量转换成数字量，这部分工作主要是靠S3C2410A芯片中的模数转换器来实现的。
ARM中断控制器
VIC是处于芯片外设和ARM内核之间的一个模块，对芯片所有外设中断进行管理，决定哪些中断源可以产生中断、产生哪种类型的中断以及中断后执行哪段服务程序。
ARM处理器内核具有两个中断输入：向量中断请求（IRQ)和快速中断请求（FIQ）。
向量中断控制器使用32个中断请求输入，可将其编程分配为FIQ或向量IRQ类型。
可编程分配机制意味着外设中断的优先级可动态分配和调整。
中断向量控制器的作用？答：ARM处理器内核本身只有FIQ和IRQ这2条中断输入信号线，只能接受2个中断源，而向量中断控制器就使LPC2000系列ARM具有正确快速处理多个外部中断事件的能力的模块。
快速中断请求具有最高优先级。
向量IRQ具有可编程的中断优先级。
特性：*ARM PrimeCell向量中断控制器 *映射到AHB地址空间以高速访问*支持32个向量IRQ *16个可编程的中断优先级*在每个可编程优先级内的硬件优先级固定 *硬件优先级屏蔽*任何中断都可分配为FIQ *软件中断功能中断源分配表向量中断控制器（VIC）具有32个中断请求输入，可将其编程分为3类：FIQ，向量IRQ和非向量IRQ。
可编程分配机制意味着不同外设的中断优先级可以动态分配并调整。
快速中断请求：具有最高优先级。
如果分配给FIQ的请求多余1个，VIC将中断请求“相或”后向ARM处理器产生FIQ信号，当只有一个中断被分配为FIQ时可实现FIQ的最短等待时间，因为FIQ服务程序只要简单的启动器件的处理就可以产生了。
但如果分配给FIQ级的中断多于一个，FIQ服务程序需要读取FIQ状态寄存器来识别产生中断请求的FIQ中断源。
向量IRQ具有中等优先级。
该级别可分配32个请求中的16个。
32个请求中的任意一个中断都可分配到16个向量IRQsolt中的任意一个，其中slot0具有最高优先级，而solt15则为最低优先级。
非向量IRQ中断的优先级最低VIC将所有的中断向量和非向量IRQ相或，向ARM处理器产生IRQ信号。
异常及中断处理
一．ARM异常中断处理概述1、中断的概念中断是一个过程，是CPU在执行当前程序的过程中因硬件或软件的原因插入了另一段程序运行的过程。
因硬件原因引起的中断过程的出现是不可预测的，即随机的，而软中断是事先安排的。
2、中断源的概念我们把可以引起中断的信号源称之为中断源。
3、中断优先级的概念ARM处理器中有7种类型的异常，按优先级从高到低的排列如下：复位异常（Reset）、数据异常（Data Abort）、快速中断异常（FIQ）、外部中断异常（IRQ）、预取异常（Prefetch Abort）、软件中断(SWI)和未定义指令异常（Undefined instruction）二．ARM体系异常种类下面是ARM的7种异常当异常发生时，处理器会把PC设置为一个特定的存储器地址。
这一地址放在被称为向量表（vector table）的特定地址范围内。
向量表的入口是一些跳转指令，跳转到专门处理某个异常或中断的子程序。
当异常产生时, ARM core:拷贝CPSR 到SPSR_<mode>设置适当的CPSR 位：改变处理器状态进入ARM 状态改变处理器模式进入相应的异常模式设置中断禁止位禁止相应中断(如果需要)保存返回地址到LR_<mode>设置PC 为相应的异常向量返回时, 异常处理需要:从SPSR_<mode>恢复CPSR从LR_<mode>恢复PCNote:这些操作只能在ARM 态执行.当异常发生时，分组寄存器r14和SPSR用于保存处理器状态，操作伪指令如下。
R14_<exception_mode> = return linkSPSR_<exception_mode> = CPSRCPSR[4∶0] = exception mode numberCPSR[5] = 0 /*进入ARM状态*/If <exception_mode> = = reset or FIQ thenCPSR[6] = 1 /*屏蔽快速中断FIQ*/CPSR[7] = 1 /*屏蔽外部中断IRQ*/PC = exception vector address异常返回时，SPSR内容恢复到CPSR，连接寄存器r14的内容恢复到程序计数器PC。
ARM自举程序的中断管理机制
自举 程序是 操作 系统 内核或 用户 应用程 序运 行
之前， 首先 必须 运行 的汇 编语 言 编 写 的 一段 程 序 代
码 Ｉ ， ２பைடு நூலகம்主要 包 括 Ｃ Ｕ 内部 各 个关 键 的寄 存 器 、 Ｐ 配 置外 围硬件 电路 相关 寄存器 、 系统 存储 器 、 栈 和 中 堆 断 向量表 等初始 化 ， 准备 好 高 级语 言编 写 的 软 件 并 的运 行环境 ， 然后 跳 转 到一 般 由高 级语 言 编 写 的 主 函数 的应用 程序代 码 去 执行 ， 成 系统 设 计 所要 求 完
广泛。
的 ７种异 常 向量地 址 ＯＯ ０ ｌ 。Ｓ Ｃ ４ Ｏ ｘ０～ ｘＣ ３ ４ Ｂ Ｘ还 规 定 了 ＥＮ Ｏ到 ＩＴ ＡＤ ＩＴ Ｎ ＿ Ｃ等 ２ ６个 中断源 的中断 向量
地址 ０ ２ ０ ｃ ， 且 这 ２ ｘ０～ ｘ０ 而 ６个 中断 向量 仅 在 Ｉ Ｑ Ｒ 向量模式 下 有 效 。 向量 表 中 的 向量 地 址 是 不 连 续 的， 未列 出 的向量地 址保 留待后 用 。 在 中断 或 异 常 发 生 时 ，３ ４ Ｂ Ｘ 硬 件 逻 辑 将 Ｓ Ｃ４ Ｏ
０ 引 言
采 用 中断方式克 服 了 Ｃ Ｕ查 询 等待 的缺 点 ， Ｐ 提
（） １ 硬件 固有 的 中断 向量 表 Ａ ＭＴＭ Ｒ ７ Ｄ Ｉ内核 规 定 了 复位 、 定 义 指 令 、 未 软 件 中断 、 预取 中止 、 数据 中止 、Ｒ Ｉ Ｑ中 断 和 ＦＱ 中断 Ｉ
高 了 Ｃ Ｕ 的 效 率 ， 此 在 嵌 人 式 系 统 中 应 用 很 Ｐ 因
摘
要：给 出了 于 ＳＣ ４ Ｏ 基 ３ ４ Ｂ Ｘ开发板启动代码 中的中断管理机制 ，给 出了构造硬件 固有 中断
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
难点
及
时间
分配
教学内容：
1.异常处理概述
2.各异常的处理过程
3.异常优先级
4.异常返回
教学重点：
1.异常的处理过程
2.异常返回
教学难点：
1.不同异常发生时，R14中保存地址的区别
2.异常的返回方式
教案正文（二）
【导课】
异常(exception)由内部或外部源产生以引起处理器处理一个事件。在处理异常之前，处理器状态必须保留（当前程序的状态、位置、临时数据），以便在异常处理程序完成后，原来的程序能够重新执行。同一时刻可能出现多个异常。
教案正文（一）
学院部门：计算机系任课教师：杨宗德
周次
第9周第2次课
授课
时间
2009.11.12
授课
题目
第6章ARM异常中断处理及程序设计——ARM中断类型及处理方式
上课
教室
A5101
授课
方式
课堂讲授（√）；实践课（）
教 学
时 数
2
教学
目标
与
要求
知识目标：
1.理解ARM异常处理机制
2.理解ARM异常处理过程
3.了解ARM异常优先级别
技能目标：
理解ARM异常处理过程。
能力目标：
理解ARM异常处理过程，了解异常发生时，RM内核的处理步骤。
教学
方法
、
手段
、
媒介
教学方法：
讲授、示教、课堂互动、课堂指导、课后作业和辅导答疑。。
教学手段：
使用PPT进行课堂讲解。
教学媒介：
教科书、板书、幻灯片。
主要
教学
内容
、
重点
30
分钟
3.异常优先级
【讲授】讲解ARM异常的优先级概念、作用和级别分配。
5分钟
4.异常返回
【讲授】总结每一种异常返回时，应编写的ARM语句的区别，讲解利用用带临时数据保存恢复功能的多寄存器加载/存储指令来解决异常的进入和返回。
5分钟
5．
5．作业及思考题布置
复习和深入理解课堂内容
5分钟
注：教案按授课次数(一次课两个课时）填写，每次授课均应填写一份。重复班授课可不另填写教案。
只有理解ARM异常的处理机制，才可以理解嵌入式操作系统的内核代码，或编写不依赖于嵌入式操作系统的启动代码。
5分钟
【教学进程】
1．异常处理概述
【讲授】讲解ARM异常的分类，异常向量的概念、异常与单片机中断的异同点以及各类异常总的处理过程。
40分钟
2．各异常的处理过程
【讲授】讲解每一种异常发生时，ARM处理器所执行的动作，异常返回时，应编写的ARM语句，比较各异常进入和退出以及具体处理过程的异同。