ARM中断的基本过程
arm中断处理过程
Arm的中断处理流程1：芯片输入管脚，按照中断的配置发生变化，（比如产生上升沿），arm芯片内部就会检测到中断。
2：ARM要求中断向量表必须放置在从0开始、连续8×4字节的空间内。
所以地址空间“0x00000000－0x00000032”就是所谓的中断向量表。
3：arm检测到中断后，会根据中断的类型强行设置PC寄存器的值。
把当前cpsr的内容保存到spsr_mode . 然后改变cpsr得内容。
（并且把相应的irq或者fiq设置为1，以禁止中断）中断的类型如下表：比如，这个时候来的是复位中断，则IP寄存器的值为0x00000000, 如果来的是IRQ中断则设置IP寄存器的值为 0x00000018。
注意上述中断信号的产生, cpsr 内容的保存，cpsr自动更改，PC寄存器值的设置，都是arm硬件自动完成。
4： arm CPU接下来就会从“IP寄存器所指的地址”内取指令，比如IP内的值是0x00000018，则会从地址 0x00000018 内取指令。
5：中断向量表的内容是我们先前设置好的。
假设是一个IRQ , 0x00000018处的指令为：B INT_IRQ；则代码跳到 INT_IRQ 处的程序执行。
6：INT_IRQ;; /* This Code is to fix a bug in the ARM Core */;STMDB sp!, {r1}MRS r1, SPSRTST r1, #I_BITLDMIA sp!, {r1}SUBNES pc,lr,#4; //保存环境; /* End ARM Core Fix */STMDB sp!, {a1 - v7, fp, ip, lr} ; Save context…… //里面会进行某些状态位判断，以确定具体是哪个中断，然后调用相应处理程序//恢复环境INT_IRQ_EXITLDMIA sp!, {a1 - v7, fp, ip, lr} ; Restore contextSUBS pc, lr, #4 ; Return to interrupted codeEND ; end file7：What happens if an interrupt occurs as it is being disabled?Applies to:If an interrupt is received by the core during execution of an instruction that disables interrupts, the ARM7 family will still take the interrupt. This occurs for both IRQ and FIQ interrupts.For example, consider the follow instruction sequence:MRS r0, cpsrORR r0, r0, #I_Bit:OR:F_Bit ;disable IRQ and FIQ interruptsMSR cpsr_c, r0If an IRQ interrupt is received during execution of the MSR instruction, then the behavior will be as follows:The IRQ interrupt is latchedThe MSR cpsr, r0 executes to completion setting both the I bit and the F bit in the CPSRThe IRQ interrupt is taken because the core was committed to taking the interrupt exception before the I bit was set in the CPSR. The CPSR (with the I bit and F bit set) is moved to the SPSR_irq上面是arm的一个bug。
嵌入式中断处理
福建电脑2012年第12期浅谈嵌入式中断处理郑德利（石家庄市职业技术教育中心计算机专业部河北石家庄050090）【摘要】：中断处理的效率高低直接影响着整个嵌入式系统的工作效率。
从源代码的角度，详细叙述了基于XScale PXA255处理器的嵌入式Linux操作系统的中断处理的整个流程。
【关键词】：中断处理；嵌入式；XScale PXA2551、引言一个完美的嵌入式系统与其中断处理机制是分不开的，没有中断处理的嵌入式系统不是真正意义上的嵌入式系统。
近年来，Intel公司生产的基于ARM体系结构的XScale系列处理器应用越来越广，本文以XScale PXA255处理器为例，从内核源代码的角度详细分析该系统的中断处理机制。
2、ARM系列处理器中断处理的定义当正常的程序执行流程发生暂时的停止时，称之为异常。
对于ARM体系结构的处理器来说，所支持的异常类型有七种，按处理的优先级从高到低分别为复位、数据中止、FIQ、IRQ、预取指令中止、SWI（也称软中断）和未定义指令。
其中，FIQ （Fast Interrupt Request）异常是为了支持快速数据传输或者通道处理而设计的，可由外部通过对处理器的nFIQ引脚输入低电平并且在当前程序状态寄存器CPSR（Current Program Staus Register）中的F位为0的时候来产生。
IRQ（Interrupt Re-quest）异常属于正常的中断请求，是我们常指的通常意义上的外部中断，可通过对处理器的nIRQ 引脚输入低电平并且在CPSR中的I位为0时来产生，系统的外部设备都是通过该异常请求中断服务。
这两个异常处理基本构成了整个系统的中断处理，是本文所讨论研究的重点。
3、中断的初始化在嵌入式Linux中，对中断的初始化必不可少的，下面就对系统中的常用的外部中断IRQ的初始化过程进行讨论。
系统经过BootLoader启动后，先运行init目录里面的main.c,该文件中的函数asmlinkage void __init start_kernel(void)调用了init_IRQ()，其中init_IRQ()函数的执行流程如图1。
ARM体系中异常中断种类及处理办法
ARM 体系中异常中断种类及处理办法在ARM 体系中，通常有以下3 种方式控制程序的执行流程：
•在正常程序执行过程中，每执行一条ARM 指令，程序计数器寄存器（PC）的值加4 个字节；每执行一条Thumb 指令，程序计数器寄存器（PC）的值加2 个字节。
整个过程是顺序执行。
•通过跳转指令，程序可以跳转到特定的地址标号处执行，或者跳转到特定的子程序处执行。
其中，B 指令用于执行跳转操作；BL 指令在执行跳转操作的同时，保存子程序的返回地址；BX 指令在执行跳转操作的同时，根据目标地址的最低位可以将程序状态切换到Thumb 状态；BLX 指令执行3 个操作：跳转到目标地址处执行，保存了子程序的返回地址，根据目标地址的最低位可以将程序状态切换到Thumb 状态。
•当异常中断发生时，系统执行完当前指令后，将跳转到相应的异常中断处理程序处执行。
在当异常中断处理程序执行完成后，程序返回到发生中断的指令的下一条指令处执行。
在进入异常中断处理程序时，要保存被中断的程序的执行现场，在从异常中断处理程序退出时，要恢复被中断的程序的执行现场。
不同CPU中断技术对比
不同CPU中断技术对比摘要：本文大体论述了80x86,80c51,和ARM在中断源，中断申请方式、中断优先级管理方式、中断的处理过程、中断向量等方面比较。
关键词：CPU，80x86,80c51,，ARM，中断申请方式，中断优先级管理方式，中断的处理过程，中断向量。
正文：一、X86 CPU，80C51，ARM中断源：X86 CPU支持256个中断向量，中断号00H--0FFH 。
0~19是系统预定义的异常和NMI，20~31被Intel保留，如表1。
所以，外部中断从32开始。
CPU处理的流程都一样，在执行完当前指令后，根据中断源提供的中断向量，在IDT中找到并调用相应的服务例程。
X86 CPU中断分为内部中断和外部中断。
内部中断分为：软中断，内部中断和异常，异常分为3种：Fault：可以被更正的错误，异常处理程序的返回地址是产生fault的指令。
Trap：执行trap指令(例如INT 3)后被报告的异常，异常处理程序的返回地址是产生trap指令的后一条指令。
Abort：严重错误，无法继续执行。
外部中断分为：不可屏蔽硬件中断和可屏蔽硬件中断。
不可屏蔽硬件中断（02H）：由NMI端引入的中断请求，中断请求不可被屏蔽；可屏蔽硬件中断请求：由INTR端引入，中断请求可由IF=0进行屏蔽，使中断请求不进入。
表180C51的中断系统包括中断源、中断允许寄存器IE、中断优先级寄存器IP、中断矢量等。
在80C51中，只有两级中断优先级。
图1是80C51的中断系统结构示意图。
80C51有5个中断源分别为：两个外部中断源INT0、INT1和三个内部中断源T0、T1定时/计数谥出中断源和串行口发送或接收中断源。
外部中断是由外部信号引起的，它们的中断请求信号分别从引脚INT0和INT1上引入图1ARM 7TDMI具有常规中断（IRQ）、快中断（FIQ）和软件中断（SoftWare Interrupt）三种中方式。
常规中断和快中断都是硬件中断。
嵌入式课后题答案
嵌入式课后答案第一章1. 什么是嵌入式系统？请列举几个常见的嵌入式系统。
答：根据国际电气和电子工程师协会（IEEE）的定义，嵌入式系统是控制、监视或者辅助设备、机器和生产线运行的装置（Devices used to control, monitor, or assist the operation of equipment, machinery or plants)。
这主要是从产品的应用角度加以定义的，由此可以看出嵌入式系统是软件和硬件的综合体，可以涵盖机械等附属装置。
目前被我国科学家普遍认同的定义是：嵌入式系统是以应用为中心，以计算机技术为基础，软硬件可裁减，对功能、可靠性、成本、体积、功耗要求严格的专用计算机系统。
常见的嵌入式系统：手机，DVD，路由器，核磁共振仪，全自动洗衣机。
2.嵌入式系统与通用计算机有哪些区别？答：(1) 以应用为中心；(2) 以计算机技术为基础(3) 软件和硬件可裁减(4) 对系统性能要求严格（5）软件的固件化（6）需要专用的开发工具3.嵌入式系统的发展分为哪几个阶段？答：第一阶段：无操作系统的嵌入算法阶段。
第二阶段：以嵌入式CPU为基础，以简单操作系统为核心的嵌入式系统。
第三阶段：以嵌入式操作系统为标志的嵌入式系统。
第四阶段：以基于Internet为标志的嵌入式系统。
4.请列举嵌入式系统的主要应用领域。
答：（1）工业控制领域（2）交通运输领域（3）消费电子产品（4）家电领域（5）通信领域（6）商业和金融领域（7）环境监测领域（8）医疗领域（9）建筑领域（10）军事国防领域（11）航天航空领域第二章1. 简述简单嵌入式系统与复杂嵌入式系统的主要区别。
答：简单嵌入式系统很早就已经存在，这类嵌入式系统因为软硬件复杂度都很低，一般不使用操作系统，例如常用的单片机系统。
对于复杂的嵌入式系统，它的开发模式发生了极大的改变。
一个复杂的嵌入式系统不仅硬件系统的开发比单片机复杂了许多，更重要的是在该系统中采用了嵌入式操作系统，其应用软件的开发转变为使用操作系统标准接口的计算机工程领域的应用软件开发。
《嵌入式》课后习题答案
第一章1. 简述嵌入式的定义以应用为中心、以计算机技术为基础，软件硬件可裁剪，适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。
2. 举例说明嵌入式系统的“嵌入性” 、“专用性” 、“计算机系统”的基本特征。
按照嵌入式系统的定义，嵌入式系统有3个基本特点，即“ 嵌入性”、“ 专用性”与“ 计算机”。
“嵌入性”由早期微型机时代的嵌入式计算机应用而来，专指计算机嵌入到对象体系中，实现对象体系的智能控制。
当嵌入式系统变成一个独立应用产品时，可将嵌入性理解为内部嵌有微处理器或计算机。
“计算机”是对象系统智能化控制的根本保证。
随着单片机向MCU SoC发展，片内计算机外围电路、接口电路、控制单元日益增多，“专用计算机系统”演变成为“内含微处理器”的现代电子系统。
与传统的电子系统相比较，现代电子系统由于内含微处理器，能实现对象系统的计算机智能化控制能力。
“专用性”是指在满足对象控制要求及环境要求下的软硬件裁剪性。
嵌入式系统的软、硬件配置必须依据嵌入对象的要求，设计成专用的嵌入式应用系统。
3. 简述嵌入式系统发展各阶段的特点。
（1）无操作系统阶段：使用简便、价格低廉；（2）简单操作系统阶段：初步具有了一定的兼容性和扩展性，内核精巧且效率高，大大缩短了开发周期，提高了开发效率。
（3）实时操作系统阶段：系统能够运行在各种不同类型的微处理器上，具备了文件和目录管理、设备管理、多任务、网络、图形用户界面Graphic User Interface ，GUI ）等功能，并提供了大量的应用程序接口Application Programming Interface ，API ），从而使应用软件的开发变得更加简单。
（4）面向Internet 阶段：进入21 世纪，Internet 技术与信息家电、工业控制技术等的结合日益紧密，嵌入式技术与Internet 技术的结合正在推动着嵌入式系统的飞速发展4. 简述嵌入式系统的发展趋势。
ARM复习资料
复习资料一、填空1.“嵌入性”、“专用性”与“计算机系统”是嵌入式系统的三个基本要素。
2.IP核分为软核、硬核、固核。
3.嵌入式系统通常由包含有嵌入式处理器、嵌入式操作系统、应用软件和外围设备接口的嵌入式计算机系统和执行装置（被控对象）组成。
4.嵌入式计算机系统是整个嵌入式系统的核心，可以分为硬件层、中间层、系统软件层和应用软件层。
5.硬件层中包含嵌入式微处理器、存储器、通用设备接口和I/O接口。
嵌入式微处理器是嵌入式系统硬件层的核心。
6.系统初始化过程按照自底向上、从硬件到软件的次序依次可以分为片级初始化、板级初始化和系统级初始化3个主要环节。
7.系统软件层通常包含有实时多任务操作系统（Real-time OperationSystem，RTOS）、文件系统、图形用户接口（Graphic User Interface，GUI）、网络系统及通用组件模块组成。
RTOS是嵌入式应用软件的基础和开发平台。
8.ARM处理器共有37个寄存器，31个通用寄存器，6个状态寄存器。
寄存器R13通常用作堆栈指针，称作SP。
寄存器R14用作子程序链接寄存器，也称为链接寄存器LK （Link Register）。
9.FIQ模式有7个分组的寄存器R8～R14，映射为R8_fiq～R14_fiq。
在ARM状态下，许多FIQ处理没必要保存任何寄存器。
User、IRQ、Supervisor、Abort和Undefined模式每一种都包含两个分组的寄存器R13和R14的映射，允许每种模式都有自己的堆栈和链接寄存器。
10.寄存器R15用作程序计数器（PC）。
在ARM状态，位［1:0］为0，位［31:2］保存PC。
11.程序状态寄存器CPSR的N、Z、C、V分别指-------，I=1指------、F=1指------，M[4：0]用做-------。
12.A RM指令集大致分为6类：分支/跳转指令、存储器访问指令、数据处理指令、程序状态寄存器指令、异常中断指令、协处理器指令。
ARM自举程序的中断管理机制
自举 程序是 操作 系统 内核或 用户 应用程 序运 行
之前， 首先 必须 运行 的汇 编语 言 编 写 的 一段 程 序 代
码 Ｉ ， ２பைடு நூலகம்主要 包 括 Ｃ Ｕ 内部 各 个关 键 的寄 存 器 、 Ｐ 配 置外 围硬件 电路 相关 寄存器 、 系统 存储 器 、 栈 和 中 堆 断 向量表 等初始 化 ， 准备 好 高 级语 言编 写 的 软 件 并 的运 行环境 ， 然后 跳 转 到一 般 由高 级语 言 编 写 的 主 函数 的应用 程序代 码 去 执行 ， 成 系统 设 计 所要 求 完
广泛。
的 ７种异 常 向量地 址 ＯＯ ０ ｌ 。Ｓ Ｃ ４ Ｏ ｘ０～ ｘＣ ３ ４ Ｂ Ｘ还 规 定 了 ＥＮ Ｏ到 ＩＴ ＡＤ ＩＴ Ｎ ＿ Ｃ等 ２ ６个 中断源 的中断 向量
地址 ０ ２ ０ ｃ ， 且 这 ２ ｘ０～ ｘ０ 而 ６个 中断 向量 仅 在 Ｉ Ｑ Ｒ 向量模式 下 有 效 。 向量 表 中 的 向量 地 址 是 不 连 续 的， 未列 出 的向量地 址保 留待后 用 。 在 中断 或 异 常 发 生 时 ，３ ４ Ｂ Ｘ 硬 件 逻 辑 将 Ｓ Ｃ４ Ｏ
０ 引 言
采 用 中断方式克 服 了 Ｃ Ｕ查 询 等待 的缺 点 ， Ｐ 提
（） １ 硬件 固有 的 中断 向量 表 Ａ ＭＴＭ Ｒ ７ Ｄ Ｉ内核 规 定 了 复位 、 定 义 指 令 、 未 软 件 中断 、 预取 中止 、 数据 中止 、Ｒ Ｉ Ｑ中 断 和 ＦＱ 中断 Ｉ
高 了 Ｃ Ｕ 的 效 率 ， 此 在 嵌 人 式 系 统 中 应 用 很 Ｐ 因
摘
要：给 出了 于 ＳＣ ４ Ｏ 基 ３ ４ Ｂ Ｘ开发板启动代码 中的中断管理机制 ，给 出了构造硬件 固有 中断
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ARM中断的基本过程
ARM 中断的基本过程：在IRQ0 脚给个上升沿后，过程是这样的（比较通
用的过程）。
1）如果你没有打开该中断的使能寄存器，没有任何反应。
2）如果你打开了使能寄存器，但在对应的屏蔽寄存器中屏蔽了该中断，也没有任何反应。
3）上述两个寄存器都设置正确了，中断产生了，CPU 保存当前程序运
行环境，跳到中断入口，ARM 芯片一般是0x?地址处。
4）如果你没有设置中
断向量，即0x?处不是你的代码，程序就会飞掉，当然也可能正常运行，这种情况一般发生在正好飞到正常代码处。
5）设置好中断向量了，中断向量一般是个跳转语句，跳到你的正式的中断处理过程，在这里你可以关闭所有中断，清中断，处理等等，然后退出。
记住某些处理器一定要清中断，否则下次再给个上升沿就没有反应了。
中断路径
如果是irq 中断
产生irq 异常中断转到0x18 1 跳中断跳
如果启用向量中断模式
自动转向对应向量地址每地址对应一条跳转指令2 跳
跳转到中断处理程序
如果使用汇编编写中断处理程序
在该处即可编写处理程序
如果使用c 语言编写中断处理程序
需要添加与c 语言接口程序3 跳
方法：1 汇编编写
在内存空间定义一向量表，用来存放各中断c 语言中断处理程序入口地址。