2009年12月08级电信、通信《数字电路与逻辑设计》A
数字电路与逻辑设计试题及答案
《数字电路与逻辑设计》试题1参考答案一．填空题(10)1．2048 ×8位的RAM有10根地址线，8根数据线。
2．二进制数A=(1011010）2，B=(101111）2，求：A＋B＝(10001001)2；A一B＝( 101011 )23．时序逻辑电路的输出不仅取决于电路．输入信号的状态，而且还与电路原来的状态有关。
4．二硅极管具有单向导通的特性，它的正向导通电压为0.7V。
5．n变量的逻辑函数有2n个最小项，任意两个最小项的乘积为0。
二．选择题(10)1．当晶体三极管b时处于导通状态。
a.发射结和集电结均属于反向偏置；b.发射结正向偏置，集电结反向偏置；c.发射结和集电给均属于正向偏置2．与晶体三极管相比，MOS管具有的特点是a,c,d。
a.输入电阻高；b.受温度影响大；c.便于集成；d.电压控制元件；e.极间电容影响小3．欲将二进制代码翻译成输出信号选用b，欲将输入信号编成二进制代码选用a，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用c，欲实现两个相同位二进制数和低位进位数的相加运算选用e。
a.编码器；b.译码器；c.多路选择器；d.数值比较器；e.加法器；f.触发器；ｇ.计数器；h.寄存器4．在逻辑函数的卡诺图化简中，若被合并(画圈所包含)的最小项个数越多，则说明化简后c。
a.乘积项个数越少；b.实现该功能的门电路少；c.该乘积项含因子少5．逻辑函数Y=A B C+A+B+C的最简与或形式为1。
a. 已是最简与或形式；b. 0 ；c. 1 ；d. B+C三．简答题答案；1．简述用TTL与非门、或非门、异或门实现反相器功能．多余输入端的连接方法。
TTL与非门的余输入端应接高电平，或非门的余输入端应接低电平，异或门实现反相器功能是应将余输入端和输入信号并在一起。
2．举例说明什么叫竞争冒险－现象。
门电路两个输入信号同时向相反的逻辑电平跳变，比如一个从1变为0，另一个从0变为1时，所出现的可能出现尖峰脉冲的现象称为竞争－冒险。
智慧树知到《数字电路与逻辑设计》章节测试答案
6、 若4位同步二进制加法计数器当前的状态是0111,下一个输入时钟脉冲后,其内容变为( )
0111
0110
1000
0011
答案:1000
7、一个4位移位寄存器原来的状态为0000,如果串行输入始终为1,则经过4个移位脉冲后寄存器的内容为( )。
0001
必然成立
必然不成立
不确定是否成立
答案: 必然成立
7、 在逻辑函数中，对于变量的任一组取值，任意两个最小项的乘积为（ ）；对于变量的任一组取值，全体最小项之和为（ ）。
0，0
0，1
1，0
1，1
答案: 0，1
8、 对任一逻辑式 Y，若将其中所有的与换成或，或换成与，0 换成 1 ，1 换成 0，原变量换成反变量，反变量换成原变量，则得到的结果就是Y的对偶式 。
奇偶校验
答案:编码
8、TTL集成芯片74LS138是3/8线译码器，译码器为输出低电平有效，若输入为A2A1A0=101时，输出Y7ʹY6ʹY5ʹY4ʹY3ʹY2ʹY1ʹY0ʹ为（ ）
00100000
11011111
11110111
00000100
答案:11011111
9、 一个数据选择器的地址输入端有3个时，最多可以有（ ）个数据信号输出。
错
答案:错
9、 由或非门构成的基本RS锁存器的约束条件是SDRD = 0 。
对
错
答案:对
10、 脉冲触发器比边沿触发器的的抗干扰性好。
对
错
答案:错
第六章
1、 8位移位寄存器可以存放( )位二进制代码。
4
8
16
256
电子信息专业优质课数字电路与逻辑设计
电子信息专业优质课数字电路与逻辑设计数字电路与逻辑设计是电子信息专业中的一门重要课程，它是电子技术和计算机科学的基础。
本文将从数字电路基础、逻辑门电路设计、组合逻辑电路设计和时序逻辑电路设计四个方面进行论述。
一、数字电路基础数字电路是用于处理数字信号的电路，数字信号只有两个状态，即0和1。
数字电路以逻辑门为基本单元，通过逻辑门的组合和连接形成各种功能的数字电路。
常见的逻辑门有与门、或门、非门、异或门等。
数字电路有许多重要概念，如真值表、卡诺图、布尔代数等。
二、逻辑门电路设计逻辑门电路是由多个逻辑门组成的电路，在实际应用中用于完成某种特定的逻辑功能。
逻辑门电路设计是数字电路设计的关键环节之一。
在逻辑门电路设计中，需要根据所需的逻辑功能，选择适当的逻辑门类型，并合理地连接它们。
逻辑门电路设计要求我们掌握逻辑代数的基本原理和设计的方法。
三、组合逻辑电路设计组合逻辑电路是由多个逻辑门组成的电路，在给定输入条件下，通过逻辑操作得出输出结果。
组合逻辑电路不含有时钟信号，输出只与输入有关，不受先后顺序的影响。
组合逻辑电路设计的关键在于确定输入信号和输出信号之间的逻辑关系，并选择适当的逻辑门进行连接。
四、时序逻辑电路设计时序逻辑电路是在组合逻辑电路基础上加入时钟信号，使得输出不仅与输入有关，还与时间有关。
时序逻辑电路设计需要考虑信号的时序关系和状态的转换条件。
常见的时序逻辑电路有触发器、计数器等。
时序逻辑电路设计的关键是确定状态转换条件和时钟频率，并合理地选择适当的触发器进行设计。
综上所述，数字电路与逻辑设计是电子信息专业中一门重要的课程，它涵盖了数字电路的基础知识、逻辑门电路设计、组合逻辑电路设计和时序逻辑电路设计等内容。
通过学习这门课程，我们可以深入了解数字电路原理和设计方法，为今后的电子技术和计算机科学相关工作打下坚实的基础。
数字电路与逻辑设计(人民邮电出版社)课后答案(邹红主编)
数字电路与逻辑设计试题与答案(K12教育文档)
数字电路与逻辑设计试题与答案(word版可编辑修改)编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（数字电路与逻辑设计试题与答案(word版可编辑修改)）的内容能够给您的工作和学习带来便利。
同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。
本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为数字电路与逻辑设计试题与答案(word版可编辑修改)的全部内容。
数字电路与逻辑设计（1）班级 学号 姓名 成绩一．单项选择题（每题1分，共10分）1．表示任意两位无符号十进制数需要（ ）二进制数.A ．6B ．7C ．8D ．92．余3码10001000对应的2421码为( ）。
A ．01010101 B.10000101 C 。
10111011 D.11101011 3．补码1．1000的真值是（ )。
A ． +1.0111B 。
-1。
0111 C. —0.1001 D. -0. 1000 4．标准或—与式是由（ ）构成的逻辑表达式。
A ．与项相或 B. 最小项相或 C 。
最大项相与 D 。
或项相与 5。
根据反演规则，()()E DE C C A F ++⋅+=的反函数为（ ).A. E )]E D (C C [A F ⋅++=B. E )E D (C C A F ⋅++= C 。
E )E D C C A (F ⋅++= D. E )(D A F ⋅++=E C C6．下列四种类型的逻辑门中，可以用（ )实现三种基本运算。
A 。
与门 B. 或门 C. 非门 D. 与非门7． 将D 触发器改造成T 触发器,图1所示电路中的虚线框内应是（ ）。
图1A 。
或非门B 。
与非门 C. 异或门 D. 同或门8．实现两个四位二进制数相乘的组合电路,应有（ ）个输出函数.A ． 8 B. 9 C. 10 D 。
专科《数字电路与逻辑设计》-试卷-答案
专科《数字电路与逻辑设计》一、（共75题,共150分）1. 多少个二进制数字可以组成一位十六进制数字?（）（2分）A.2B.3C.4D.5.标准答案：C2. 二进制数(1111101.0101)2转换为八进制为:（）（2分）A.037.25B.175.24C.125.3l25D.761.2.标准答案：B3. 十进制数9的8421码为（）。
（2分）A.1000B.1011C.1001D.1010.标准答案：C4. 二进制数?0.1011的原码是（）。
（2分）A.1.1011B.0.1011C.1.0100D.1.0101.标准答案：A5. 逻辑函数=（）。
（2分）A.A+ B+ CB.C.1D.0.标准答案：C6. 逻辑函数的F（A,B,C）=的标准与或式为（）。
（2分）A.B.C.D..标准答案：D7. 与逻辑函数F＝相等的函数为（）。
（2分）A.ABB.C.D.AB+C.标准答案：D8. 逻辑函数的反函数为（）（2分）A.B. C.D..标准答案：B9. 在下列三个逻辑函数表达式中,哪一个是最小项表达式？（）（2分）A.B.C.D..标准答案：A10. 逻辑函数式F＝等于（）。
（2分）A.0B.1C.AD..标准答案：B11. 下列几种TTL电路中,输出端可实现线与功能的电路是（）。
（2分）A.或非门B.与非门C.异或门D.OC门.标准答案：D12. 典型的TTL与非门电路使用的电源电压为（）。
（2分）A.5 VB.3.6 VC.0.35 VD.3—18 V.标准答案：A13. 基本RS触发器在正常工作时,它的约束条件是,则它不允许输入S和R的取值分别为（）。
（2分）A.0,0B.0,1C.1,0D.1,1.标准答案：D14. 若JK触发器的J＝0,K＝0,在CLK触发后,输出Q的状态为( )。
（2分）A.0B.1C.不变D.与前一状态Q反相.标准答案：C15. 主从型JK触发器的特性方程( )。
《数字电路》考查试卷(A)及答案
《数字电路》考查试卷(A)一、填空题（每空2分，共30分）1、时序电路由 和 两部分组成。
2、负边沿JK 触发器的逻辑函数表达式是 。
3、用555时基电路可组成 、 、 等。
4、R-S 触发器Sd 端称为置 端，Rd 为置 端。
5、（28）10=（ ）2=（ ）8421BCD 。
6、（101100）8421BCD =（ ）10=（ ）2。
7、A/D 转换器的作用是将 信号转换为 信号 。
8、构成任意进制计数器方法主要有 和 两种 。
二、判断题（每题2 分 共20分） 1、用四个触发器可构成1位十进制数。
（ ） 2、任意进制计数器是指计数器的模N=2n 的计数器。
（ ） 3、C B A ABC ++=（ ） 4、异步输入信号的不受触发脉冲CP 的控制。
（ ） 5、Y=A ⊙B =AB+AB 。
（ ） 6、四位二进制计器最大10进制数为16。
（ ） 7、由逻辑门电路和JK 触发器可构成数据寄存器。
（ ）8、当触发器Q=0，1=Q 时称触发器处于“0”状态。
（ ） 9、施密特触发器工作时具有两个稳定状态，但只有一个触发电平。
（ ）10、边沿触发器是指触发器的状态在CP 脉冲的边沿处发生触发翻转。
（ ）三、选择题（每题2分，共20分） 1、下列结果错误的是（ ）A. B A AB +=B. B B B =+C. 1+A=12、下列状态方程中（ ）是T / 触发器。
A. Q n+1＝T ⊕Q n B. Q n+1＝Q n C. Q n+1＝D3、下列结论是正确的是（ ） A.（5C ）16 =（95）10 B. （10101）2 ＝（20）10 C.（25）8 =（10101）24、下列逻辑图中表示 Y ＝A ⊕B 的是 （ ）（A ） （B ） （C ）5、在相同的时钟脉冲作用下，同步和异步计数器比较其工作速度。
（ ）A. 较快B.较慢C.不确定四、化简、画图（每题6分，共24分） 1、用代数法化简 C B A C B A Y +=2、试将J-K触发器转换成T触发器画出逻辑图。
王毓银 数字电路逻辑设计
王毓银数字电路逻辑设计
《数字电路逻辑设计》是王毓银编著的普通高等教育“十一五”国家级规划教材，全书共分为 10 章，主要内容包括数字逻辑基础、逻辑门电路、组合逻辑电路、时序逻辑电路、半导体存储器和可编程逻辑器件、硬件描述语言、脉冲波形的产生与变换、数模和模数转换器、数字系统设计等。
本书以数字逻辑电路的设计为主线，突出了中大规模集成电路在数字系统设计中的重要地位，在内容取舍和编排上进行了新的尝试，将数字逻辑基础知识、中大规模集成电路的原理及应用与数字系统设计有机地结合在一起，使读者能够建立系统的概念。
本书可作为高等院校电气信息类、仪器仪表类、电子信息科学类等专业“数字电路”课程的教材，也可供相关工程技术人员参考。
大学数字电路与逻辑设计考试试题
审核人： 试卷分类（A 卷或B 卷） B 学期： 2010 至 2011 学年度 第 一 学期 课程： 数字电路与逻辑设计 课程代号： 005A1080 使用班级： 信息工程学院08级 姓名： 学号：一、基本题（301. 用公式法化简函数C BC A C B A Y ++••=1（5分）答案：C B A B A C C B C A C B A Y +)+•(=++••=1（1分）=C B A B C +)+(（1分） =C B A C B C ++•（1分） =)++(B A B C （1分）=C （1分）2. 试用卡诺图法将下面逻辑函数化成最简与－或式。
（必须画出卡诺图，圈“1”，8分）∑∑)13,12,11,10,8,7,4,2(+15,14,9,6,10(=2d m Y ），答案： C B BC Y •+=23. 已知74LS00为四个2输入与非门，其20=OL I mA ，1=OH I mA ，2=IL I mA ，μA 50=IH I ，计算74LS00最多可驱动几个同类门。
（6分）答案：IL OL ≥I N I L ，10=≤IL OL L I I N (2分)；IH H OH 2≥I N I ，10=2≤IH OH H I IN （2分）；故10=H N （2分）4. 画出图1.1所示D 触发器对应CLK 、、D 的Q 端波形。
（4分）答案：AB CD0001111010001101111111××××××××1.1图Q PR PR(a)字量为100000时，输出模拟电压O v 为3.6V ，计算输入数字量为10101000时，输出电压时多少?（7分） 答案：（1）=O v -ii i D V 22∑78REF （3分） （2）=6.3-78REF2×2V ；=REFV -7.2V （2分）输入数字量为10101000时， =O v -V 725.4=)2+2+2(22.73578（2分）二（10分）、图2（a ）由集成3线-8线译码器74HC138构成的逻辑电路，试分析其逻辑功能。
数字电路与逻辑设计考核试卷
D.触发器
12.以下哪些是数字电路设计中常用的设计原则？( )
A.最小化原则
B.最优化原则
C.模块化原则
D.可测试性原则
13.以下哪些部件可以实现数字信号的放大和驱动？( )
A.逻辑门
B.触发器
C.译码器
D.驱动器
14.以下哪些是常见的数字电路测试方法？( )
A.静态测试
B.动态测试
C.功能测试
A. RS触发器
B.加法器
C. D触发器
D. JK触发器
2.以下哪些逻辑门可以实现“逻辑非”功能？( )
A.非门
B.或非门
C.与非门
D.异或门
3.以下哪些编码方式属于二进制编码？( )
A. BCD码
B.格雷码
C.汉明码
D. 8421码
4.以下哪些是组合逻辑电路的例子？( )
A.译码器
B.计数器
C.多路选择器
4.二进制编码中，8421码是一种______编码方式。
5.在时序逻辑电路中，触发器在______的作用下改变状态。
6.数字电路设计中，为了减少“竞争-冒险”现象，可以采取增加______或使用______等方法。
7.在数字电路中，______用于实现数据的串行到并行转换，而______用于实现数据的并行到串行转换。
A.时钟信号
B.同步复位
C.异步复位
D.双沿触发
（结束）
三、填空题（本题共10小题，每小题2分，共20分，请将正确答案填到题目空白处）
1.在数字电路中，基本逻辑门包括与门、或门、非门和______门。
2.一个触发器能够存储一个二进制位，通常称为一个______。
3.在组合逻辑电路中，输出仅仅取决于输入信号的______和______。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
北京信息科技大学 2009~2010学年第二学期
《数字电路与逻辑设计》课程期末考试试卷A 答案
课程所在学院：自动化学院 适用专业班级：电信、通信 考试形式：闭卷
一、 填空题（本题满分10分，共含10道小题，每小题1分）
1. 108216)9375.143()74.217()1111.10001111().8(===F F
2. TTL 与非门多余输入端的处理方法是（悬空或者接高电平），能实现总线连接方式的门电路有（三态门）。
3. 逻辑函数中的（任意项）和（约束项）统称为无关项。
4. 2)1011(+的原码为（01011），反码为（01011），补码为（01011）。
二、 逻辑函数式的化简（本题满分16分，第1、2小题每题6分，第3小题4分）
1. 用卡诺图将逻辑函数Y 化为最简与或式：
∑∑+=
)15,14,12,10,9,5,3()8,7,1(),,,(d m D C B A Y
解：
所以，D A D A D C B A Y '+'=),,,(
卡诺图：3分，化简结果：3分
2. 把下列逻辑函数式化简为最简与或式：))((''+''=AC BD D C AB Y
解：（6分）
))((''+''=AC BD D C AB Y ))((''+'+''=C A BD D C AB )(''+'+''=D C B BD A D C AB
))((''++'=BD A D A C B )(''+'+'=BD A D C B C AB ))((''+'+'=D A D C C A B
))((''+'=D A C A B )()(''''+'=D A C A B ))((D A C A B '++'+'=D C D A AC B '+''++'= D A AC B ''++'=
3. 写出2Y 的逻辑函数表达式：
解：（4分）
)()()(2'+=''=CD AB CD AB Y
三、 在脉冲触发的JK 触发器中，已知J 、K 、CLK 端的电压波形，画出Q 、Q'端对应的电压波形。
设触发器的初始状态为Q =0。
（本题满分12分）
解：
J
Q Q
'CLK
其中，边沿对的给2分；每个边沿的动作情况为2分。
四、 试用八选一数据选择器和必要的门电路实现逻辑函数：D C B BC CD B A D C A Z ''++''+'=，写出设计步骤。
（本题满分14分）
解：
八选一数据选择器的表达式：
02101210221032104210521062107210(''')('')('')(')('')(')(')()
Y D A A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A =+++++++（2分）
D C B BC CD B A D C A Z '
'++''+'=D C B A D C AB D BC A BCD A D ABC ABCD CD B A D C B A D C AB '''+''+''+'+'++''+''+'=
)(1)(1)()(1)()(0)()(0BCD D BC D C B A D C B CD B A D C B D C B A D C B ⋅+'⋅+'+''⋅+''+''⋅+''+'''⋅=
（2分）
因此，得知：
1
76435120==='
=====D D D A D A D D D D
对应的电路为：
A
B
C
或者：1
076324150==='
=====D D D A D D D D D D
对应的电路为：
其中，
D 0-D 7： （8分） A 2=A ，A 1=B ，A 0=C ： （1分）
S ’： （1分）
五、 试写所示时序电路的驱动方程、状态方程和输出方程，画出电路的状态转换图并分析电路的逻辑功能。
（本题满分12分）
解：
（1） 驱动方程、状态方程：
⎩⎨
⎧='=1
010K Q X J n
（2分） ⎩⎨
⎧'==X K XQ J n
1
01（2分） ⎩⎨
⎧+=+'='+'=''='+'=++)
(1011011111101000
010n n n n n n n n n n n n n Q Q X XQ Q XQ Q K Q J Q Q Q X Q K Q J Q （2分） 输出方程：n XQ Y 1=（1分）
（2） 状态转换表： （2分）
状态转换图： （2分）
（3）功能：串行数据检测器，连续输入3个或3个以上的1时输出为1，其他输入情况下输出为0。
（1分）
六、 试用一片74LS161接成十三进制计数器（允许附加必要的门电路，采用清零法），作简要说明，并且标识出进位输出端。
74LS161的引脚图如图5所示。
（本题满分12分）
解：
1
其中：
EP 、ET ： 2分 LD ： 2分 进位输出： 2分 D 输入端： 2分 Q 输出端： 2分 与非门： 2分
七、 请用上升沿触发的边沿D 触发器和必要的门电路设计同步时序电路，其状态转换图如图6所示。
要求：（1）写出状态方程、驱动方程、输出方程；（2）画出电路图。
（本题满分14分）
解：
驱动信号2D 卡诺图：（1分）
驱动信号1D 卡诺图：（1分）
驱动信号0D 卡诺图：（1分）
所以可得，驱动方程为：
⎪⎩⎪⎨⎧'+='+'=''+=n n n n n n n n n n Q Q Q Q D Q Q D Q Q Q Q D 011200
1101122 或者⎪⎩⎪
⎨⎧'
+='+'=''+=n n n n n n n n n n Q Q Q Q D Q Q D Q Q Q Q D 01120
01112
122（3分） 状态方程为：
⎪⎩⎪⎨⎧'+='+'=''+=+++n n n n n n
n n n n n n n Q Q Q Q Q Q Q Q Q Q Q Q Q 0112100111011212 或者⎪⎩⎪
⎨⎧'+='+'=''+=+++n n n n n n n n n n n n n Q Q Q Q Q Q Q Q Q Q Q Q Q 0
11210011112
1212（3分） 输出方程为：
n n n Q Q Q Y 012
'=（3分） 电路图为：
略。
（2分，注意考察逻辑符号、时钟是否同步）
八、 如图7所示电路由555定时器构成，它是什么电路？若已知R =20KΩ，要求输出脉冲宽度t W =4.4ms ，试确定电容C 的值。
并根据输入V I 的波形画出V C 和V O 的波形。
（本题满分10分）
解：
1. 由555定时器构成的单稳态触发器。
（3分）
2. 由RC t w 1.1=，可得F C μ2.0=（3分）
3. 波形图为：（每个波形2分）。