模拟集成电路设计实习讲义_SCUT_ICC
模拟实训第四讲
版图设计准则
• 在尽可能小的硅片面积上，完成更多的电路绘 制，并保证很好的成品率。
• 主要单元电路的布局
• • • • 基准放置在芯片中间，最大范围的消除周边环境对他的影响 振荡器放置的芯片的边缘，他产生高频信号，可能会对其他信号线产生串扰 可以用一层电阻将大管子和其他电路隔离 数字部分和模拟部分尽量分开放置，因为他们的电源线和地线不同
• 版图中的金属线
• 尽量避免直角走线，直角尖端产生EMI,但在GHz下影响不明显 • 拐角可等效为传输线上的容性负载，减缓上升时间 • 做环地设计可提高抗噪声能力,并尽量加粗接地线，若很细抗噪声性能不好 • 地线>电源线(1.2-2.5mm)>信号线(0.2-0.3mm)
设计规则介绍
• 多晶硅1(poly1)
• • • a:poly1内部互联宽度 b:poly1间距 c:NMOS沟道poly1的宽度 0.5 0.5
c1:对常规阈值电压的NMOS和ROM核 0.5 c2:对低阈值电压的NMOS 1.0 c3:对耗尽型NMOS 2.0
•
d:PMOS沟道poly1的宽度
Notes:1、1M的最大电流密度 1.5mA/um 2、2M/3M的最大电流密度0.8mA/um 3、平行的金属线避免90度角， 请采用135度角代替 4、如果金属密度超过50%，请告知CSMC； 如果不足30%，请加入冗余金属 5、最小独立金属面积 1.1*1.1
模拟CMOS集成电路设计课件
PPT学习交流
6
5
2、集成电路工艺
速度高， 功耗大， 集成度低
最早MOS工 艺，速度低
超高速、高频 IC
光电集成器件
主流工艺，集 成度高、功耗 低、速度快、 抗干扰性强
PPT学习交流
7
6
CMOS工艺
B
S
G
D
B
S
G
D
n+
n+
p+
p+
p 型衬底
n 型阱
n 阱CMOS工艺
B
S
G
D
20
沿沟道x点处的电荷密度为： 沟道x点的电势，以源级为参考点
电流为：
载流子为电子，电荷为负，电荷运动方向与电流 方向相反
其中： 得到：
v＝μE μ为载流子的迁移率，E为电场 E＝－dV(x）/dx
PPT学习交流
22
21
在整个沟道长度内积分得：
由于ID沿沟道方向是常数，因此：
电流随VGS的 增大而增加
漏极的反型层消失，出现由耗尽层
构成的夹断区。
➢电子沿沟道从源极向漏极运动，达
到夹断区边缘时，受夹断区强电场
的作用，很快漂移到漏极。 B
➢VDS的变化主要体现在夹断区上，
p+
对沟道长度和沟道内的场强影响不
大，因此可以近似认为沟道电流保
p-
持恒定。
VDS
-+
-+
VGS
G
S
D
n+
n+
夹断区
PPT学习交流
20
19
2、NMOS 管IV特性推导与分析
CMOS模拟集成电路实训H SPICE辅助设计教学PPT讲解学习
内容
•
•
•
•
•
•
•
H-SPICE概述
H-SPICE网表
Model & Sub circuits
Component
Source
Control
实训
(1)常用控制语句
• 直流工作点
• 直流扫描和直流小信号分析
• 交流扫描和小信号分析
• 瞬态分析
(2).OP直流工作点分析
• 语法格式
– .OP
• 瞬态分析结果
.lis
.tr#+
• 瞬态分析测量结果
• 直流分析结果
.mt#
.sw#+
• 直流分析测ห้องสมุดไป่ตู้结果
• 交流分析结果
.ms#
.ac#+
• 交流分析测量结果
• 输出状态
.ma#
.st#
• 工作点节点电压（初始条件） .ic
# ：代表扫描分析序号或者硬拷贝文件序号，一般从0 开始。
+：表示在用.POST语句产生图形数据后该文件才被确立。
• 网表文件第一行为标题行
• H-SPICE并不是所见即所得模式，但可以借助Cadence实现
内容
•
•
•
•
•
•
•
H-SPICE概述
H-SPICE网表
Model & Sub circuits
Component
Source
Control
实训
(1)SPICE背景
• SPICE：Simulation Program with Integrated Circuit Emphasis
集成电路模拟版图设计基础ppt课件
4. LVS文件
4.3 Environment
setting：
1) 将决定你用几层的 金属，选择一些你 所需要的验证检查。
2) 选择用命令界面运 行LVS，定义查看 LVS报告文件及LVS 报错个数。
定义金 属层数
关闭ERC 检查
2.2互连
2.2.1金属（第一层金属，第二层金属……） 2.2.2通孔
ppt课件
11
2.1 器件
2.1.1 MOS管
NMOS
PMOS
MOS管剖面图
2.1 器件
2.1.1 MOS管
NMOS工艺层立体图
ppt课件
NMOS版图
13
2.1 器件
2.1.1 MOS管 1) NMOS管
以TSMC，CMOS，N单阱工艺 为例
ppt课件
26
3. 版图编辑器 6) virtuoso编辑器 --版图编辑菜单
ppt课件
27
3. 版图编辑器 7) virtuoso编辑器 --显示窗口
ppt课件
28
3. 版图编辑器 8) virtuoso编辑器 --版图显示
ppt课件
29
3. 版图编辑器 9) virtuoso编辑器--数据流格式版图输出
ppt课件
39
1. 必要文件
PDK
*.tf display.drf
DRC LVS cds.lib .cdsenv .cdsinit
ppt课件
40
2. 设计规则
2.1 版图设计规则——工艺技术要求 2.2 0.35um，0.25um，0.18um，0.13um，不同的
模拟集成电路设计讲义CMOS (10)
V GS 1
I REF
2 ⋅ I REF = V DD – V T – - -------------W - k ′ ⋅ ---L
Iterative Solution !
1 2
∆V = V DSAT
V OUT
EECS140 ANALOG CIRCUIT DESIGN
LECTURES ON CURRENT SOURCES
1 2
CS-4
I DS 1 = I DS 2
otherwise
IOUT
W --- L = I REF ⋅ ------------2 W ---- L 1 = I DS 2
I REF = I DS 1
, I
OUT
EECS140 ANALOG CIRCUIT DESIGN
LECTURES ON CURRENT SOURCES
V DS > V GS – V T } After we reach the point V D > V T , the transistor will always be in Sat.
EECS140 ANALOG CIRCUIT DESIGN
LECTURES ON CURRENT SOURCES
EECS140 ANALOG CIRCUIT DESIGN
LECTURES ON CURRENT SOURCES
Cascode Source (Cont.) Rout for Cascode Source :
I OUT R OUT = r o 2 ⋅ [ 1 + ( 1 + χ2 ) ⋅ g m 2 ⋅ r o 1 ] R OUT M2 ro1 ≈ ( 1 + χ2 ) ⋅ g m 2 ⋅ ro 1 ⋅ ro 2 1 ------------ro = λ ⋅ I DS
模拟CMOS集成电路设计实验指导手册
目录第一部分．前言第二部分．实验的基础知识第三部分．实验内容1．cadence virtuoso schematic进行电路图的绘制2．cadence virtuoso analog environment电路性能模拟3．cadence virtuoso layout editor进行版图设计4．cadence virtuoso DRC Extract LVS以及后仿真等。
第四部分．附件1．Cadence schematic simple tutorial2.cadence virtuoso layout editor tutorial3.SMIC0.18um library第一部分．前言本实验为微电子系专业选修课程《模拟CMOS集成电路设计》的配套实验。
本实验围绕如何实现一个给定性能参数要求的简单差分运算放大器而展开。
通过该实验，使得学生能够建立模拟集成电路设计的基本概念，了解设计的基本方法，熟悉模拟CMOS集成电路设计的典型流程，了解在每一个流程中所应用的EDA工具，并能较熟练地使用每个流程对应的设计工具。
通过让学生自己分析每个流程中所出现的问题，把课程所学知识联系实际，从而增强学生分析问题、解决问题的能力。
本实验的内容以教材一至十章内容为基础，因此，该实验适合在开课学期的后半部分时间开展。
本实验讲义内容安排如下，首先是前言，其次是基础知识，接下来是实际实验内容，具体分成四个过程，最后是附录。
建议在实际实验开始之前依次浏览三个附件文档。
第二部分．实验的基础知识该实验内容所涉及的基础知识包括两部分：电路方面、流程方面和EDA设计工具使用方面。
1．电路有关的基础知识。
该实验是围绕如何实现基于SMIC0.18um工艺下，一个给定性能参数要求的简单差分运算放大器而展开，因此，以电流镜做负载的基本五管差分运算放大器的性能分析是该实验的理论基础。
具体内容在讲义以及课件相关章节中有详细介绍。
以下用一张图简单重述该电路的有关性能与各元件参数之间的关系分析结论。
模拟CMOS集成电路设计精粹ppt 第二章
只要L和C串联损耗阻抗为0，L和C就不产生noise，在无源器件中，只有电阻产生额外的noise。电路 中加入了L就会使得gm和输出电阻都与f有关。如果不含串联的R or L，输入阻抗ZinL是容性的，现在 则变成了纯阻性的，其值为gmLS/CGS,或LSω T，原因是输入CGS被电感抵消了。这样输入电阻可以很容 易地被设计成50 ，从而与50传输线（同轴电缆，天线等）相匹配。这种方法可设计出一个超高f低 noise放大器。
采用两种相同的电流偏置，但右边电路（2）中M2和M1并联，哪一种更好呢？（2）放大器中，输出电 阻较大，∴增益相对较高，相应的带宽窄一些。可用另一个晶体管构成电流源，这个晶体管是PMOST 器件，它的栅极与参考电压相连，产生直流偏置电流。还存在下面两种电路形式。
第一种放大器有一个恒定的直流偏置电流，∵作为电流源的M2的栅极与一个直流参考电压相连。低f 情况下，负载CL不起作用， 此时，M1和M2的直流电流不随信号电平而变化。被定义为A类放大器。第 二种，连接并同时驱动两个管的栅极，结果完全不同。根据所输入信号电平的不同，流过两个管的电 流变化非常大。这就是AB类放大器。实际上，在数字输入信号和模拟输入信号中都有可能采用第二种 放大器。
实现这样一种串联反馈电阻的一个简单方法是采用一个nMOST管，让其工作在线性区。但只有当VDS2很 小，在100mV～200mV之间才有可能。两个晶体管的VGS也不同。 MOST M1工作在饱和区，包含一个参数 K‘，而M2是作为一个电阻使用，包含参数KP，它们的参数n不同，n本身也是一个不确定的值
在增益表达式中，保留输出电阻，能较好地理解同样的输出电阻是怎样来决定输出极点或者带宽的。 在计算GBW时，这个输出电阻被消去，这和单管情况一样。但GBW变成了2倍，∵单管的跨导增大了2倍， ∴这是电流复用的一个简单例子。GBW是最重要的技术指标，它表明在任意f下，可以获得多大的电压 增益。它通过gm取决于电流。
第六章模拟集成电路设计-1.只是课件
专用集成电路设计实验室
四川大学物理科学与技术学院
2、电阻比例恒流源
• 基准电流Ir
• 电路特点：得到不同的电流输出值，减少芯片 面积
VBE 0IE0R0VBE 1IE1R1
R1E1I1VBE 0 VBE11，得到6公 3式 ） 0 （
R0E0I
IE0R1
注意： 设计中要求微小工作电流 减小R0，以使芯片面积小
2020/7/2
专用集成电路设计实验室
四川大学物理科学与技术学院
恒流源电路和有源负载
• 参考电压源和参考电流源
– 偏置电路：把一个支路中的参考电流比较精确 地反射到另一个支路上去，以获得较稳定的工 作电流
– 有源负载：设计得到大的动态电阻，从而提高 电压增益
2020/7/2
专用集成电路设计实验室
四川大学物理科学与技术学院
专用集成电路设计实验室
四川大学物理科学与技术学院
3、互连
• 金属 • 多晶硅 • 扩散层
2020/7/2
专用集成电路设计实验室
四川大学物理科学与技术学院
二、模拟集成电路版图技术
• 设计规则 • 天线效应 • 模拟集成电路版图
2020/7/2
专用集成电路设计实验室
四川大学物理科学与技术学院
设计规则
专用集成电路设计实验室
四川大学物理科学与技术学院
本章主要内容
• CMOS工艺技术 • 模拟集成电路版图技术 • 参考电压源和参考电流源 • CMOS单极放大器 • CMOS运算放大器 • 负反馈 • D/A、A/D转换器
2020/7/2
专用集成电路设计实验室
四川大学物理科学与技术学院
一、CMOS工艺技术
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
模拟集成电路设计实习培训内容介绍培训目的经过本培训，学员将会学到在模拟集成电路设计过程中的绝大部分环节。
1.学会使用数模混合集成电路设计EDA工具进行简单的模拟集成电路设计的流程，包括Cadence的Virtuoso原理图输入、版图设计，Cadence的Spectre电路仿真，及Mentor Graphics 的Calibre版图规则检查（DRC）、电路图版图一致性检查（LVS）。
2.学会使用三大常用的仿真方式（DC，AC，以及Transient）来对电路进行性能的验证与设计参数的调整培训内容本培训首先设计一个运算放大器，在该放大器中采用了一个理想的电流源做偏置。
接着设计一个带隙基准源（Bandgap reference）来提供这个运算放大器中用到的电流源，然后对整个电路进行仿真验证。
整个电路Lab_top电原理图以及仿真激励如下图所示。
最后，参加培训的学员要求对所设计的Bandgap reference进行版图设计以及DRC、LVS检查，时间充裕的学员进一步设计运算放大器的版图及对其进行DRC/LVS的检查。
图1-0 Lab_top 原理图上图中的运算放大器（opam）电路如下图所示，值得注意的是，该运算放大器需要一个current sink做偏置，该current sink由上图中的NM1来提供。
其中的bandgap电路如下图。
这里看上去好像电压源并没有和电路直接连在一起，但是由于系统中所有标记相同的点电位都相同，所以，图中的这种接法等效于直接把V4接到电路的正负极。
图1-14 加入激励源后的图二、Spectre 仿真 (opam)（1）直流分析(DC Analyses)我们在共模输入管脚接一个可以调节的电压源VCM ，使得这个电压源的电压从0升到高到3.3v 然后我们测量output 端的电压。
从图1-14中的Tools 菜单->Analog Environment 调出spectreV4AnalogLib/vsource/DCIbiasAnalogLib/isource/DCV0与V1 AnlogLib/vsinVCMAnalogLib/vsource/DC图2-1 spectre仿真界面。
2-1 setup菜单->model librarys调出模型库设置窗口。
点击Browse找到使用的仿真文件“sm083006-1k.scs”，Section那栏填入：typical，然后点击ADD 。
依次在Section栏中加入bjt, capacitor, diode,resistor并点击加入，结果如图：图2-2 setup result点击ok,回到spectre的主窗口。
提示：我们在创建库lab_practice的时候已经指定了工艺库为chrt35rf，因此这里的模型库是自动设置好的。
现在我们要进行dc分析的设置了，从analyses菜单->choose调出分析设置窗口。
选择DC分析，变化类型选择Component Parameter，Component name 填入VCM参数为dc ,变化范围是0到3.3（见图2-3）.图2-3 dc分析设置点击ok.回到了spectre主界面。
到此，已经把仿真环境设置好了。
现在我们要观察output端的波形，如何才能做到呢？从spectre的outputs菜单->to be plot->select from schematic,这个时候，会切换到schematic窗口，用鼠标点击一下output那条连线，看看发生了什么？output端的颜色变了，标识出它的波形将会被显示，spectre的窗口已经变成了下面的图2-5设置后的spectre图2-6 Output波形(结果显示共模输入电平在2.0V以下输出直流工作点基本不变)DC分析，除了包含器件参数的仿真外，还可以进行温度仿真，设计变量仿真和器件模型参数仿真。
有兴趣的话可以自己摸索一下。
(2)AC分析我们必须先明确一下ac分析的目的，所谓的ac分析，就是在一定的静态工作点上，施加一个小信号，然后分析输出的的交流信号，可以看出放大系数，频率响应等的特性。
先进行AC分析激励设置，将输入交流信号V1（正端）和V0（负端）的交流幅值设置为500mV，相位都为0。
由于两端反向连接，故反向，差分交流输入的幅值为1V。
现在进行分析设置，重新调出图2-3的窗口，。
图2-8 ac分析设置设置频率从1变到1G，点击ok，然后netlist & run:图2-9 输出波形查看设置图2-10 输出运算放大器的波特图现在测量一下图2-10中的运算放大器的低频增益（Av0）、3dB带宽（f0）、相位裕度（PM）等参数。
有两种测量方法：Trace工具条测量法及calculator精确计算测量法图2-11 用Trace工具条进行仿真参数的测量，此图读出低频增益为51.27dB-3dB带宽和相位裕度也可测出。
图2-12 用Trace工具条测量-3dB带宽（51.27dB-3dB=48.27dB），测出为484.83 kHz图2-13 用Trace工具条测量相位裕度，定义为增益为1（0dB）时对应的相位与-180 o C的距离。
先从幅频特性中找出增益为0dB（此处为99.45dB，近似0dB）对应的频率（121.91MHz），再在相频特性中找出此频率对应的相位，与-180 o C相减即为相位裕度（-125.82 o C -（-180 o C）=54.18 o C）开子窗口按钮图2-14 以实际幅值而非dB值显示的幅频特性（因为输入为1.0 V，所以实测低频输出电压值即为放大器的低频增益值，365.98）a）如果想精确计算仿真结果的参数，则需用Calculator工具。
先Edit/Delete 删除第二个子窗口，只留下原来的幅频特性和相频特性在一起的图。
Tools/Calculator弹出Calculator窗口图2-15 Calculator窗口先将options菜单中的set RPN那个勾去掉。
选择ac分析，再点击vf选项，去到电路原理图中点击输出点（out），然后在右下白色窗口中选择测量bandwidth，再点击一下Append字样右边的plot按钮就可以计算出仿真波形的-3dB带宽（491500 Hz，约480 kHz）。
相位裕度也可用同样的方法计算（选phase margin，测出PM=54.15 o C）图2-16 用Calculator计算运放的-3dB带宽三、建立opam的symbol:整个系统包括上面设计好的运算放大器(opam) 模块和后面的带隙基准源(bandgap) 模块。
系统的设计采用层次化设计方法：顶层为系统电路，调用opam模块和bandgap模块。
而要模块调用的话必须先为设计好的模块建立symbol。
方法为：图3-1 将opam另存为opam_simu重新进入opam文件修改先将电压源、电流源等删除，加pin（快捷键按p），加pin时可以单击鼠标右键对pin旋转。
依次加上vdd，GND，Iin，vin+，vin-共五个输入pin，加上之前加的out输出pin，共六个pin。
修改后的电路图如图3-2所示。
图3-2 去电压源、电流源，以及gnd，再加相应地pin接着我们要对设计要的原理图绘制symbol，生成symbol后，这个opamp就可以在其它电路中被调用。
从原理图生成symbol的方法如下，在Virtuoso Schematic Editing窗口中，选择菜单Design->Create Cellview ->From Cellview.图3-3 从菜单创建symbol图3-4 在Tool/Data Type一栏中选Composer-Symbol图3-5 安排pin的位置图3-5只是pin摆放的一个例子。
图3-6 创建好的opam模块的Symbol图3-7 创建的Symbol在Library Manager中体现四、bandgap模块（1）温度系数仿真图4-2 温度从0到100 o C变化时bandgap电压输出的变化系数仿真设置图4-3 bandgap温度系数仿真结果按“D”按键使用两点差测量工具，出来一个红色三角形和一个绿色三角形。
将红色条拉到输出电压最大位置，绿色条拉到输出最小位置，可以读出波形的最大电压（Ymax）、最小电压（Ymin）及最大最小电压差（∆Y），从而计算出bandgap的温度系数TC。
TC = (Ymax-Ymin)/[(1/2) (Ymax+Ymin)]/100= 2*0.003027/(2.000711+1.997684)/100= 15.14 ppm(2) PSRR仿真在直流VDD的上面加一交流信号（图4-4），设置交流仿真的频率范围（图4-5），看out1信号（图4-6）。
图4-4 PSRR 激励仿真设置图在直流电源VDD的基础上加一交流信号vdd，模拟电源电压波动对电路输出的影响（电源抑制比，PSRR(dB) = 20log(∆V out/∆VDD)）图4-5 电源抑制比仿真设置图4-6 电源抑制比仿真结果从仿真结果图4-6可知，在频率< 1 kHz时，PSRR < -35 dB五、总电路（调用bandgap和opam模块）：将lab_practice库中的bandgap_simu单元copy成bandgap单元，打开bandgap单元电路，删除直流电压源和交流电压源，创建bandgap单元的Symbol。
在lab_practice库中创建顶层系统电路lab_top单元，然后调用bandgap和opam子电路，加上几个PMOS 和NMOS管做镜像电流源缓冲，再加上直流电源（V0）、运放的差分共模电压（VCM）及差分输入交流信号激励（VINP、VINN），如图5-1所示。
注，lab_practice_demo中的lab_top中的两个差分输入信号有点错误，需要修改，将VINN的方向翻转180度，与VINP反向，并将AC phase由180度改为0度。
图5-1 使用bandgap模块和opam模块构成的电路总图（1）先做瞬态仿真调静态偏置工作点图5-2做瞬态仿真设置图5-3 瞬态仿真输出波形选择NM1的漏端（可看NM1的漏极电流）及输出电压（out端）图5-4 瞬态仿真波形从图5-4可以看出，0.25us后NM1输出给opam的偏置电流基本保持在54.2 uA。
输出电压V(out)则在不断变化，这是由于输入加了1 mV的差分正弦信号引起的。
如果要看清楚V(out)的整个变化，只要将仿真截止时间拉长至10 mS以上就可以了，此时，输入激励以及输出响应如图5-5。