3.2模拟集成电路设计-差分放大器版图
模拟cmos集成电路设计拉扎维第4章差分放大器
Rin =
RD + rO
RD
+1
1 + ( g m + g mb )rO ( g m + g mb )rO g m + g mb
R = {[1 + (g + g )r ]R + r } || R 路漫漫其修远兮,
吾将上下而求索
out
m
mb o S
o
D
西电微电子学院－董刚－模拟集成电路设计
11
上一章
西电微电子学院－董刚－模拟集成电路设计
5
上一章
二极管接法的MOS 管做负载的共源级
线性度好，输出摆幅小，增益不能太大（否 则摆幅小、带宽小）
Av =
路漫漫其修远兮, 吾将上下而求索
(W / L)1 1
(W / L)2 1 +
Av =
n (W / L ) 1 p (W / L ) 2
西电微电子学院－董刚－模拟集成电路设计
6
上一章
电流源做负载的共源级
增益大
路漫漫其修远兮, 吾将上下而求索
Av = m ro1 || ro2
西电微电子学院－董刚－模拟集成电路设计
7
上一章
深线性区MOS管做负载的共源级
输出摆幅大（可以为VDD）
得到精准的Ron2比较困难；受工艺、温度变 化影响比较大，产生稳定、精确的Vb比较 难
路漫漫其修远兮, 吾将上下而求索
=
g mR D
路漫漫其修远兮, 吾将上下而求索
1 + g mR S
西电微电子学院－董刚－模拟集成电路设计
9
上一章
共漏级－源跟随器
Rin大，Rout小，输出摆幅 小，增益有百分之几非线性； PMOS管能消除体效应，提高 线性度，但输出阻抗大，带宽 降低；电压缓冲器、电压平移
模拟CMOS集成电路设计第四章差分放大器分解
模拟CMOS集成电路设计第四章差分放大器分解差分放大器是CMOS集成电路设计中非常重要的一部分，它在电信号放大、差分信号处理和模拟信号传输等领域具有广泛的应用。
本文将对CMOS集成电路设计中的差分放大器进行分解，以帮助读者更好地理解和应用这一核心电路模块。
差分放大器是一种由两个输入端和一个输出端组成的放大器，它的特点是能够放大两个输入信号的差值，并抑制共模信号（即两个输入信号的平均值）。
差分放大器常用的两种结构是共源共栅结构和共源共栅共源共栅结构。
下面将详细介绍这两种结构的分解方法。
1.共源共栅结构的分解共源共栅结构的特点是输入信号通过共源极放入电路，输出信号通过共栅极输出。
它的优点是输入电阻高、增益稳定，适用于高频和宽频带应用。
首先，我们来看一下共源共栅结构的电路原理图。
它由一个共源极M1、一个共栅极M2和一个负载电阻RL组成。
其中，M1的栅、漏极与输入信号相连，M2的源极与M1的源极相连，并通过电流源IB偏置。
负载电阻RL连接在M2的漏极和M1的源极之间。
接下来，我们对这个电路进行分解。
首先，将M1和M2的直流工作点确定。
假设输入信号为微弱的交流信号，可以将M1和M2视为理想可变电阻，其中M1的栅极和漏极之间的电压为vgs1，M2的栅极和源极之间的电压为vgs2、根据共源共栅和平衡电流假设，可以得到：id1 = id2 = id/2gm1vgs1 = gm2vgs2其中，id为分配给两个MOS管的总漏源电流，gm1和gm2分别为M1和M2的跨导。
然后，通过公式计算共源共栅结构的增益，可以得到：Av = -gm2RL最后，在进行差分模式和共模模式的分析。
差分模式下，输入信号为vcm-vd，其中vcm是共模信号，vd是差模信号。
共模模式下，输入信号为(vcm1+vcm2)/2、根据共模模式下输出电流为零的条件，可以得到共模抑制比CMRR与差分增益Av的关系为CMRR = Av/2gm.2.共源共栅共源共栅结构的分解共源共栅共源共栅结构是一种衍生自共源共栅结构的放大器，它包含两对共源共栅结构，具有更高的增益和更稳定的工作特性。
差分放大器-模拟集成电路课程设计
一、设计要求低频增益: > 80 dB；单位增益带宽: > 50 MHz；负载电容: =5pF（可调整）；相位裕量: >60°；增益裕量: >12dB。
二、电路结构的选择1.共源共栅结构：运算放大器的的结构主要有三种:(1)简单两级运放；(2)折叠共源共栅；(3)共源共栅。
共源共栅放大器的特点：(1)结合了CS、CG放大器的优点，Av较大且频带宽；(2)输出电压摆幅因层叠的MOS管而有所损失，在低电源电压运用中是致命的；（3）在低电源电压电路中共源共栅结构因为要消耗过多的电压余度运用较少，此时需要多级CS放大器才能达到需要的增益，这会给放大器的补偿带来更大困难。
折叠式共源共栅放大器的特点：(1)与套筒式结构相比，输出电压摆幅较大些；(2)折叠式共源共栅放大器的功耗较大、电压增益较低、极点频率较低、噪声较高；(3)可使输入共模电平接近电源供给的一端电压。
2.反相放大器：COMS反相器通常由一个P沟道增强型MOS管和一个N沟道增强型MOS管串联组成。
通常P沟道管作为负载管，N沟道管作为输入管。
COMS反相器具有如下特点：(1)静态功耗极低。
在稳定时，COMS反相器工作时，总有一个MOS管处于截止状态，流过的电流为极小的漏电流。
(2)抗干扰能力强。
由于其阈值电压近似为0.5VDD，输入信号变化时，过渡变化陡峭，所以低电平噪声容限和高电平噪声容限近似相等，且随电源电压升高，抗干扰能力增强。
(3)电源利用率高。
VOH=VDD，同时由于阈值电压随VDD变化而变化，所以允许VDD有较宽的变化范围。
(4)输入阻抗高，带负载能力强。
本设计采用共源共栅结构和反相放大器级联的方式来达到设计要求。
首先采用共源共栅结构作为差分当大器的第一级，承担主要的放大能力以及尽可能宽的单位增益带宽。
反相器作为第二级主要作为阻抗匹配，提高输出的带载能力，同时具有放大功能。
同时在第二级输入和输出之间加入串联RC负反馈网络，作为频率补偿，提高系统的稳定性，防止放大器自激。
3.1模拟集成电路设计-差分放大器电路设计
集成电路设计实习Integrated Circuits Design LabsI t t d Ci it D i L b单元实验三（第一次课）模拟电路单元实验－差分放大器电路设计2007-2008 Institute of Microelectronics Peking University实验内容、实验目的、时间安排z实验内容：z设计差分放大器z对电路进行直流、交流、瞬态分析z目的：z掌握模拟集成电路单元模块的设计分析方法z时间安排：z一次课完成差分放大器的电路设计Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page1实验要求z设计图示差分放大器z尺寸需调整z放大器性能指标要求z负载电容C=2pFLz VDD=5Vz放大管的Vdsat=200±30mVz对管的m取4的倍数z低频开环增益>100z GBW>25MHzz PM>60z共模输入范围>3Vz功耗、面积尽量小Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page2实验结果记录z请记录如下数据z各晶体管尺寸（m、W、L）z各晶体管的Vdsatz低频开环增益、GBW、PMz直流功耗、瞬态功耗平均值及对应跳变频率z转换速率（上升、下降分别记录）z单位缓冲接法，输入1V跳变时，输出端的信号建立时间（20μV）z上升、下降分别记录z实验方法，参见P5～P32Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page3创建放大器的电路（按下列尺寸设置）z M0、M1的尺寸z M=4, W/L=2/2z M2的尺寸z M2, W/L2/2M=2W/L=2/2z M5的尺寸M1W/L2/2z M=1, W/L=2/2z M3、M4的尺寸z M=4, W/L=2/2z vp：正输入端z vn：负输入端Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page4创建放大器的SymbolInstitute of Microelectronics, Peking University集成电路设计实习－单元实验三Page5创建Power的电路图z如图创建Power的电路z创建Power的Symbol Viewz仅供仿真时调用！！！Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page6创建放大器的仿真电路（DC/AC仿真）z正输入端vp，加激励信号，DC＝2.5，AC magnitude＝1V负输入端，大电阻（）、大电容（）反馈z vn1G1FInstitute of Microelectronics, Peking University集成电路设计实习－单元实验三Page7放大器的仿真电路：z I3：提供电流源z C2：放大器的负载z R0：1Gz C0：1Fz I0：调用PowerInstitute of Microelectronics, Peking University集成电路设计实习－单元实验三Page8常用Analyses设置z Tran：瞬态z DC：直流z AC：交流设置完毕后运行Simulation，然后可以查看Simulation Results Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page9直流/交流分析设置z直流分析：直流工作点z交流分析：起止频率设置Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page10z Results->Print->DC Operating Points->鼠标点击元件->弹出对话框Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page11βr的倒数该元件的功耗Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page12z Results->Direct Plot->AC Gains & Phase->进入Schematic ViewInstitute of Microelectronics, Peking University集成电路设计实习－单元实验三Page13z View的左下角显示：Select first point然后鼠标左键点击（p为输出结点）z vout First pointInstitute of Microelectronics, Peking University集成电路设计实习－单元实验三Page14z first point选定后，View的左下角显示：Select second point然后鼠标左键点击p（p为输入结点）z vp Second pointInstitute of Microelectronics, Peking University集成电路设计实习－单元实验三Page15z弹出图示窗口：两条曲线表示幅频特性与相频特性Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page16z低频增益测量：在较低频率处测量幅频特性曲线的纵坐标值如图测得的低频增益为z41.1898dBInstitute of Microelectronics, Peking University集成电路设计实习－单元实验三Page17z增益带宽积测量：幅频特性曲线幅度为0dB时对应的频率注意：标尺很难完全定位到0dB，所以允许误差在正负50m dB以内z注意：标尺很难完全定位到0dB，所以允许误差在正负50m dB以内z测得增益带宽积为6.31193MHz增益带宽积Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page18z相位裕度测量：使用B标尺在增益带宽积频率处，测相移z PM (Phase Margin)=180+Phase88o(g)，图中相位裕度约Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page19Results: Circuit Conditionsz查看电路元件的工作状态：Results->Circuit Conditionsz放大管、负载管、电流镜等均应工作于饱和区z开关管工作于线性区z线性区：红色显示1、选项设置2、图中显示Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page20单位增益接法的放大器电路：输入为阶跃脉冲信号Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page21瞬态仿真设置z Analysis->Choose ，弹出窗口选择精度设置Conservative ：精度高Moderate ：中等精度Liberal Institute of Microelectronics, Peking University 集成电路设计实习－单元实验三Page 22：仿真速度快z第一步：将标尺A放置于平台区靠右的区域第二步：将标尺从点往左移动，直到||μz B A|Delta Y|≈20Vz第三步：将标尺A移动到跳变起始点，测Delta X，即为建立时间Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page23z Delta X，即为建立时间测得的建立时间为z414.419nsInstitute of Microelectronics, Peking University集成电路设计实习－单元实验三Page24转换速率测试z A点：跳变点右侧；B点：远离斜率变化区域测得转换速率为z10.3043MV/secInstitute of Microelectronics, Peking University集成电路设计实习－单元实验三Page25功率测试（保存Power信号的设置）z Outputs->Save All…->弹出Save Options窗口->如下设置Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page26z Tools->Results Browser->弹出窗口中点击OK在中z Results Browserz Schematic->psf->Run1->tran-tran->I8->pwr->双击鼠标I8单元的功耗Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page27z双击鼠标后弹出Calculator窗口选择p g，然后点击z Special Functions->Average Printz平均功耗为：111.944μWInstitute of Microelectronics, Peking University集成电路设计实习－单元实验三Page28功率测试（直流功耗）z在Results Browser中z Schematic->psf->Run1->dcOp-dc->I8->pwrInstitute of Microelectronics, Peking University集成电路设计实习－单元实验三Page29z Analyses->Choose->dc->Component Parameterz Select Component Schematic 点击p ，然后在中选择扫描源z Component NameParameter Namez Parameter Name 扫描源的起止Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page 30扫描源的起z输出电压随直流量的变化Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page31。
模拟集成电路课程设计差分放大器设计报告
模拟集成电路课程设计--差分放大器设计报告设计报告姓名：徐彭飞学号：201221030137 姓名：杨萍学号：201250300004差分放大器设计报告设计内容：设计一个差分放大器的模拟集成电路模块，给出电路原理图，对电路进行直流、交流、瞬态分析并给出仿真结果，给出简单的集成电路版图。
差分放大器的性能指标：1、负载电容CL=2pF2、VDD=5V3、放大管的Vdsat=200±30mV4、对管的m取4的倍数5、低频开环增益>1006、GBW>25MHz7、PM>608、共模输入范围模输入范围>3V一、电路原理图：器件尺寸：M0、M1的尺寸：M=4, W/L=2/2 M2的尺寸：M=2W, /L=W/L2/22/2 M5的尺寸：M1=1W, /L2=/22/2 M3、M4的尺寸：M=4, W/L=2/2 vp：正输入端 vn：负输入端二、电路原理图符号：三、仿真时的Power电路：四、差分放大器的DC/AC仿真（一）放大器的DC/AC仿真电路原理图：正输入端vp：加激励信号，DC＝2.5，AC magnitude＝1V 负输入端vn：大电阻（1G）、大电容（1F）反馈I3：提供电流源C2：放大器的负载大器的负载R0：1GC0：1FI0：调用Power（二）MOSFET的直流工作点：（三）交流分析得到的带宽、增益、相位裕度：五、单位增益接法的放大器电路的瞬态仿真（一）单位增益接法的放大器电路原理图：输入为阶跃脉冲信号（二）瞬态仿真输出波形（三）直流扫描（输出电压随直流量的变化）六、简单的电路版图。
模拟CMOS集成电路设计第四章差分放大器.
ΔVinmax
2ISS 故允许输入的最大差模电压范围△V 为： ID =β
2ISS （这就是电路能处理信号的最大差模电压。） ΔVID = β
差动放大器4 # 14
基本差分对的定量分析(4)
4. 因△ID是△Vin的奇函数，故有：
ΔID(t)=αΔV 1 in(t)+αΔV 3 in (t)+αΔV 5 in (t)+......
gmR D VY = A VX VT = Vin 2
差动放大器4 # 19
差分对的小信号特性(3)
gmR D VX = A VX Vin1 = Vin1 2 gmR D VY = A VX VT = Vin1 2 (VX-VY ) |Vin1=∆Vin=-gmRD ∆Vin
(VX-VY ) |Vin2=-∆Vin=-gmRD ∆Vin
差动放大器4 # 18
差分对的小信号特性(2)
利用叠加定理 ,先考虑Vin1的 作用,再求VY
1 1 RT = = g m1 g m
VT=Vin RL1 求开路电压VT
这是CG放大器
利用小信号等 效电路,可求得:
g m1R L1R D1 利用CG放大器已有公式: VR L1 = Vin 1+ g m1R L1 g m2R D gmR D g m1R L1R D1 A VX = = VT = lim VR L1 = Vin = Vin 1+ g m2R T 2 R L1 →∞ 1+ g m1R L1
简 单 差 动 对
如何减小输入共模电平变化的影响呢?
差动放大器4 # 5
基本差动对
Vin1-Vin2 足够负, M1截止, M2导通 Vin1-Vin2 相差不 大时, M1 和 M2 均 导通
复旦微电子-模拟集成电路设计-差分放大器-PPT精品文档
如图是小信号等效电
g V V m 1 in P
V V V in in 1 in 2
V V V V V p in 1 GS 1 in 2 GS 2
V V V V V in in 1 in 2 GS 1 GS 2
V V V TH 1 TH 2 in
2 I D 1
2 I D 2
( 1 )
差动信号增大了可得到的电压摆幅 。
输出摆幅：
VDD Veff
（单端）
V V V DD ef f
（差分） 2 V V DD eff
V V V DD eff
单端和差分工作的特点
差动放大器的偏置电路更简单。 一路尾电流源可以确定差动放大器的偏置。 差动信号具有更高的线性度 差动电路具有“奇对称”的输入输出特性，故由差 动信号驱动的差动电路没有偶次（二次）谐波。呈 现的失真比单端电路小的多。 差动电路的面积较大 差动电路采用对管代替单管以得到和单端相同的增 益。因此，电路的面积增加了。但要达到同样的性 能，如线性度、抑制非理想的影响，使用单端设计 得到的面积可能更大。
单端和差分工作的特点
差动工作相当于单端工作的优点：
对环境噪声具有更强的抗干扰能力 例如：相邻的时钟线对信号线的干扰 。
差分工作
单端工作
L1对L2和L3的干扰幅度大小相等，方向相同。差分信号没有改变。
单端和差分工作的特点
例如：对电源噪声同样具有更强的抗干扰能力 。
电源对Vx和Vy的干扰幅度大小相等，方向相同。差分信号没有改变。
??????????????????????????????????????????????????????????????1112121212121sstsssstssssttgsgsosiviiviivvvvv??xx211121??????????????????????4212sstsstosivivv基本差动对的定量分析llwwlwcoxn????????????假定不变
差分放大器版图设计
一.绪论1.1差分放大器的概述差分放大器(Differential amplifier),是能把两个输入电压的差值加以放大的电路,也称差动放大器。
这是一种零点漂移很小的直接耦合放大器,常用于直流放大。
它可以是平衡(术语“平衡”意味着差分)输入和输出,也可以是单端(非平衡)输入和输出,常用来实现平衡与不平衡电路的相互转换,是各种集成电路的一种基本单元。
由两个参数特性相同的晶体管用直接耦合方式构成的放大器。
若两个输入端上分别输入大小相同且相位相同的信号时,输出为零,从而克服零点漂移。
适于作直流放大器。
差分放大器是一种将两个输入端电压的差以一固定增益放大的电子放大器,有时简称为“差放”。
差分放大器通常被用作功率放大器(简称“功放”)和发射极耦合逻辑电路(ECL, Emitter Coupled Logic) 的输入级。
差分放大器是普通的单端输入放大器的一种推广,只要将差放的一个输入端接地,即可得到单端输入的放大器。
很多系统在差分放大器的一个输入端输入信号,另一个输入端输入反馈信号,从而实现负反馈。
常用于电机或者伺服电机控制,以及信号放大。
在离散电子学中,实现差分放大器的一个常用手段是差动放大,见于多数运算放大器集成电路中的差分电路。
差分放大器可以用晶体三极管(晶体管)或电子管作为它的有源器件。
输出电压u0=u01-u02,是晶体管T1和T2集电极输出电压u01和u02之差。
当T1和T2的输入电压幅度相等但极性相反,即us1=-us2 时,差分放大器的增益Kd(称差模增益)和单管放大器的增益相等,即Kd≈Rc/re,式中Rc=Rc1=Rc2,re是晶体管的射极电阻。
通常re很小,因而Kd较大。
当us1=us2 ,即两输入电压的幅度与极性均相等时,放大器的输出u0应等于零,增益也等于零。
实际放大电路不可能完全对称,因而这时还有一定的增益。
这种增益称为共模增益,记为Kc。
在实际应用中,温度变化和电源电压不稳等因素对放大作用的影响,等效于每个晶体管的输入端产生了一个漂移电压。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路设计实习Integrated Circuits Design Labs
I t t d Ci it D i L b
单元实验三（第二次课）
模拟电路单元实验－差分放大器版图设计
2007-2008 Institute of Microelectronics Peking University
实验内容、实验目的、时间安排
z实验内容：
z完成差分放大器的版图
z完成验证：DRC、LVS、后仿真
z目的：
z掌握模拟集成电路单元模块的版图设计方法
z时间安排：
z一次课完成差分放大器的版图与验证
Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page1
实验步骤
1.完成上节课设计放大器对应的版图
对版图进行、检查
2.DRC LVS
3.创建后仿真电路
44.后仿真（进度慢的同学可只选做部分分析）
z DC分析：直流功耗等
z AC分析：增益、GBW、PM
z Tran分析：建立时间、瞬态功耗等
Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page2
Display Option
z Layout->Options
->Display
z请按左图操作
Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page3
由Schematic创建Layout
z Schematic->Tools->Design
Synthesis->Layout XL->弹出窗口
->Create New->OK
>选择Create New>OK
z Virtuoso XL->Design->Gen From
Source->弹出窗口
z选择所有Pin
z设置Pin的Layer
z Update
Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page4
对管的共质心画法：相对位置放置
z设A管、B管为对管，共8个Multiplier
将管的前个p合在一起，置于左上角
z A4Multiplier
z将A管的后4个Multiplier合在一起，置于右下角
z将B管的前4个Multiplier合在一起，置于右上角
z将B管的后4个Multiplier合在一起，置于左下角
A
B
A
B
Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page5
对管的共质心画法：层间互连单元的调用
z调用单元
z CSMC05MS中的POLY_M1
z View为symbolic
z设置
z Column：Contact列数
C l C t t
z Row：Contact行数
z其余可供调用的层间互连单元
z DIFF_M1
DIFF M1
z M1_M2
z M2_M3
z Ntap
z Ptap
Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page6
对管的共质心画法：连线
z A管中前4个Multiplier的连线
p
z挪动B管前4个Multiplier的位置，
复制上图中的相关连线（注意：使
用上下镜像功能）
z按c，鼠标左键拉框，选定一组连线
z按F3，选择上下镜像
z将复制后的连线放到合适的位置
Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page7
对管的共质心画法：连线、隔离
z使用ptap将N型MOSFET围起来
z固定衬底电压、隔离数字干扰
A
B
A
B
Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page8
Ntap、ptap的尺寸
z尺寸：
z Tap length
z Tap width
z根据需要设置
Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page9
显示未完成的连线：查找未完成的连线时使用
z Connectivity->Show Incomplete
Nets
z未完成的连线List
z红框表示该连线被Selected
z放大显示未完成的连线
z未完成连线的相关信息
Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page10
查找DRC错误标识
z Verify->Markers->Find，弹出窗口
设置
z Zoom To Markers
z按Apply显示当前DRC错误标识，按Next显示下一个标识
z回到版图窗口，按Shift+z缩小显示目标，查看标识的具体原因
Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page11
查找LVS的未匹配处
z首先：LVS结束后，查看Output结果
z若查看结果很难找出未匹配处，请按如下方法查找
1.打开电路的extracted view
2.在extracted view中:Verify>LVS>Error Display，弹出窗口
2extracted view:Verify->LVS->Error Display
3.设置Auto-Zoom，按First、Next可显示LVS失配（佐以shift+z）
4.记录失配原因与坐标，回到Layout View查看该坐标处的版图信息
4Layout View
Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page12
后仿真（第一步）：Build Analog
1.复制某单元的Layout View到
新单元
2.执行Extract
3.LVS双方均填写extracted
4.Run & Build Analog
5.Include All & OK
Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page13
后仿真（第二步）：Create Symbol
1.打开任意一个Schematic View
2.Design->Create Cellview->From
Cellview，弹出右上窗口
3.点击Browse，弹出右下窗口
4.选后仿单元的Analog_extracted
参考由Schematic生成Symbol
Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page14
后仿真（第三步）：仿真设置
1.调用analog_extracted生成的symbol，创建仿真电路
启动（g g）
2.ADE Analog Design Environment
3.ADE->Setup-> Environment，弹出窗口
4.在Switch View List中添加analog_extracted
4Switch View List analog extracted
Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page15。