西安电子科技大学微电子硅集成习题答案
电科05微电子A卷答案1
2007－2008学年上期微电子学试卷A答案一、FPGA：现场可编程门阵列（1.5分）VLSI：超大规模集成电路（1.5分）LPCVD：低压化学气相淀积（1.5分）VHDL：超高速集成电路硬件描述语言（1.5分）二、本征半导体导电的过程实质上就是电子从价带顶跃迁到导带底的过程（1分），在这个过程中，电子跃迁所需的能量就是导带底与价带顶的能量差，即禁带宽度（1分），通常情况下本征半导体的导电性很差（1分）。
对半导体掺杂实际上就是在禁带中引入杂质能级（1分），电子可从杂质能级跃迁到导带底或从价带顶跃迁到杂质能级（1分），由于杂质能级处于禁带中，故电子在跃迁过程中所需的能量要小于禁带宽度（1分），也就是说电子更容易发生跃迁，所以掺杂半导体的导电性能优于本征半导体。
三、集成电路设计规则通常指的是版图设计规则，即几何设计规则，它是集成电路设计和制备工艺之间的接口，是版图设计所依据的基础。
（2分）设计规则主要有两种表示方法，一种是以 为单位的设计规则（1分），另一种是以微米为单位的设计规则（1分）。
四、栅氧和场氧该用热氧化的方法制备（2分），而布线氧化层介质该用化学气相淀积的方法制备（1分）。
因为，热氧化制备的二氧化硅层比化学气相淀积制备的二氧化硅层质量好得多（1分），而化学气相淀积的效率较高（1分），栅氧和场氧属于器件的组成部分，其质量直接影响着器件的性能（1分），故采用热氧化制备；而布线氧化层介质是各金属连线之间的隔离部分，对其质量要求没有那么高（1分），故采用效率较高的化学气相淀积的方法制备。
五、刻蚀技术主要有湿法刻蚀技术（1分）和干法刻蚀技术（1分）两种。
湿法刻蚀的优点是选择性好、重复性好、生产效率高、设备简单、成本低（1分）；主要缺点是钻蚀严重，对图形的控制性差（1分）。
干法刻蚀的优点是各向异性度较好、可以高保真转移光刻图形（1分）；主要缺点是效率比湿法刻蚀低、且设备复杂、成本较高（1分）。
六、门阵列设计方法（1分）、标准单元设计方法（1分）、积木块设计方法（1分）和可编程逻辑电路设计方法（1分）。
西安电子科技大学微电子概论复试题
07年微电子概论复试题（一共6道大题，满分100分，4月9日19：30～21：00）1，什么是N型半导体？什么是P型半导体？如何获得？2，简述晶体管的直流工作原理。
3，简述MOS场效应管的工作特性。
4，CMOS电路的基本版图共几层，都是哪几层？再描述一下COMS 工艺流程。
5，专用集成电路的设计方法有哪些？它们有什么区别？6，影响Spice软件精度的因素有哪些？08年微电子复试题1.半导体内部有哪几种电流？写出电流计算公式。
2.晶体管的基极宽度会影响那些参数？为什么？3.经过那些工艺流程可以实现选择“掺杂”？写出工艺流程。
4.双极ic和mos ic的隔离有何不同？5.rom有那些编程结构？各有和特点？6.画出稳压电路的结构图，解释工学原理。
09年微电子复试题1.pn结的寄生电容有几种，形成机理，对pn结的工作特性及使用的影响？15'2.什么是基区宽变效应，基区宽变效应受哪些因素影响？15'3.CMOS集成电路设计中，电流受哪些因素影响？15'4.CMOS集成电路版图设计中，什么是有比例设计和无比例设计，对电学参数有哪些影响？15'5.画出集成双极晶体管和集成MOSFET的纵向剖面图，并说明它们的工作原理的区别？20'6.对门电路而言，高电平噪声容限和低电平噪声容限受哪些因素影响？20'专业课面试1. 齐纳击穿与雪崩击穿的原理和区别2. 什么是有比例设计与无比例设计，其影响参数3. 高低电平噪声影响的参数4. 多级放大器的耦合方式及优缺点5. 什么是线性电源6. 直流电源的原理及构成7. PN节的两种电容的机理。
8. PN节有哪几种击穿？各自的机理及击穿曲线的特点？9. 简述CMOS的工艺流程，几层版图？10. 影响Spice软件精度的因素有哪些？11. 半导体中载流子的两种运动。
12. 模拟集成运算放大器的组成和性能。
13. 四探针法测电阻的原理。
微电子技术基础 全册习题解答
微电子技术基础全册习题解答第1章习题解答1．微电子学主要以半导体材料的研究为基础，以实现电路和系统的集成为目的，构建各类复杂的微小化的芯片，其涵盖范围非常广泛，包括各类集成电路（Integrated Circuit，IC）、微型传感器、光电器件及特殊的分离器件等。
2．数字集成电路、模拟集成电路、数模混合集成电路。
3．设计、制造、封装、测试。
4．微机电系统是指集微型传感器、微型执行器、信号处理和控制电路、接口电路、通信系统及电源于一体的系统。
典型应用包括微加速度计、微磁力计、微陀螺仪等。
第2章习题解答1．（100）平面：4.83Å，（110）平面：6.83Å2．略。
3．略。
4．硅的原子密度约为5×1022/cm3，硅外层有四个价电子，故价电子密度为2×1023/cm3 5．N型掺杂杂质：P、As、Sb，P型掺杂杂质：B、Al、Ga、In6．As有5个价电子，为施主杂质，形成N型半导体7．当半导体中同时存在施主和受主杂质时，会发生杂杂质补偿作用，在实际工艺中杂质补偿作用使用的非常广泛，例如在P阱结构中制备NMOS管8．理想半导体假设晶格原子严格按周期性排列并静止在格点位置上，实际半导体中原子不是静止的，而是在其平衡位置附近振动。
理想半导体是纯净不含杂质的，实际半导体含有若干杂质。
理想半导体的晶格结构是完整的，实际半导体中存在点缺陷，线缺陷和面缺陷等。
9．费米能级用于衡量一定温度下，电子在各个量子态上的统计分布。
数值上费米能级是温度为绝对零度时固体能带中充满电子的最高能级。
10．状态密度函数表示能带中能量E附近每单位能量间隔内的量子态数。
11．费米-狄拉克概率函数表示热平衡状态下电子（服从泡利不相容原理的费米子）在不同能量的量子态上统计分布概率。
12．1.5k0T：费米函数0.182，玻尔兹曼函数0.2334k0T：费米函数0.018，玻尔兹曼函数0.018310k0T：费米函数4.54×10-5，玻尔兹曼函数4.54×10-513．所以假设硅的本征费米能级位于禁带中央是合理的14．假设杂质全部由强电离区的E FN D=1019/cm3；E F=E c-0.027eV15．未电离杂质占的百分比为得出：T=37.1K16．本征载流子浓度：1013/cm 3，多子浓度： 1.62×1013/cm 3，少子浓度：6.17×1012/cm 3，E F -E i =0.017eV17．*pC V 0i F *n 3ln 24m E E k T E E m +==+，当温度较小时，第二项整体数值较小，本征费米能级可近似认为处于禁带中央。
微电子工艺习题参考解答
CRYSTAL GROWTH AND EXPITAXY1．画出一50cm 长的单晶硅锭距离籽晶10cm 、20cm 、30cm 、40cm 、45cm 时砷的掺杂分布。
（单晶硅锭从融体中拉出时,初始的掺杂浓度为1017cm —3） 2．硅的晶格常数为5.43Å．假设为一硬球模型： （a ）计算硅原子的半径。
(b)确定硅原子的浓度为多少(单位为cm —3)?（c ）利用阿伏伽德罗（Avogadro)常数求出硅的密度。
3．假设有一l0kg 的纯硅融体,当硼掺杂的单晶硅锭生长到一半时，希望得到0.01 Ω·cm 的电阻率，则需要加总量是多少的硼去掺杂？4．一直径200mm 、厚1mm 的硅晶片，含有5.41mg 的硼均匀分布在替代位置上,求： (a ）硼的浓度为多少？（b ）硼原子间的平均距离。
5．用于柴可拉斯基法的籽晶，通常先拉成一小直径(5。
5mm)的狭窄颈以作为无位错生长的开始。
如果硅的临界屈服强度为2×106g/cm2，试计算此籽晶可以支撑的200mm 直径单晶硅锭的最大长度.6．在利用柴可拉斯基法所生长的晶体中掺入硼原子，为何在尾端的硼原子浓度会比籽晶端的浓度高?7．为何晶片中心的杂质浓度会比晶片周围的大？8．对柴可拉斯基技术，在k 0=0.05时,画出C s /C 0值的曲线. 9．利用悬浮区熔工艺来提纯一含有镓且浓度为5×1016cm -3的单晶硅锭。
一次悬浮区熔通过，熔融带长度为2cm,则在离多远处镓的浓度会低于5×1015cm -3？10．从式L kx s e k C C /0)1(1/---=，假设k e =0。
3，求在x/L=1和2时，C s /C 0的值. 11．如果用如右图所示的硅材料制造p +—n 突变结二极管，试求用传统的方法掺杂和用中子辐照硅的击穿电压改变的百分比。
12．由图10。
10，若C m =20%,在T b 时，还剩下多少比例的液体?13．用图10.11解释为何砷化镓液体总会变成含镓比较多?14．空隙n s 的平衡浓度为Nexp[—E s /（kT ）]，N 为半导体原子的浓度，而E s 为形成能量。
微电子笔试（笔试和面试题）有答案
微电子笔试（笔试和面试题）有答案第一部分：基础篇（该部分共有试题8题,为必答题，每位应聘者按自己对问题的理解去回答，尽可能多回答你所知道的内容。
若不清楚就写不清楚）。
1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。
数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统。
模拟信号，是指幅度随时间连续变化的信号。
例如，人对着话筒讲话，话筒输出的音频电信号就是模拟信号，收音机、收录机、音响设备及电视机中接收、放大的音频信号、电视信号，也是模拟信号。
数字信号，是指在时间上和幅度上离散取值的信号，例如，电报电码信号，按一下电键，产生一个电信号，而产生的电信号是不连续的。
这种不连续的电信号，一般叫做电脉冲或脉冲信号，计算机中运行的信号是脉冲信号，但这些脉冲信号均代表着确切的数字，因而又叫做数字信号。
在电子技术中，通常又把模拟信号以外的非连续变化的信号，统称为数字信号。
FPGA是英文Field－Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD 等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
2、你认为你从事研发工作有哪些特点？3、基尔霍夫定理的内容是什么？基尔霍夫电流定律:流入一个节点的电流总和等于流出节点的电流总和。
基尔霍夫电压定律:环路电压的总和为零。
欧姆定律: 电阻两端的电压等于电阻阻值和流过电阻的电流的乘积。
4、描述你对集成电路设计流程的认识。
模拟集成电路设计的一般过程：1.电路设计依据电路功能完成电路的设计。
2.前仿真电路功能的仿真，包括功耗，电流，电压，温度，压摆幅，输入输出特性等参数的仿真。
电子科技大学微电子器件 (习题解答)
s Emax
qND
在
x
xi2 处，E3
Emax
q
s
NA xp
,
由此得：xp
s Emax
qNA
(2) 对于无 I 型区的PN结,
xi1 0,
xi2 0,
E1
q
s
ND (x
xn ),
E3
q
s
NA(x
xp )
在
x
0 处，电场达到最大， Emax
q
s
ND xn
q
s
NA xp
E
Emax
E1
E3
x
0
表面上，两种结构的 Emax 的表达式相同，但由于两种结构 的掺杂相同，因而Vbi 相同（即电场曲线与横轴所围面积相同）， 所以两种结构的 xn、xp与 Emax 并不相同。
WB
dWB dVCE
0 NBdx
IC VA
WB
VA 0 NBdx
N
B
(WB
)
dWB dVCE
对均匀基区，VA
WB dWB dVCE
式中，dWB dxdB , VCE VCB VBE
因
VBE
保持不变，所以 dVCE
dVCB ,
于是：VA
WB dxdB dVCB
1
xdB
2s N
2DB n
,
将n
106 s 及 WB 、DB
之值代入，得： 0.9987。
7、
b
WB2 2DB
2
1
1
1.1251011(s)
8、以 NPN 管为例，当基区与发射区都是非均匀掺杂时， 由式（3-33a）和式（3-33b），
（完整版）电子科技大学微电子器件习题
（完整版）电子科技大学微电子器件习题第二章 PN 结填空题1、若某突变PN 结的P 型区的掺杂浓度为 N A =1.5 M016cm -3，则室温下该区的平衡多子浓度P po与平衡少子浓度 n po 分别为（）和（）°2、在 PN 结的空间电荷区中， P 区一侧带（）电荷， N 区一侧带（）电荷。
内建电场的方向是从（）区指向（）区。
3、当采用耗尽近似时， N 型耗尽区中的泊松方程为（）。
由此方程可以看出，掺杂浓度越高，则内建电场的斜率越（）。
4、 PN 结的掺杂浓度越高，则势垒区的长度就越（），内建电场的最大值就越（），内建电势V bi 就越（），反向饱和电流I o 就越（）,势垒电容C T 就越（），雪崩击穿电压就越（）。
5、硅突变结内建电势 V bi 可表为（），在室温下的典型值为（）伏特。
6、当对 PN 结外加正向电压时，其势垒区宽度会（），势垒区的势垒高度会（）。
7、当对 PN 结外加反向电压时，其势垒区宽度会（），势垒区的势垒高度会（）。
8、在P 型中性区与耗尽区的边界上，少子浓度n p 与外加电压 V 之间的关系可表示为（）°若P 型区的掺杂浓度 N A =1.5 M017cm -3，外加电压V= 0.52V ,则P 型区与耗尽区边界上的少子浓度 n p 为（）°9、当对 PN 结外加正向电压时，中性区与耗尽区边界上的少子浓度比该处的平衡少子浓度（）；当对PN 结外加反向电压时，中性区与耗尽区边界上的少子浓度比该处的平衡少子浓度（）。
1o 、 PN 结的正向电流由（电流三部分所组成。
11、PN 结的正向电流很大，是因为正向电流的电荷来源是（）；PN 结的反向电流很小，是因为反向电流的电荷来源是（）。
12、当对 PN 结外加正向电压时，由 N 区注入 P 区的非平衡电子一边向前扩散，一边（）。
每经过一个扩散长度的距离，非平衡电子浓度降到原来的（）。
13、PN 结扩散电流的表达式为（）。
微电子习题答案(第2单元)
第二单元习题解答1.SiO2膜网络结构特点是什么？氧和杂质在SiO2网络结构中的作用和用途是什么？对SiO2膜性能有哪些影响？二氧化硅的基本结构单元为Si-O四面体网络状结构，四面体中心为硅原子，四个顶角上为氧原子。
对SiO2网络在结构上具备“长程无序、短程有序”的一类固态无定形体或玻璃体。
半导体工艺中形成和利用的都是这种无定形的玻璃态SiO2。
氧在SiO2网络中起桥联氧原子或非桥联氧原子作用，桥联氧原子的数目越多，网络结合越紧密，反之则越疏松。
在连接两个Si-O四面体之间的氧原子掺入SiO2中的杂质，按它们在SiO2网络中所处的位置来说，基本上可以有两类：替代（位）式杂质或间隙式杂质。
取代Si-O四面体中Si原子位置的杂质为替代（位）式杂质。
这类杂质主要是ⅢA，ⅤA元素，如B、P等，这类杂质的特点是离子半径与Si原子的半径相接近或更小，在网络结构中能替代或占据Si原子位置，亦称为网络形成杂质。
由于它们的价电子数往往和硅不同，所以当其取代硅原子位置后，会使网络的结构和性质发生变化。
如杂质磷进入二氧化硅构成的薄膜称为磷硅玻璃，记为PSG；杂质硼进入二氧化硅构成的薄膜称为硼硅玻璃，记为BSG。
当它们替代硅原子的位置后，其配位数将发生改变。
具有较大离子半径的杂质进入SiO2网络只能占据网络中间隙孔（洞）位置，成为网络变形（改变）杂质，如Na、K、Ca、Ba、Pb等碱金属、碱土金属原子多是这类杂质。
当网络改变杂质的氧化物进入SiO2后，将被电离并把氧离子交给网络，使网络产生更多的非桥联氧离子来代替原来的桥联氧离子，引起非桥联氧离子浓度增大而形成更多的孔洞，降低网络结构强度，降低熔点，以及引起其它性能变化。
2.在SiO2系统中存在哪几种电荷？他们对器件性能有些什么影响？工艺上如何降低他们的密度？在二氧化硅层中存在着与制备工艺有关的正电荷。
在SiO2内和SiO2-Si界面上有四种类型的电荷：可动离子电荷：Q m；氧化层固定电荷：Q f；界面陷阱电荷：Q it；氧化层陷阱电荷：Q Ot。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• • • •
第一步取：t1＝950℃ ，NS1＝1.6×1020 cm-3 , D1 = 5×10-15 cm2/s , Q0 = 2 NS1, 得： 14 t1 =( 4.4110 20 )2 = 1.19 × 1005 = 1190.5s = 20分 2 1.6 10 5 1015 第二步取：t2 = 1180℃, D2 = 1.2 × 10-12 cm2/s
13
• 1.某硅晶体管基区硼预淀积温度为950℃ ， 要求预淀积后的方块电阻为120Ω/□，确定 预淀积所需要的时间(取μp≈ 55cm2/V•s) • 解：Q0 = = 9.47cm-2 • N = 1.6 × 1020 cm-3 • D = 5×10-15 cm2 /s • Q =2N t= = 7.42 × 10 = 74 min • 把D＝9 × 10-15代入得，t = 51 min
1 某npn硅晶体管在1200℃下进行基区氧化，氧化过程为：15min 干氧加45min湿氧(TH2O= 95℃)再加15min干氧，求生成氧化层厚 度。 解： NPN管基区氧化 ① 15分干O2 ： 由P131 表知： 1200℃，B＝ 7.5×10-4m2/min , A=0.040m , = 1.87×10-2m/min , = = = 0.53分 ＝32秒 << t + t＊ , XO干1 (15′) = (干O2 初始氧化层厚 Xi = 200 Å. t* = 1.62) = t* = =1.62分 = 0.1116µm ② 45分湿O2 , B ＝ 1.2 × 10-2µm2/min , A = 0.05µm , t* = = =1.502分 ＝1.502′ XO湿（45′）＝ ＝0.747µm ③ 15分干O2 t* = = = 784′ XO干2（15′） ＝ ＝0.774µm＝7740 Å
2 104 6 1018 1 / 2 2(1.2 1012 ln ) 1.8 1016
• •
t2 = (
)2
=0.143 × 104 = 1430 s = 24分
• 3 某一硅片上面已覆盖0.2µm厚的二氧化硅，现在 需要在1200 ℃下用干氧再生长0.1µm厚的氧化层， 问干氧氧化的时间需要多少？ • 已知： X。＝0.2µm , 再O干 长, XO干 = 0.1µm, T = 1200℃ • 求：生长0.2 + 0.1 厚度SiO2所需t. • 解：Xi = 0.2µm 04 • t* = ′X BAX 0.27.50.10 0.2 64 • 再长0.1µm • XO总 ＝0.3µm • X。＝ t = ′ XB t 7.50.310 64 56
2 2 i j 4
2 2 0 * 4
• 4.解：掩敝P扩的XOmin , T=1050℃, t=23′ • MOS管， 。 查阅P132图3-46， D＝21013cm2/s , • Xmin = 8.6× = 16.6 × 10-6 cm 10 • = 16.6 × 10-52mm=23 60 × 10 nm = 1660 16.6 Å
1 1.60 10
19
55 120471014 20 2 1.6 10 5 1015
•
•
2. 硅IC采用的n型外延片电阻率为0.4Ω•cm，要求基区硼扩散的结深为2μm，方块电阻 为200Ω/□ ，现在采用两步扩散法，试分别确定硼预沉积和再分布的温度和时间。 解：，由∴查依尔芬曲线得∵∴ Ns 2 6 1018 cm3 NS 2 z j