数字电路实验报告3
数字电路设计实训实验报告
一、实验目的1. 熟悉数字电路的基本组成和基本逻辑门电路的功能。
2. 掌握组合逻辑电路的设计方法，包括逻辑表达式化简、逻辑电路设计等。
3. 提高动手实践能力，培养独立思考和解决问题的能力。
4. 理解数字电路在实际应用中的重要性。
二、实验原理数字电路是一种用数字信号表示和处理信息的电路，其基本组成单元是逻辑门电路。
逻辑门电路有与门、或门、非门、异或门等，它们通过输入信号的逻辑运算，输出相应的逻辑结果。
组合逻辑电路是由逻辑门电路组成的，其输出仅与当前输入信号有关，与电路的过去状态无关。
本实验将设计一个简单的组合逻辑电路，实现特定功能。
三、实验仪器与设备1. 数字电路实验箱2. 逻辑门电路（如与非门、或非门、异或门等）3. 逻辑电平测试仪4. 线路板5. 电源四、实验内容1. 组合逻辑电路设计（1）设计一个三人表决电路三人表决电路的输入信号为三个人的投票结果，输出信号为最终的表决结果。
根据题意，当至少有两人的投票结果相同时，输出为“通过”；否则，输出为“不通过”。
（2）设计一个4选1数据选择器4选1数据选择器有4个数据输入端、2个选择输入端和1个输出端。
根据选择输入端的不同，将4个数据输入端中的一个输出到输出端。
2. 组合逻辑电路搭建与测试（1）搭建三人表决电路根据电路设计，将三个与门、一个或门和一个异或门连接起来，构成三人表决电路。
（2）搭建4选1数据选择器根据电路设计，将四个或非门、一个与非门和一个与门连接起来，构成4选1数据选择器。
（3）测试电路使用逻辑电平测试仪，测试搭建好的电路在不同输入信号下的输出结果，验证电路的正确性。
3. 实验结果与分析（1）三人表决电路测试结果当输入信号为（1，0，0）、（0，1，0）、（0，0，1）时，输出为“通过”；当输入信号为（1，1，0）、（0，1，1）、（1，0，1）时，输出为“不通过”。
测试结果符合设计要求。
（2）4选1数据选择器测试结果当选择输入端为（0，0）时，输出为输入端A的信号；当选择输入端为（0，1）时，输出为输入端B的信号；当选择输入端为（1，0）时，输出为输入端C的信号；当选择输入端为（1，1）时，输出为输入端D的信号。
数电实验三
实验三触发器及其应用一、实验目的1、掌握基本RS、JK、D和T触发器的逻辑功能2、掌握集成触发器的逻辑功能及使用方法3、熟悉触发器之间相互转换的方法二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
1、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。
本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。
引脚功能及逻辑符号如图8－2所示。
JK触发器的状态方程为Q n+1＝J Q n＋K Q nJ和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。
Q与Q为两个互补输出端。
通常把 Q＝0、Q ＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。
图8－2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表8－2表8－2注：×—任意态↓—高到低电平跳变↑—低到高电平跳变Q n（Q n）—现态 Q n+1（Q n+1 ）—次态φ—不定态JK触发器常被用作缓冲存储器，移位寄存器和计数器。
2、D触发器在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为Q n+1＝D n，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。
有很多种型号可供各种用途的需要而选用。
如双D 74LS74、四D 74LS175、六D 74LS174等。
图8－3 为双D 74LS74的引脚排列及逻辑符号。
功能如表8－3。
图8－3 74LS74引脚排列及逻辑符号表8－3 D触发器特性表表8－4 T触发器特性表4、触发器之间的相互转换在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。
数字电路与逻辑设计实验报告
数字电路与逻辑设计实验报告数字电路与逻辑设计实验报告摘要：本实验旨在通过设计和实现数字电路和逻辑门电路，加深对数字电路和逻辑设计的理解。
实验过程中，我们使用了逻辑门电路、多路选择器、触发器等基本数字电路元件，并通过实际搭建电路和仿真验证，验证了电路的正确性和可靠性。
引言：数字电路和逻辑设计是计算机科学与工程领域的重要基础知识。
在现代科技发展中，数字电路的应用范围非常广泛，涉及到计算机、通信、控制等各个领域。
因此，深入理解数字电路和逻辑设计原理，掌握其设计和实现方法，对于我们的专业学习和未来的工作都具有重要意义。
实验一：逻辑门电路的设计与实现逻辑门电路是数字电路中最基本的元件之一，通过逻辑门电路可以实现各种逻辑运算。
在本实验中，我们通过使用与门、或门、非门等逻辑门电路，设计并实现了一个简单的加法器电路。
通过搭建电路和进行仿真验证，我们验证了加法器电路的正确性。
实验二：多路选择器的设计与实现多路选择器是一种常用的数字电路元件，可以根据控制信号的不同，选择不同的输入信号输出。
在本实验中，我们通过使用多路选择器，设计并实现了一个简单的数据选择电路。
通过搭建电路和进行仿真验证，我们验证了数据选择电路的正确性。
实验三：触发器的设计与实现触发器是一种常用的数字电路元件，可以存储和传输信息。
在本实验中，我们通过使用触发器，设计并实现了一个简单的二进制计数器电路。
通过搭建电路和进行仿真验证，我们验证了二进制计数器电路的正确性。
实验四：时序逻辑电路的设计与实现时序逻辑电路是一种特殊的数字电路，其输出不仅与输入信号有关，还与电路的状态有关。
在本实验中，我们通过使用时序逻辑电路，设计并实现了一个简单的时钟电路。
通过搭建电路和进行仿真验证，我们验证了时钟电路的正确性。
实验五：数字电路的优化与综合数字电路的优化与综合是数字电路设计中非常重要的环节。
在本实验中，我们通过使用逻辑代数和Karnaugh图等方法，对已有的数字电路进行了优化和综合。
数字电路实验报告3
数字电路实验报告3实验目的本实验旨在通过实际操作，进一步了解数字电路中的加法器和减法器的基本原理，并通过观察和分析实验结果，加深对数字电路的理解。
实验原理加法器加法器是数字电路中常用的逻辑电路，用于将两个二进制数相加。
常见的加法器有半加法器、全加法器等。
在本实验中，我们将使用半加法器和全加法器来实现二进制数的加法运算。
半加法器是最基本的加法器，它只能实现1位二进制数的相加。
半加法器有两个输入端A和B，表示要相加的两个二进制位，以及两个输出端Sum和Carry，分别表示相加的结果和进位。
全加法器是在半加法器的基础上进行改进，可以实现多位二进制数的相加。
全加法器有三个输入端A、B和Carry-in，分别表示要相加的两个二进制位和进位。
它还有两个输出端Sum和Carry-out，分别表示相加的结果和进位。
减法器减法器是用于实现二进制数的减法运算的数字电路。
它可以将两个二进制数相减，并得到减法的结果。
在本实验中，我们将使用全减法器来实现二进制数的减法运算。
全减法器是将半减法器进行组合得到的。
它有三个输入端A、B和Borrow-in，分别表示被减数、减数和借位。
它还有两个输出端Diff和Borrow-out，分别表示减法的结果和借位。
实验步骤1.搭建半加法器电路：根据半加法器的原理图，使用逻辑门和触发器等器件，搭建一个半加法器电路。
2.连接输入端：将两个二进制数的相应位连接到半加法器电路的输入端A和B上。
3.连接输出端：将半加法器电路的输出端Sum和Carry连接到示波器上，用于观察结果。
4.输入数据：给输入端A和B分别输入二进制数，记录输入的数值。
5.观察结果：观察示波器上显示的结果，并记录下来。
6.分析结果：根据观察到的结果，分析二进制数的相加运算是否正确，以及进位是否正确。
7.搭建全加法器电路：根据全加法器的原理图，使用逻辑门和触发器等器件，搭建一个全加法器电路。
8.连接输入端：将两个二进制数的相应位和进位信号连接到全加法器电路的输入端A、B和Carry-in上。
数字电路实验报告实验三加法器
实验三加法器一、实验目的1、掌握用SSI器件实现全加器的方法。
2、掌握用MSI组合逻辑器件实现全加器的方法。
3、掌握集成加法器的应用。
二、实验设备及器件1、数字逻辑电路实验板1块2、74HC(LS)00（四二输入与非门）1片3、74HC(LS)86（四二输入异或门）1片4、74HC(LS)153（双四选一数据选择器）1片5、74HC(LS)283（4位二进制全加器）1片6、万用表1块三、实验原理组合逻辑电路是数字电路中最常见的逻辑电路之一。
组合逻辑电路的特点，就是在任意时刻电路的输出仅取决于该时刻的输入信号，而与信号作用前电路所处的状态无关。
本实验是根据给定的逻辑功能，设计出实现这些功能的组合逻辑电路。
不考虑低位进位，只本位相加，称半加。
实现半加的电路，为半加器。
考虑低位进位的加法称为全加。
实现全加的电路，为全加器。
实现三个输入变量（一位二进制数）全加运算功能的电路称为1位全加器。
实现多位二进制数相加有串行多位加法和并行多位加法两种形式，其中比较简单的一种电路是采用多个1位全加器并行相加，逐位进位的方式。
实验用器件管脚介绍：1、74HC(LS)00（四二输入与非门）管脚如下图所示。
2、74HC(LS)86（四二输入异或门）管脚如下图所示。
3、74HC(LS)153（双四选一数据选择器）管脚如下图所示。
4、74HC(LS)283（4位二进制全加器）管脚如下图所示。
四、 实验内容与步骤1、用门电路实现全加器（基本命题）参照表达式i i i i C B A S ⊕⊕=，i i i i i i B A C B A C +⊕=+)(1，其中i S 为本位和，i C 为低位向本位的进位，1+i C 为本位向高位进位，设计用与非门74HC(LS)00及异或门74HC(LS)86实现1位全加器的实验电路图，搭接电路，用LED 显示其输出，并记录结果在下表中。
1.1电路图1.2实验结果（基本命题）2、用数选器实现全加器输出Sn参照和实验内容与步骤1完全相同的逻辑功能，设计用与非门74HC(LS)00和数选器74HC(LS)153实现1位全加器输出S n的实验电路图，搭接电路，用LED显示其输出，观察电路的逻辑功能是否与设计功能一致。
数字电路实验报告实验
数字电路实验报告实验一、引言数字电路是计算机科学与工程学科的基础，它涵盖了数字信号的产生、传输、处理和存储等方面。
通过数字电路实验，我们可以深入了解数字电路的原理和设计，掌握数字电路的基本知识和实验技巧。
本报告旨在总结和分析我所进行的数字电路实验。
二、实验目的本次实验的目的是通过搭建和测试电路，验证数字电路的基本原理，掌握数字电路实验中常用的实验仪器和操作方法。
具体实验目的如下：1. 组装和测试基础门电路，包括与门、或门、非门等。
2. 理解和实践加法器电路，掌握准确的运算方法和设计技巧。
3. 探究时序电路的工作原理，深入了解时钟信号和触发器的应用。
三、实验装置和材料1. 模块化数字实验仪器套装2. 实验台3. 数字电路芯片（例如与门、或门、非门、加法器、触发器等）4. 连接线、电源、示波器等。
四、实验步骤及结果1. 实验一：组装和测试基础门电路在实验台上搭建与门、或门、非门电路，并连接电源。
通过连接线输入不同的信号，测试输出的结果是否与预期一致。
记录实验步骤和观察结果。
2. 实验二：实践加法器电路将加法器电路搭建在实验台上，并输入两个二进制数字，通过加法器电路计算它们的和。
验证求和结果是否正确。
记录实验步骤和观察结果。
3. 实验三：探究时序电路的工作原理将时序电路搭建在实验台上，并连接时钟信号和触发器。
观察触发器的状态变化，并记录不同时钟信号下的观察结果。
分析观察结果，总结时序电路的工作原理。
五、实验结果与分析1. 实验一的结果与分析：通过测试与门、或门、非门电路的输入和输出，我们可以观察到输出是否与预期一致。
若输出与预期一致，则说明基础门电路连接正确，电路工作正常；若输出与预期不一致，则需要检查电路连接是否错误，或者芯片损坏。
通过实验一，我们可以掌握基础门电路的搭建和测试方法。
2. 实验二的结果与分析：通过实践加法器电路，我们可以输入两个二进制数字，并观察加法器电路的运算结果。
如果加法器电路能正确计算出输入数字的和，则说明加法器电路工作正常。
数字电路实验3 计数器
实验八计数器一、实验目的1．熟悉由集成触发器构成的计数器电路及其工作原理。
2．熟悉掌握常用中规模集成电路计数器及其应用方法。
二、实验原理和电路所谓计数，就是统计脉冲的个数，计数器就是实现“计数”操作的时序逻辑电路。
计数器的应用十分广泛，不仅用来计数，也可用作分频、定时等。
计数器种类繁多。
根据计数体制的不同，计数器可分成二进制（即2”进制）计数器和非二进制计数器两大类。
在非二进制计数器中，最常用的是十进制计数器，其它的一般称为任意进制计数器。
根据计数器的增减趋势不同，计数器可分为加法计数器—随着计数脉冲的输入而递增计数的；减法计数器—随着计数脉冲的输入而递减的；可逆计数器—既可递增，也可递减的。
根据计数脉冲引入方式不同，计数器又可分为同步计数器—计数脉冲直接加到所有触发器的时钟脉冲（CP）输入端；异步计数器—计数脉冲不是直接加到所有触发器的时钟脉冲（CP）输入端。
1.异步二进制加法计数器异步二进制加法计数器是比较简单的。
图 1.8.1(a)是由4个JK（选用双JK74LS112）触发器构成的4位二进制（十六进制）异步加法计数器，图1.8.1(b)和（c）分别为其状态图和波形图。
对于所得状态图和波形图可以这样理解：触发器FF O（最低位）在每个计数沿（CP）的下降沿（1 → 0）翻转，触发器FF1的CP端接FF0的Q0端，因而当FF O（Q O）由1→ 0时，FF1翻转。
类似地，当FF1（Q1）由1→0时，FF2翻转，FF2（Q2）由1→0时，FF3翻转。
4位二进制异步加法计数器从起始态0000到1111共十六个状态，因此，它是十六进制加法计数器，也称模16加法计数器（模M=16）。
从波形图可看到，Q0 的周期是CP周期的二倍；Q1 是Q0的二倍，CP的四倍；Q2是Q1 的二倍，Q0的四倍，CP的八倍；Q3是Q2的二倍，Q1的四倍，Q0的八倍，CP的十六倍。
所以Q0 、Q1、Q2、Q3分别实现了二、四、八、十六分频，这就是计数器的分频作用。
数字电路实验报告
数字电路实验报告本次实验是数字电路的实验，在本次实验中，我和我的同学们成功地完成了数字电路的实验，并且成功将LED灯显示。
1. 实验目的本次实验的目的是：通过实践操作，掌握数字电路的基础知识，能够有效地使用布尔代数和卡诺图方法进行电路设计和分析。
2. 实验基础数字电路是由数字电子元器件组成的电路。
数字电路能够处理数字信号，是所有数字计算机的基础核心部件。
数字电路的基础是数字集成电路的设计和应用。
数字电路的核心是门电路，门电路有多个种类，包括与门、或门、非门、异或门等。
门电路能够接受输入信号并输出信号，能够实现与、或、非、异或等逻辑运算。
在数字电路的实验中，我们需要掌握基本逻辑门的真值表和逻辑图，以及逻辑门的电路实现方法。
此外，我们还需要掌握一些进制转换的方法和数字电路的布线和测试方法。
3. 实验步骤本次实验中，我们的主要任务是设计和实现一个数字电路，该电路能够将数字输入转化成二进制显示输出，并且使用LED灯进行显示。
以下是我们的实验步骤。
步骤一：设计真值表首先，我们需要使用布尔代数和卡诺图方法，设计出一个真值表，该真值表能够将数字输入转换成二进制数输出。
步骤二：设计逻辑电路图在真值表的基础上，我们设计了一个逻辑电路图，该电路图包括与门、或门、非门、异或门等逻辑门电路，以及输入输出接口电路。
步骤三：建立硬件电路接下来，我们开始搭建硬件电路，将逻辑电路图中的元件进行布线连接。
步骤四：测试电路在布线完毕后，我们进行了电路的测试，确认电路能够工作，并且LED灯能够正常显示。
4. 实验结论通过本次实验，我学习到了数字电路的基础知识，能够使用布尔代数和卡诺图方法进行电路设计和分析。
我还学会了逻辑门的真值表和逻辑图的设计方法，以及数字电路的布线和测试方法。
最终，我和我的同学们成功地完成了数字电路的实验，将数字转换为二进制数并成功显示。
这次实验对我的学习和科研工作具有重要的启示和帮助。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路实验报告3暨南大学本科实验报告专用纸课程名称数字逻辑电路实验成绩评定实验项目名称三态门特性研究和典型应用指导教师实验项目编号 0806003803实验项目类型验证型实验地点 B406 学生姓名学号学院电气信息学院系专业电子信息科学与技术实验时间 2013 年5 月27日上午～月日午温度℃湿度三态门特性研究和典型应用一、实验目的1.学习应用实验的方法分析组合逻辑电路功能。
2.熟悉三态门逻辑特性和使用方法。
3.掌握三态门的典型应用，熟悉三态门输出控制和构成总线的应用。
4.学习数字系统综合实验平台可编辑数字波形发生器使用方法。
二、实验器件、仪器和设备1. 4双输入与非门74LS00 1片2. 4三态输出缓冲器74LS125 1片3. 4异或门74LS86 1片4. 数字万用表UT56 1台5. TDS－4数字系统综合实验平台 1台6. PC机（数字信号显示仪） 1台7. GOS－6051示波器 1台芯片引脚图三、实验步骤和测试分析1、三态门逻辑特性测试（用表格记录测试数据）①74LS125三态门的输出负载为74LS00一个与非门输入端。
74LS00同一个与非门的另一个输入端接低电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。
同时测试74LS125三态输出时74LS00输出值。
测试电路图及数据表格如下页所示。
②74LS125三态门的输出负载为74LS00一个与非门输入端。
74LS00同一个与非门的另一个输入端接高电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。
同时测试74LS125三态输出时74LS00输出值。
测试电路图及数据表格如下页所示。
三态门负载测试电路图负载测试数据表格当三态门处于高阻态时，输出值F不受输入电平值A影响，而受与非门输入端B点电压值的影响，当B为高电平时，F较高，当B为低电平时，F较低。
当三态门的输出使能端输入的电平有效时，三态门正常工作；当三态门的输出使能端输入的电平无效时，三态门将呈现高阻抗状态（Z状态），这时输出的不是一个有效的逻辑电平，没有一个确定的输出电压值，输出电压值受到以三态门输出端为其一输入端的下一级芯片的其他输入端的电压影响。
2．三态缓冲器实现信号单向三路总线传输画出用74LS125芯片构成如右逻辑电路图的实验接线图，根据实验接线图组装三路输入信号经一根总线传送的单向公共总线逻辑电路，并进行测试分析。
用74LS125芯片构成的逻辑电路图测试分析要求：①输入信号A和B由数字系统综合实验平台的逻辑电平信号源提供：其中 A＝0V，B＝5V。
输入信号C由综合实验平台的固定频率时钟源提供：C为0.1MHz方波。
②总线中三态门的三个控制信号ENA～ENC由学生自行编辑，通过TDS-4 型数字系统综合实验平台上的可编辑数字波形发生器编辑实现，将控制信号ENA～ENC按照下图所示的时序进行编辑。
选择频率为50KHz。
③ 用数字信号显示仪同时观察和记录三态缓冲器实现信号单向三路总线传输电路的输入信号A、B、C，三态门的三个控制信号ENA～ENC和总线输出信号Y。
④根据数字信号显示仪显示出的输入信号、控制信号和输出信号，详细分析总结单向三路总线传输电路的“总线”结构原理、工作特点以及工作注意事项。
电路的输入信号、控制信号和输出信号波形从图中可看出：当ENA、ENB、ENC分别为0、1、1时，即当输出使能端中只有为低电平有效时，输出信号Y与输入信号A相同，则输出的信号就是信号A；相同的，当输出使能端中只有ENB为低电平有效时，输出的信号就是信号B；当输出使能端中只有ENC为低电平有效时，输出的信号就是信号C；单向三路总线传输电路的“总线”结构原理：将三个三态输出端接在一起就构成了单向三路三态总线，当某个三态缓冲器被使能时，其输出信号与输入信号相同。
工作特点及工作注意事项：在三态总线中，“输出使能”控制电路必须保证任何时刻最多只能有一个三态缓冲器被使能，其他三态输出端都工作于高阻抗状态。
四、问题回答和实验小结（1）问题回答：1.总结三态门的基本特性及使用注意事项。
答：三态门的三态输出，就是逻辑电路的输出端不仅可以输出0和1，还可以呈现高阻抗状态。
呈现高阻抗的输出的只有很小的漏电流（可以忽略），就好像没有和外部电路连接一样。
注意事项：当多个三态输出端接在一起时，“输出使能”控制电路必须保证任何时刻最多只能有一个三态缓冲器被使能，其他三态输出端都工作于高阻抗状态。
多于一个三态输出端同时有效，将导致总线逻辑混乱，甚至造成逻辑电路因输出电流过大而损坏。
2.三态门有哪些应用？三态门为什么能用于总线数据传输？答：应用：1、将多个三态输出端接在一起就构成了单向三态总线。
2、利用三态门还能用于实现数据的双向传输。
三态门之所以能用于总线数据传输，是因为当当某个三态缓冲器被使能时，其输出信号与输入信号相同，且“输出使能”控制电路必须保证任何时刻最多只能有一个三态缓冲器被使能，其他三态输出端都工作于高阻抗状态。
3. 对74LS125器件，其控制使能信号0时，输出Y与A之间的逻辑关系？若1时，则输出Y？答：对于74LS125器件，其控制使能信号为0时，输出Y与输入A的电平相同；若控制使能信号为1时，输出Y不受A的影响，为高阻抗状态，输出的不是一个有效的逻辑电平，没有一个确定的输出电压值，输出电压值受到以三态门输出端为其一输入端的下一级芯片的其他输入端的电压影响。
4. 实验过程遇到的问题、现象及是否解决？怎样解决？答：刚开始时，利用数据显示仪得到图像后，对图象进行压缩，然而压缩多次后，信号C都为低电平，而不是0.1MHz的方波。
重新采样，压缩后，信号C都不是0.1MHz的方波，而是高电平或者低电平。
我们检查电路后，又发现没有出错。
最后我们发现应该是采样频率选错，我们将采样频率将原来的100KHz改为500KHz后，终于得到了正确的信号C，解决了问题。
（2）实验小结通过这次实验，我学会了数字系统综合实验平台可编辑数字波形发生器使用方法。
了解了三态门逻辑特性和使用方法。
了解了三态门输出控制和构成总线的应用。
暨南大学本科实验报告专用纸课程名称数字逻辑电路实验成绩评定实验项目名称三态门特性研究和典型应用指导教师实验项目编号 0806003803实验项目类型验证型实验地点 B406 学生姓名学号学院电气信息学院系专业电子信息科学与技术实验时间 2013 年5 月27日上午～月日午温度℃湿度三态门特性研究和典型应用一、实验目的1.学习应用实验的方法分析组合逻辑电路功能。
2.熟悉三态门逻辑特性和使用方法。
3.掌握三态门的典型应用，熟悉三态门输出控制和构成总线的应用。
4.学习数字系统综合实验平台可编辑数字波形发生器使用方法。
二、实验器件、仪器和设备1. 4双输入与非门74LS00 1片2. 4三态输出缓冲器74LS125 1片3. 4异或门74LS86 1片4. 数字万用表UT56 1台5. TDS－4数字系统综合实验平台 1台6. PC机（数字信号显示仪） 1台7. GOS－6051示波器 1台芯片引脚图三、实验步骤和测试分析1、三态门逻辑特性测试（用表格记录测试数据）①74LS125三态门的输出负载为74LS00一个与非门输入端。
74LS00同一个与非门的另一个输入端接低电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。
同时测试74LS125三态输出时74LS00输出值。
测试电路图及数据表格如下页所示。
②74LS125三态门的输出负载为74LS00一个与非门输入端。
74LS00同一个与非门的另一个输入端接高电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。
同时测试74LS125三态输出时74LS00输出值。
测试电路图及数据表格如下页所示。
三态门负载测试电路图负载测试数据表格当三态门处于高阻态时，输出值F不受输入电平值A影响，而受与非门输入端B点电压值的影响，当B为高电平时，F较高，当B为低电平时，F较低。
当三态门的输出使能端输入的电平有效时，三态门正常工作；当三态门的输出使能端输入的电平无效时，三态门将呈现高阻抗状态（Z状态），这时输出的不是一个有效的逻辑电平，没有一个确定的输出电压值，输出电压值受到以三态门输出端为其一输入端的下一级芯片的其他输入端的电压影响。
2．三态缓冲器实现信号单向三路总线传输画出用74LS125芯片构成如右逻辑电路图的实验接线图，根据实验接线图组装三路输入信号经一根总线传送的单向公共总线逻辑电路，并进行测试分析。
用74LS125芯片构成的逻辑电路图测试分析要求：①输入信号A和B由数字系统综合实验平台的逻辑电平信号源提供：其中 A＝0V，B＝5V。
输入信号C由综合实验平台的固定频率时钟源提供：C为0.1MHz方波。
②总线中三态门的三个控制信号ENA～ENC由学生自行编辑，通过TDS-4 型数字系统综合实验平台上的可编辑数字波形发生器编辑实现，将控制信号ENA～ENC按照下图所示的时序进行编辑。
选择频率为50KHz。
③ 用数字信号显示仪同时观察和记录三态缓冲器实现信号单向三路总线传输电路的输入信号A、B、C，三态门的三个控制信号ENA～ENC和总线输出信号Y。
④根据数字信号显示仪显示出的输入信号、控制信号和输出信号，详细分析总结单向三路总线传输电路的“总线”结构原理、工作特点以及工作注意事项。
电路的输入信号、控制信号和输出信号波形从图中可看出：当ENA、ENB、ENC分别为0、1、1时，即当输出使能端中只有为低电平有效时，输出信号Y与输入信号A相同，则输出的信号就是信号A；相同的，当输出使能端中只有ENB为低电平有效时，输出的信号就是信号B；当输出使能端中只有ENC为低电平有效时，输出的信号就是信号C；单向三路总线传输电路的“总线”结构原理：将三个三态输出端接在一起就构成了单向三路三态总线，当某个三态缓冲器被使能时，其输出信号与输入信号相同。
工作特点及工作注意事项：在三态总线中，“输出使能”控制电路必须保证任何时刻最多只能有一个三态缓冲器被使能，其他三态输出端都工作于高阻抗状态。
四、问题回答和实验小结（1）问题回答：1.总结三态门的基本特性及使用注意事项。
答：三态门的三态输出，就是逻辑电路的输出端不仅可以输出0和1，还可以呈现高阻抗状态。
呈现高阻抗的输出的只有很小的漏电流（可以忽略），就好像没有和外部电路连接一样。
注意事项：当多个三态输出端接在一起时，“输出使能”控制电路必须保证任何时刻最多只能有一个三态缓冲器被使能，其他三态输出端都工作于高阻抗状态。
多于一个三态输出端同时有效，将导致总线逻辑混乱，甚至造成逻辑电路因输出电流过大而损坏。
2.三态门有哪些应用？三态门为什么能用于总线数据传输？答：应用：1、将多个三态输出端接在一起就构成了单向三态总线。