折叠式共源共栅运算放大器设计说明
6折叠式共源共栅运算放大器设计实验之欧阳法创编
6折叠式共源共栅运算放大器设计实验之欧阳法创编欧阳法是一种常用的运算放大器设计方法，它在设计中充分利用了共源共栅结构的优点，既能实现放大器的高增益、高输入阻抗和低输出阻抗，又能保证输出波形的线性度。
在设计6折叠式共源共栅运算放大器之前，首先需要明确一些设计参数，例如设计的输入电压范围、输出电压范围、增益要求等。
接下来，我们按照以下步骤进行设计实验。
第一步：确定输出电流偏置在共源共栅运算放大器中，偏置电流决定了放大器的输入阻抗和输出电压范围。
为了实现输出电压范围的最大化，一般选择输出电流的一半作为偏置电流。
假设输出电流为Iout，则偏置电流为Ibias=0.5*Iout。
第二步：确定放大器的增益根据设计要求确定放大器所需的增益。
对于共源共栅结构，其放大倍数可以通过控制输入电流和输出电流之间的比值来实现。
输出电流为Iout，输入电流为Iin，则放大倍数Av=Iout/Iin。
第三步：确定放大器的工作电压根据设计要求确定放大器的工作电压。
将放大器的工作电压设为VDD/2，这样可以最大程度地利用电源电压范围。
第四步：确定电阻值根据欧阳法的设计准则，可选择如下电阻值：R1=R2=RL=1.2*VDD/(Ibias*Av)R3=R4=2*RL第五步：确定电容值选择合适的电容值可以提高放大器的频率响应。
一般选择的电容值为：Cgs=Cgd=2*Iout/(Av*VDD*fL)Cdb=Cgd/5其中，fL为放大器的最低截止频率。
第六步：确定晶体管尺寸根据电阻和电容的选择，可以反推出晶体管的尺寸。
根据晶体管的工作点，选择适当的W/L比值来满足电流需求。
完成以上步骤后，可以利用电路设计软件进行模拟仿真，并根据仿真结果进行优化调整。
最后，可以进行实验验证，并对实验结果进行分析。
以上是关于6折叠式共源共栅运算放大器设计实验的欧阳法创编的详细步骤。
在实际设计中，还需要注意噪声和功耗等因素，并进行合理的折衷考虑。
希望以上内容能对你的实验展开有所帮助。
折叠式共源共栅运算放大器的设计报告
1.1折叠式共源共栅运算放大器的设计电容改至1.8cp静态工作点3.2.5 运算放大器的仿真1. 小信号低频电压增益分析运放的小信号相频和幅频特性是仿真运放的开环小信号放大倍数，运放的放大倍数随频率的变化趋势；运放的相位随频率的变化趋势；运放的相位裕度；运放的单位增益带宽。
通过仿真这些特性来鉴别运放的放大能力，稳定性和工作带宽。
运放的输出端接2pF的负载电容，在电源电压为5V ，共模输入电压为2.5V ，在运放输入端接差分交流信号1V ，两输入端的输入交流信号相位相反的条件下做交流小信号分析，可以得到运放的小信号相频和幅频特性如图(3.4)所示。
电路图连接如图3.3，仿真程序见附录1.12.5VAC.1图3.3 低频小信号特性仿真电路连接图图3.4 低频小信号电压增益分析图该运算放大器的小信号低频电压增益可以看出是112.793dB 。
满足设计指标。
2. 单位增益带宽程序跟测量小信号低频电压增益时相同，仿真波形如图3.5所示。
该运算放大器的单位增益带宽可以看出100.927MHz.满足设计指标。
图3.5 低频小信号单位带宽分析图3. 相位裕度仿真：从图上看出相位裕度为180°-127°=53°，满足设计指标。
程序和测量小信号低频电压增益时相同。
仿真波形如图3.6。
图3.6 相位裕度分析图4. 转换速率(slew rate)运放的转换速率是分析运放在大信号作用下的反映速度。
仿真运放的转换速率可将运放的输出端和反相输入端相连构成单位增益结构。
运放的同相输入端输入2V到3V的阶跃信号，利用仿真软件对该电路做瞬态分析得到的输出波形见图3.8，从仿真波形得到：在输出上升曲线的10%和90%处，其电压分别为2.9V和2.1V；时间分别为10.7ns和3.32ns。
运放的转换速率SR=(2.9V-2.1V)/( 10.7nS—3.32nS)=108.4 V/μs，满足运放的转换速率的指标要求。
折叠式共源共栅运算放大器设计说明
折叠式共源共栅运算放大器设计说明一、设计原理二、设计步骤1.确定规格要求：根据实际应用需求确定输入阻抗、输出阻抗、增益、带宽等参数。
2.选择管子：根据需求选择合适的场效应管。
通常选择具有良好参数的MOS管，如低频用的2N7000，高频用的BF861A等。
3.设计共源级：首先设计共源级，这是整个电路的放大核心。
根据增益要求和输入阻抗要求，确定共源电阻的值，再根据场效应管的参数计算源极电流和电压。
同时，要保证共源级的电流和电压工作在合适的范围内，不引起过大的功耗和失真。
4.设计共栅级：共栅级起到输出驱动的作用，可以提供较低的输出阻抗。
根据输出阻抗和带宽要求，选择合适的共栅电阻值和驱动电路的参数。
同时要注意共栅级的工作点和共源级的匹配，以保证电路的整体性能。
5.接入电源电压：根据电路需求，确定合适的电源电压。
注意电源电压的选择要与场效应管的参数相匹配，避免电压过高或过低导致管子失效或工作不稳定。
6.进行仿真和调试：在完成电路设计后，进行电路仿真和调试，检查电路的增益、带宽等参数是否满足设计要求。
可以使用SPICE电路仿真软件进行仿真，根据仿真结果对电路进行调整和优化。
7.布局和绘制电路板：根据电路设计，进行布局和绘制电路板。
布局过程中要注意相邻元件的干扰和电路的稳定性。
绘制电路板时要保持线路的规整和排布的合理性。
8.组装和测试：完成电路板制作后，进行元件的组装和焊接。
然后进行电路的测试和调试，检查电路的工作状态和各项指标是否满足要求。
三、注意事项1.设计时要考虑到电压的限制，避免电路失效或工作不稳定。
2.选择合适的场效应管，根据具体需求选择低频或高频的管子。
3.设计时要注意电路整体性能，使其在增益、带宽等方面满足要求。
4.在进行仿真时，要根据仿真结果对电路进行调整和优化，确保电路性能达到最佳状态。
5.布局和绘制电路板时要注意干扰和稳定性，保持线路的规整和排布的合理性。
6.组装和测试时要仔细检查，确保电路的工作状态和各项指标达到要求。
折叠式共源共栅运算放大器设计
折叠式共源共栅运算放大器目录一．摘要 (2)二．电路设计指标 (3)三．电路结构 (3)四．手工计算 (7)五．仿真验证 (10)六．结论 (12)七．收获与感悟 (12)八．参考文献 (13)摘要运算放大器在现代科技的各个领域得到了广泛的应用，针对不同的应用领域出现了不同类型的运放。
本文完成了一个由pmos作输入的放大器。
vdd为3.3v，负载电容为1pf，增益Av 大于80dB，带宽GBM大于100MHz的放大器。
输出级采用共源级结构以提高输出摆幅及驱动能力，为达到较宽的带宽，本文详细分析推导了电路所存在的极零点，共源共栅镜像电流源产生Ibias。
选择P沟道晶体管的宽度和长度，使得它们的m g 和ds r 与N沟道晶体管的情况相匹配。
关键字：运算放大器、共源共栅级、极点AbstractOperation amplifiers are widely used in many field s nowadays。
All kinds of differential operation amplifiers appear f6r special application．One basic cell of which is fully differential operation amplifiers is designed in the thesis．Power Supply 3.3v，load capacitor 1pf，Gain＞80dB，GBM＞100MHz。
The output stage is common source amplifier for getting proper DC operation point，for the purpose of wider bandwidth，we carefully analysis the pole and zero in the circuit ，use common source common gate as current Ibias。
折叠式共源共栅cmos运算放大器的设计与优化
折叠式共源共栅cmos运算放大器的设计与优化下载提示：该文档是本店铺精心编制而成的，希望大家下载后，能够帮助大家解决实际问题。
文档下载后可定制修改，请根据实际需要进行调整和使用，谢谢！本店铺为大家提供各种类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，想了解不同资料格式和写法，敬请关注！Download tips: This document is carefully compiled by this editor. I hope that after you download it, it can help you solve practical problems. The document can be customized and modified after downloading, please adjust and use it according to actual needs, thank you! In addition, this shop provides you with various types of practical materials, such as educational essays, diary appreciation, sentence excerpts, ancient poems, classic articles, topic composition, work summary, word parsing, copy excerpts, other materials and so on, want to know different data formats and writing methods, please pay attention!折叠式共源共栅CMOS运算放大器的设计与优化1. 引言在集成电路领域，CMOS运算放大器一直是研究的热点之一。
折叠式共源共栅放大器设计
折叠式共源共栅放大器设计
下面是一个折叠式共源共栅放大器的设计示例：
1.选择合适的工作频率：首先确定设计的工作频率范围，根据应用需
求选择合适的频率。
2.确定器件参数：根据工作频率选择适合的MOSFET器件，并确定器
件的尺寸和工作点。
3.进行小信号分析：通过小信号等效电路分析，得到输入输出阻抗、
增益和带宽等参数。
4.设计输入匹配网络：设计输入匹配网络，使得输入阻抗与传输线匹配，以最大化输入信号的传输。
5.设计输出匹配网络：设计输出匹配网络，使得输出阻抗与负载匹配，以最大化输出信号的传输。
6.进行直流仿真：通过仿真软件，对折叠式共源共栅放大器的直流偏
置和工作点进行仿真和优化。
7.进行射频仿真：通过射频仿真软件，对折叠式共源共栅放大器的增益、带宽等性能进行仿真和优化。
8.PCB布局和封装：设计合适的PCB布局，使得折叠式共源共栅放大
器具有良好的抗干扰能力和稳定性。
选择合适的封装，以满足散热和尺寸
要求。
9.进行实验验证：通过PCB制作和实验验证，对设计的折叠式共源共
栅放大器进行性能测试和调整。
10.进行优化调整：根据实验结果，对折叠式共源共栅放大器进行优化和调整，以达到设计要求。
总结：折叠式共源共栅放大器设计需要从选择工作频率、器件参数确定到小信号分析、匹配网络设计、仿真优化、PCB布局和实验验证等多个步骤。
通过科学合理的设计和优化调整，可以实现折叠式共源共栅放大器的高效、低功耗和稳定工作。
折叠共源共栅单级运算放大器设计
折叠共源共栅单级运算放大器设计折叠共源共栅单级运算放大器（FCSG）是一种常用的放大器电路，在电子电路设计和微电子技术中具有广泛的应用。
它是由共源放大器和共栅放大器组成的，可以实现高放大增益、宽带、低噪声和低功耗等特性。
FCSG电路的基本原理是，共源放大器用来实现信号的放大和匹配，而共栅放大器则承担了放大器的输出任务。
在FCSG电路中，信号来源将直接连接到共源极，而输出信号则从共栅极获取。
折叠共源共栅单级运算放大器的设计是一个复杂的过程，需要注意以下几个关键因素：1.电路的电流：FCSG电路的电流是非常重要的参数，因为它决定了电路的增益和功耗。
因此，在设计FCSG电路时，必须考虑到电流大小及其对电路性能的影响。
2.电路的电容：FCSG电路的电容也是关键的因素，它决定了电路的带宽和响应速度。
在FCSG电路设计时，需要合理地规划电容大小和放置位置，以确保电路性能的最佳效果。
3.电路的阻抗匹配：FCSG电路需要从信号源中获取信号，因此必须考虑电路的阻抗匹配问题。
如果电路的输入阻抗和信号源的输出阻抗不匹配，将会影响电路性能。
因此，在FCSG电路设计中，需要使用适当的匹配电路来解决这个问题。
4.电路的噪声：FCSG电路中的噪声也是设计考虑的重要因素之一。
由于FCSG电路通常用于低噪声电路设计，因此需要对电路的噪声进行特殊处理，例如选择低噪声元器件和合理的电路布局等。
总的来说，折叠共源共栅单级运算放大器的设计需要综合考虑电路的电流、电容、阻抗和噪声等因素，以最大程度地实现电路性能的优化。
在实际应用中，还需要结合具体的应用场景和要求，进行合理的电路设计和优化。
采用折叠式共源共栅结构实现高速CMOS全差分运算放大器的设计
采用折叠式共源共栅结构实现高速CMOS全差分运算放大器的设计折叠式共源共栅结构是一种常用于高速CMOS全差分运算放大器设计的电路结构。
它结合了共源和共栅结构的优点，在设计高速差分运算放大器时具有重要的应用价值。
在设计高速CMOS全差分运算放大器时，首先需要确定电路的工作频率和增益要求。
然后，根据设计要求选择合适的MOS管尺寸以及电路拓扑结构。
在采用折叠式共源共栅结构之前，我们先来了解一下共源和共栅结构的特点。
共源结构是一种常见的差分放大器结构，它提供了较大的增益和较高的输入阻抗，但由于电流镜电路(如PMOS电流镜)的引入，使得其增益和频率特性受到限制。
共栅结构是一种常见的高速差分放大器结构，它具有良好的增益和频率特性，但输入阻抗较低。
因此，为了综合考虑增益、频率特性和输入阻抗，我们可以采用折叠式共源共栅结构。
折叠式共源共栅结构的基本原理是将两个共源结构和两个共栅结构连接在一起形成一个差分放大器。
其中，一个共源结构用作输入级，另一个共源结构用作输出级。
同时，一个共栅结构用于提供增益，另一个共栅结构用于提供带宽。
具体来说，折叠式共源共栅结构的输入级包含一个共源结构和一个共栅结构。
其中，共源结构的输入端连接输入信号，输出端通过一个电流源连接到共源结构的源极。
共栅结构通过一个电流源连接到共源结构的源极。
这样，共源结构和共栅结构共同构成输入级。
折叠式共源共栅结构的输出级也包含一个共源结构和一个共栅结构。
其中，共源结构的源极通过一个电流源连接到地，栅极接受输入信号。
共栅结构的源极通过一个电流源连接到共源结构的源极。
这样，共源结构和共栅结构共同构成输出级。
在折叠式共源共栅结构中，输入级的共源结构和共栅结构提供了较大的增益和较高的输入阻抗，输出级的共源结构和共栅结构提供了较大的带宽和较低的输出阻抗。
通过适当选择MOS管的尺寸和电流源的电流，可以实现高速差分运算放大器的设计要求。
综上所述，采用折叠式共源共栅结构可以实现高速CMOS全差分运算放大器的设计。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
折叠式共源共栅运算放大器目录一．摘要 (2)二．电路设计指标 (3)三．电路结构 (3)四．手工计算 (7)五．仿真验证 (10)六．结论 (12)七．收获与感悟 (12)八．参考文献 (13)摘要运算放大器在现代科技的各个领域得到了广泛的应用，针对不同的应用领域出现了不同类型的运放。
本文完成了一个由pmos作输入的放大器。
vdd为3.3v，负载电容为1pf，增益Av大于80dB，带宽GBM大于100MHz的放大器。
输出级采用共源级结构以提高输出摆幅及驱动能力，为达到较宽的带宽，本文详细分析推导了电路所存在的极零点，共源共栅镜像电流源产生Ibias。
选择P沟道晶体管的宽度和长度，使得它们的m g 和ds r 与N沟道晶体管的情况相匹配。
关键字：运算放大器、共源共栅级、极点AbstractOperation amplifiers are widely used in many field s nowadays。
All kinds of differential operation amplifiers appear f6r special application．One basic cell of which is fully differential operation amplifiers is designed in the thesis．Power Supply 3.3v，load capacitor 1pf，Gain＞80dB，GBM＞100MHz。
The output stage is common source amplifier for getting proper DC operation point，for the purpose of wider bandwidth，we carefully analysis the pole and zero in the circuit ，use common source common gate as current Ibias。
Choose pmos w/l to make their mg and dsr which can match with nmos。
Kay words：Operation amplifiers、common source common gate、pole二、电路设计指标“理想’’运放具有以下的特性：无限大的输入阻抗和输出电流；无限大的转换速率和开环增益；无噪声、失调、功耗浪费和信号失真；无负载、频率和电源电压的限制川。
事实上，没有运放能达到以上所有的特性。
在实际的设计中，运放参数中的大多数都会互相牵制，这将导致设计变成一个多维优化的问题。
Design an operation amplifier, with PMOS inputPower Supply: VDD = 3.3VLoad Capacitor: COUT = 1pFRequirements:Gain: AV > 10000 (80dB)Gain Bandwidth: GBW > 100MHzPhase Margin: PM 60Slew rate: SR> 10V/usSettling time: <1us三．电路结构原理图绘制如图1，两级运放主体结构可以看成两个单级放大器，折叠共源共栅差分输入级和共源增益输出级, 辅助电路为偏置电路和频率补偿电路. 差分输入级采用折叠共源共栅结构输入对管,PMOS 高摆幅电流镜负载; 共源级采用NMOS 放大管, PMOS 管作有源负载; 输出级驱动电容负载CL;一个电容Cc 构成频率补偿电路.该运放的工作原理: 信号由折叠共源共栅差分对管两端输入, 差模电压被转化为差模电流, 差模电流作用在电流镜负载上又转化成差模电压, 信号电压被第一次放大后由共源共栅结构被转化为单端输出,随即进入共源级再一次被放大后从漏端输出驱动电容负载.1.电路结构折叠式共源共栅放大器电路图密勒补偿技术在共源共栅运放结构中可以有的两种具体实现形式: 一种形式是将补偿电容Cc 连接在运放输出节点X 与运放第一级输出节点Y 之间,这也是传统的密勒补偿电容的一般的连接方法; 另一种形式是将补偿电容Cc 置于输出节点X 与折叠共源共栅连接形式的第一级中的共源共栅器件的源极节点Z 之间, 前后两种连接方式分别称为直接密勒补偿电路和共源共栅密勒补偿电路.图22.极点分析忽略沟道长度调制效应和体效应以及除密勒电容和负载电容之外的电路寄生电容对电路进行初步分析,可以得到共源共栅密勒补偿的两级运放电路小信号等效电路如图：图3 共源共栅密勒补偿的两级运放电路小信号等效电路可以得到直接密勒补偿电路的传递函数假定其主极点和第一次极点满足这样的关系:, 即主极点远小于第一次极点, 那么主极点为: 从而,第一次极点为; 由上面的传递函数, 还可以得到运放系统的零点为:同理可得, 共源共栅密勒补偿电路( 补偿电容连接在输出节点X 与共源共栅器件MN3 源极节点Y之间) 的传递函熟.第一次极点为，零点为W’z=一般情况下，这是比wz大得多的数值. 主极点不变, 次极点变大的结果是, 系统幅频特性曲线直到次极点处都不变, 相频特性十倍主极点频率之后的部分向高频方向平移. 文中的共源共栅密勒补偿电路将系统RHP 零点相对于直接密勒补偿电路移动到了频率更高的地方, 极大地增加了相位域度, 大大降低了密勒补偿电容形成的前馈通路对系统的不良影响.3.增益分析该运算放大器存在两级：(1)Cascode级增大直流增益(2)共源级放大器增益。
第一级增益: A1=-Gm1Ro1=-gm1（（ro1+ro10）//ro9）第二级增益：A2=-Gm2Ro2=-gm12（ro12//ro13）整个放大器增益A=A1A2=gm1gm12（（ro1+ro10）//ro9）(ro12//ro13)≥80DB4.摆率分析定义转换速率sR：输入级4、相位裕度≥60度，增益带宽积≥100MHZ假设运放只有两个极点。
由于密勒补偿电容Cc的存在，p1和p2将会分开的很远。
假定，这样在单位增益带宽频率处第一极点引入-90度相移，整个相位裕量是60度。
所以第二极点在单位增益带宽频率处的相移是-30度。
PM≥60度，，开环增益A=A1A2=gm1gm12（（ro1+ro10）//ro9）(ro12//ro13)，，为得到高的增益带宽积，应该使非主极点最大化。
(1)补偿电容引入的主极点：(2)输出极点：该极点主要是由输出电容Cl引起的。
5、设计电路的优缺点：1) 优点a. 输入共模范围大。
由于采用了PMOS折叠式差分输入结构，输入共模范围可以做到很大，甚至可以低于地电位VSS。
b. 输出摆幅大。
第一级折叠式差分结构克服了套筒式结构的缺点，输出范围本身就已经可以很大。
同时，有第二级放大结构的存在，输出范围可以进一步增大，以达到全摆幅输出。
c. 开环增益高。
共源共栅结构的输出电阻很高，如果加上自举电路部分则更进一步提高了开环增益。
同时又是两级放大，因此开环增益可以做到很高。
d. 稳定性好。
虽然采用了差转单结构增加了一个镜像极点，但与同时带来的镜像零点共同作用使得其影响可以忽略。
电路中采用了密勒补偿，提高了相位裕度，增加了电路稳定性。
2) 缺点a. 功耗较大。
折叠式差分结构由于增加了一条支路，电源输出电流要更多一些。
同时第二级放大电路为配合频率补偿需要增加其跨导，这也在一定程度上增加了功耗。
b. 结构复杂度较高。
相比于单级放大电路和简单差分结构，这里的电路结构较为复杂，所需的偏置电压也较多，设计起来需要考虑的因素也很多。
四、手工计算1）工艺参数（忽略二级效应）：2) 设定基本参数设计过程中首先设定了密勒电容值Cc≥0.22Cl，为保证全摆幅输出，Cc=10pf。
M13 管的过驱动电压应该很小，因此令偏置电压，而其余偏置电压可粗略设定，通过改变相应管子的尺寸进行细调。
这里设定Vb1=2.2，Vb2=1.4，Vb3=2.0。
3）确定运放偏置电流M10 和M11 两管作为电流源，其流过的电流应足以应付大幅度输入电压的要求，故这里令I10=I11=100uA.4)确定两极跨导值根据设计指标的要求GBW >100MHZ,以及GBW =gm1/(6.28Cc),考虑留有一定裕度，故令gm1=0.283ms.由稳定性要求，，考虑留有一定裕度，故令gm2=5ms.5)确定各管尺寸以下对各管尺寸进行手工推导。
M1、2 管的尺寸：M9 管的尺寸：M10、11 管的尺寸：假定M12 管的过驱动电压为0.3V，得到M12 管的尺寸为：从而确定了于是M13 管的尺寸为：M3、4 管流经的电流,估计其源端电压在0.7V 左右，并考虑衬偏效应，可得到其尺寸为：设定M5、6 管的过驱动电压为0.25V，则其尺寸为：估计M7、8 管的源端电压为2.5V，并考虑衬偏效应，可得到其尺寸为：5) 设计电流镜偏置偏置电路部分的结构是根据具体所需的偏压而设计的。
偏置电路的结构与需要偏置电压的部分应保持结构相同，即采用电流镜结构，这样在温度上升或者阈值电压减小时二者的变化规律一致。
这里需要提及的是V b2 和V b3 两个电压。
首先根据运放中被偏置的电路结构确定V b2 应由PMOS 电流镜偏置，V b3 应由NMOS 电流镜偏置。
而，故采用了原理图中所示的偏置结构，其中M19 管工作在线性区。
另一方面，，故采用了原理图中所示的偏置结构。
为精确得到所需的偏置电压，各管的具体尺寸需要在仿真中不断修改。
五．仿真验证*netlist*Cascode opamp simulation.inc'spice.lib'.option postvinn vinn 0 dc 1 ac 1 0vinp vinp 0 dc 1 ac 0 180vdd vdd 0 3.3cout vout 0 1pM1 n2 vinp n3 vdd cmosp w=400u l=8uM2 n1 vinn n3 vdd cmosp w=400u l=8uM3 n5 b3 n1 0 cmosn w=8u l=1uM4 n4 b3 n2 0 cmosn w=8u l=1uM5 n7 n5 vdd vdd cmosp w=80u l=1uM6 n6 n5 vdd vdd cmosp w=80u l=1uM7 n5 b2 n7 vdd cmosp w=20u l=1uM8 n4 b2 n6 vdd cmosp w=20u l=1uM9 n3 b1 vdd vdd cmosp w=200u l=5u M10 n1 b4 0 0 cmosn w=80u l=2uM11 n2 b4 0 0 cmosn w=80u l=2uM12 vout n4 vdd vdd cmosp w=70u l=2u M13 vout b4 0 0 cmosn w=92.8u l=4u cc vout n2 10pVb1 b1 0 2.2Vb2 b2 0 1.4Vb3 b3 0 2.0Vb4 b4 0 0.92.op.dc vinn 0 3.3 0.1.probe dc v(vout).ac dec 10 1 10G.probe ac vdb(vout) vp(vout).tran 0.1u 50u.probe tran vdb(vout).pz v(vout) vinn.end输出电压相位和增益波形：输出直流电压图：六、结论1.根据题目要求利用pmos作为输入设计的放大器。