微机原理与接口技术第七章
合集下载
课件：微机原理与接口技术7章
输入输出传送方式
• 查询式传送（异步传送方式）
– 这种方式，CPU要遵循“先查询，后传送”的 原则，保证只有在外设已经是在“准备好”状 态，才开始传送数据。
– 查询式传送的一般流程： • 先从状态口读入状态字； • 如果状态是“准备好”，开始传送； • 如果状态是“没有准备好”，则继续查询，直 到“准备好”，开始传送。
微机原理与接口技术
第七章 微型计算机和外设间的数据传输
第七章 微型计算机外设间的数据传输
概述
• 把外部设备同计算机连接起来实现数据传 送的控制电路称为I/O接口电路，简称 I/O 接口。
I/O接口
（1）转换信息格式——例如串/并、并/串转换等； （2）提供联络信号——协调数据传送的状态信息，如设备
输入输出传送方式
• 查询方式的优点：CPU和外设之间可以很好 地配合工作 。
• 缺点：CPU要长期地查询外设的状态，查询 实际上就是一种等待。CPU长期的等待会影 响CPU的工作效率。
输入输出传送方式：中断
• 中断方式： 中断方式是由外设向CPU发出要求交换数据 的请求，即中断请求。CPU收到中断请求后， 中断当前的工作，为外设服务。服务结束 （输入或输出）后，继续原来的工作。
“就绪”、“忙”、“选通”、“应答”，数据缓冲器 “满”、“空”等； （3）协调定时差异——为协调计算机与外设在“定时”或 数据处理速度上的差异，使两者之间的数据交换取得同步， 有必要对传输的数据或地址加以缓冲或锁存； （4）进行译码选址——一般微机系统中都具有多台外设， 因此I/O接口必须提供设备地址译码以及确定其端口的功 能； （5）实现电平转换——外部电路采用的电平多种多样，包 括TTL, CMOS, RS-232等，接口电路必须提供计算机同外 设间的电平转换和驱动功能； （6）具备时序控制——有的接口电路具有自己的时序，以 满足计算机和各种外设在时序方面的要求。
微机原理与接口技术第七章
➢ 1：L2~L0有意义 ➢ 0：L2~L0不起作用
EOI—用于指示OCW2是否作为中断结束命令。
➢ 当EOI为1时，当前中断服务寄存器中的对应位ISn复位
R、SL、EOI 8种组合形成的7种控制命令
电平触发方式
➢ 中断请求端出现高电平为有效的中断请求信号 ➢ 中断响应后必须及时撤出高电平
中断查询方式
➢ 中断源仍往8259A发中断请求，但8259A却不使用 INT信号向CPU发中断请求信号。
➢ CPU内部的中断允许标志复位，所以CPU对INT 引脚上出现的中断请求呈禁止状态。
➢ CPU 用软件查询的方法来确定中断源，从而实现 对设备的中断服务
中断屏蔽寄存器IMR
➢ 保存对中断请求信号IR的屏蔽状态 ➢ Di位为1表示IRi中断被屏蔽（禁止）；为0表示允许
读写控制逻辑
16
A0 RD WR CS 01 0 0
11 0 0
00 1 0
10 1 0
×1 ××
10 ×1
功能 写入ICW1、OCW2和OCW3 写入ICW2～ICW4和OCW1 读出IRR、ISR和查询字 读出IMR 数据总线高阻状态 数据总线高阻状态
中断优先级
➢ 有多个中断同时请求，CPU如何应对？ ✓ 办法1：软件查询方式 ✓ 办法2：简单硬件方式——菊花链法 ✓ 办法3：专用硬件方式
中断嵌套
➢ 中断处理过程中，又有中断提出请求，怎么办？ ✓ 办法1：链式优先权排队电路 ✓ 办法2：优先权编码电路
7.1 中断控制8259A
6
8259A的工作特点
程序之后一样； ➢ CPU可以再次响应任何级别的中断请求。 ➢ 通过ICW4的AEOI位设置
普通中断结束方式
EOI—用于指示OCW2是否作为中断结束命令。
➢ 当EOI为1时，当前中断服务寄存器中的对应位ISn复位
R、SL、EOI 8种组合形成的7种控制命令
电平触发方式
➢ 中断请求端出现高电平为有效的中断请求信号 ➢ 中断响应后必须及时撤出高电平
中断查询方式
➢ 中断源仍往8259A发中断请求，但8259A却不使用 INT信号向CPU发中断请求信号。
➢ CPU内部的中断允许标志复位，所以CPU对INT 引脚上出现的中断请求呈禁止状态。
➢ CPU 用软件查询的方法来确定中断源，从而实现 对设备的中断服务
中断屏蔽寄存器IMR
➢ 保存对中断请求信号IR的屏蔽状态 ➢ Di位为1表示IRi中断被屏蔽（禁止）；为0表示允许
读写控制逻辑
16
A0 RD WR CS 01 0 0
11 0 0
00 1 0
10 1 0
×1 ××
10 ×1
功能 写入ICW1、OCW2和OCW3 写入ICW2～ICW4和OCW1 读出IRR、ISR和查询字 读出IMR 数据总线高阻状态 数据总线高阻状态
中断优先级
➢ 有多个中断同时请求，CPU如何应对？ ✓ 办法1：软件查询方式 ✓ 办法2：简单硬件方式——菊花链法 ✓ 办法3：专用硬件方式
中断嵌套
➢ 中断处理过程中，又有中断提出请求，怎么办？ ✓ 办法1：链式优先权排队电路 ✓ 办法2：优先权编码电路
7.1 中断控制8259A
6
8259A的工作特点
程序之后一样； ➢ CPU可以再次响应任何级别的中断请求。 ➢ 通过ICW4的AEOI位设置
普通中断结束方式
《微机原理及接口技术》第七章
出一个脉冲，脉冲宽度等于CLK周期。
特点：计数初值装入计数器后，由GATE信号控制，若GATE信号为0时，暂停计数， 当变为高电平的下一个CLK脉冲又开始重新计数。计数过程中，CPU可随时改
变计数值，当计数器减为0时，又按新的计数值分频。
J X G
9/20
J X G
微机原理及接口技术 一、8253的工作方式4
第十章
1/20
J X G
微机原理及接口技术 第七章、可编程计数／定时控制器8253
本章要点：
计数器／定时器基本概念 可编程计数器／定时器8253的工作原理 可编程计数器／定时器8253结构、功能 可编程计数器／定时器8253的应用
J X G
2/20
J X G
微机原理及接口技术
7.1 可编程计数／定时控制器8253的结构
J X G
存命令（RW1RW0 = 00）后读入计数器当前值的方法。
15/20
J X G
微机原理及接口技术
二、8253的控制字和编程
例7-1：设CLKo输入方波为1MHz，计数器0#的定时时间范围可这样确定：若计数初 值为0（计数器#0是16位的，故计数初值0对应最大计数值216＝65536），即 CLKo端输入65536个方波后，OUTo输出定时时间到信号。 定时时间为：
4、计数器0、计数器1、计数器2: 内部结构相同、功能相同，有各自独立的端口地址。
每个计数通道都由计数初值寄存器、减法计数器和计数值锁存器这三个组成。
作计数/定时器时，计数次数/定时系数提前预置到计数器，计数/时钟以脉冲方式从
CLK端输入，每输入一个脉冲计数器减1，减到0，OUT端有输出，计数结束/定时时间到。
① 设定工作方式(1)
微机原理与接口技术课件(铁道大学)第7章(简版)_ppt课件
…
1 M B
FFFFH
I/ O 空 间 64 KB I/ O 端 口 2 I/ O 端 口 图7.2a I/O映射（I/O独立编址）
2018/11/16
第7章第8页共172页
第7章 输入和输出技术 在多CPU模式时，若访问存储器，则使MEMW或MEMR信 号有效；而访问I/O端口时，则使或信号有效。 优点是I/O端口不占用存储器的地址空间，使用专门的I/O 指令对端口进行访问，具有I/O指令短、执行速度快、译码简 单的优点。 缺点是专门的I/O指令功能相对较弱，一般只有传送功能， 而没有运算功能。Intel 80x86 CPU中，I/O端口和存储器是单 独编址的，采用专用的输入/输出指令访问端口。
2018/11/16
第7章第3页共172页
第7章 输入和输出技术 7.1.2 输入/输出指令及其寻址方式 在微型计算机系统中，端口的编址通常有两种不同的方式， 一是I/O端口与存储器单元统一编址；二是I/O端口独立编址。 1. I/O端口与存储器单元统一编址 I/O端口与存储器单元统一编址，也称为存储器映像 (Memory Mapped)I/O方式，既把每个I/O端口都当作一个存储器 单元看待，I/O端口与存储器单元在同一个地址空间中进行统一 编址。通常，是在整个地址空间中划分出一小块连续的地址分配 给I/O端口。被分配给I/O端口的地址，存储器不能再使用。内存 映射与I/O映射编址如图7.2所示。
2018/11/16
第7章第9页共172页
第7章 输入和输出技术 3. 输入/输出指令及其寻址 1) 8086/8088采用的IN和OUT指令 I/O指令可以采用8位(单字节)或16位(双字节)地址两种寻址 方式。如采用单字节作为端口地址，则最多可以有256个端口(端 口地址号从00H～FFH)，并且是直接寻址(直接端口寻址)方式，
微机原理与接口技术PPT第七章
(1) DMAC取代CPU控制了系统总线, 故当DMAC控制总线时， CPU不能读取指令。 (2) 若系统使用的是动态存储器，则在DMA操作期间，存储器 的刷新将会停止。 (3) 当DMAC占用总线时，CPU不能去检测和响应其他设备的中 断请求。 (4) 增加硬件的投资，提高系统的成本。
(5) DMA方式传送的额外开销源： A>总线访问时间: 由于DMAC要同CPU和其他的总线主控设备争用对系统总 线的控制权，因此，必须有一些规则来解决争用总线控制权的 问题，一般是用硬件实现排队，而排队过程要花费时间； B>对DMAC的初始化: CPU要对DMAC写控制字，因此，DMAC的初始化建立， 比程序控制数据传送的初始化，可能要花费较多时间。
五、8237的编程步骤 (1) 输出主清除命令； (2) 写入基址与当前地址寄存器； (3) 写入基址与当前字节数地址寄存器； (4) 写入模式寄存器； (5) 写入屏蔽寄存器； (6) 写入命令寄存器； (7) 写入请求寄存器。
本章完
I/O接口电路 DB 数据寄存器 数据
状态 CPU AB 控制 CB 控制寄存器 状态寄存器 外设
三、8237A可编程寄存器
1. 方式字 格式如图所示。 2. 命令字 命令字是在初始化时写入8位命令寄存器，4个通道共用， 各位定义如图所示。 3. 请求字 DMA请求可以由I/O设备产生DREQ信号，也可以由软件 产生。请求寄存器就是用于由软件来产生的DMA请求。存 储器到存储器的传送，一般利用软件产生DMA请求。软件 请求是不可屏蔽的，其格式如图所示。 4. 屏蔽字 记录各通道的DMA请求是否被允许，如图所示。 5. 状态字 格式如图所示。
(2) 处理I/O操作时的方式
CPU在存储器中建立一个信息块，将所需要的操作和有关 参数按照规定列入，然后通知协处理器来读取。协处理器读
(5) DMA方式传送的额外开销源： A>总线访问时间: 由于DMAC要同CPU和其他的总线主控设备争用对系统总 线的控制权，因此，必须有一些规则来解决争用总线控制权的 问题，一般是用硬件实现排队，而排队过程要花费时间； B>对DMAC的初始化: CPU要对DMAC写控制字，因此，DMAC的初始化建立， 比程序控制数据传送的初始化，可能要花费较多时间。
五、8237的编程步骤 (1) 输出主清除命令； (2) 写入基址与当前地址寄存器； (3) 写入基址与当前字节数地址寄存器； (4) 写入模式寄存器； (5) 写入屏蔽寄存器； (6) 写入命令寄存器； (7) 写入请求寄存器。
本章完
I/O接口电路 DB 数据寄存器 数据
状态 CPU AB 控制 CB 控制寄存器 状态寄存器 外设
三、8237A可编程寄存器
1. 方式字 格式如图所示。 2. 命令字 命令字是在初始化时写入8位命令寄存器，4个通道共用， 各位定义如图所示。 3. 请求字 DMA请求可以由I/O设备产生DREQ信号，也可以由软件 产生。请求寄存器就是用于由软件来产生的DMA请求。存 储器到存储器的传送，一般利用软件产生DMA请求。软件 请求是不可屏蔽的，其格式如图所示。 4. 屏蔽字 记录各通道的DMA请求是否被允许，如图所示。 5. 状态字 格式如图所示。
(2) 处理I/O操作时的方式
CPU在存储器中建立一个信息块，将所需要的操作和有关 参数按照规定列入，然后通知协处理器来读取。协处理器读
微机原理及接口技术第七章
7.2 Pentium 微处理器简介
4.PentiumⅣ微处理器 2000年11月，Intel公司发布了新一代微处理器———PentiumⅣ。它采用了 Net Burst结构，也为未来处理器的技术发展提供了全新的体系结构。它的主 要特点是: ● 采用0.18微米制造工艺生产 ● 处理器核心面积为217mm2 （超过PentiumⅢ的两倍多） ● 核心工作电压1.7V ● 256KB二级缓存，8KB一级数据缓存，12000万个微操作指令执行缓存 ● 全新的Net Burst体系架构 ● 20段超流水线、超标量、高级乱序执行设计 ● 内建SSE2 指令扩展（在SSE基础上增加144条指令） ● 400MHz系统前端总线 ● 系统带宽达到3.2GB/s ● 双倍ALU（算术逻辑单元），运行于2倍的核心主频
7.2 Pentium 微处理器简介
3.PentiumⅢ微处理器 1999年2月Intel公司推出了450MHz和500MHz的PentiumⅢ微处理器， 总线频率为100.133MHz，内部核心部分集成了950万只晶体管，0.25μm工 艺的新一代处理器PentiumⅢ。它具有SIMD浮点部件并增加了70条多媒体指 令。仍采用Slot1封装。 PentiumⅢ除了时钟提高外，它的整体性能也大大提高，如语音处理能 力提高37%，图形图像处理能力提高64%。PentiumⅢ内部还内置了序列号， 根据序列号可弄清CPU的真实型号，在连接Internet时，可借助该序列号识 别上网者的合法身份。增加的70条多媒体指令（SSE———Streaming SIMD E xtensions）可提高3D、语音、图形图像、互联网软件运行速度。SSE浮点SI MD指令，可同时处理4个32位单精度浮点数据，可同时运行80X86指令、 浮点指令和SSE指令。
微型计算机原理与接口技术第七章课后答案
第七章1. 什么叫中断？什么叫可屏蔽中断和不可屏蔽中断？答：当CPU正常运行程序时，由于微处理器内部事件或外设请求，引起CPU中断正在运行的程序，转去执行请求中断的外设(或内部事件)的中断服务子程序，中断服务程序执行完毕，再返回被中止的程序，这一过程称为中断。
可屏蔽中断由引脚INTR引入，采用电平触发，高电平有效，INTR信号的高电平必须维持到CPU响应中断才结束。
可以通过软件设置来屏蔽外部中断，即使外部设备有中断请求，CPU可以不予响应。
当外设有中断申请时，在当前指令执行完后，CPU首先查询IF位，若IF＝0，CPU就禁止响应任何外设中断；若IF＝1，CPU就允许响应外设的中断请求。
不可屏蔽中断由引脚NMI引入，边沿触发，上升沿之后维持两个时钟周期高电平有效。
不能用软件来屏蔽的，一旦有不可屏蔽中断请求，如电源掉电等紧急情况，CPU必须予以响应。
2. 列出微处理器上的中断引脚和与中断有关的指令。
答：INTR：可屏蔽中断请求输入引脚。
NMI：不可屏蔽中断请求输入引脚INTA：可屏蔽中断响应引脚INT n ：软件中断指令，其中n为中断类型号INTO：溢出中断，运算后若产生溢出，可由此指令引起中断。
CLI：中断标志位IF清0STI：置位中断标志位为13. 8086/8088系统中可以引入哪些中断？答：（1）外部中断两种外部中断：不可屏蔽中断NMI和可屏蔽中断INTR（2）内部中断内部中断又称软件中断，有三种情况引起：①INT n ：中断指令引起的中断②CPU的某些运算错误引起的中断：包括除法错中断和溢出中断③由调试程序debug设置的中断：单步中断和断点中断。
4. CPU响应中断的条件是什么？简述中断处理过程。
答：CPU响应中断要有三个条件：外设提出中断申请；本中断位未被屏蔽；中断允许。
可屏蔽中断处理的过程一般分成如下几步：中断请求；中断响应；保护现场；转入执行中断服务子程序；恢复现场和中断返回。
CPU在响应外部中断，并转入相应中断服务子程序的过程中，要依次做以下工作：⑴从数据总线上读取中断类型号，将其存入内部暂存器。
微型计算机原理与接口技术第七章课后答案全文
第七章1. 什么叫中断？什么叫可屏蔽中断和不可屏蔽中断？答：当CPU正常运行程序时，由于微处理器内部事件或外设请求，引起CPU中断正在运行的程序，转去执行请求中断的外设(或内部事件)的中断服务子程序，中断服务程序执行完毕，再返回被中止的程序，这一过程称为中断。
可屏蔽中断由引脚INTR引入，采用电平触发，高电平有效，INTR信号的高电平必须维持到CPU响应中断才结束。
可以通过软件设置来屏蔽外部中断，即使外部设备有中断请求，CPU可以不予响应。
当外设有中断申请时，在当前指令执行完后，CPU首先查询IF位，若IF＝0，CPU就禁止响应任何外设中断；若IF＝1，CPU就允许响应外设的中断请求。
不可屏蔽中断由引脚NMI引入，边沿触发，上升沿之后维持两个时钟周期高电平有效。
不能用软件来屏蔽的，一旦有不可屏蔽中断请求，如电源掉电等紧急情况，CPU必须予以响应。
2. 列出微处理器上的中断引脚和与中断有关的指令。
答：INTR：可屏蔽中断请求输入引脚。
NMI：不可屏蔽中断请求输入引脚INTA：可屏蔽中断响应引脚INT n ：软件中断指令，其中n为中断类型号INTO：溢出中断，运算后若产生溢出，可由此指令引起中断。
CLI：中断标志位IF清0STI：置位中断标志位为13. 8086/8088系统中可以引入哪些中断？答：（1）外部中断两种外部中断：不可屏蔽中断NMI和可屏蔽中断INTR（2）内部中断内部中断又称软件中断，有三种情况引起：①INT n ：中断指令引起的中断②CPU的某些运算错误引起的中断：包括除法错中断和溢出中断③由调试程序debug设置的中断：单步中断和断点中断。
4. CPU响应中断的条件是什么？简述中断处理过程。
答：CPU响应中断要有三个条件：外设提出中断申请；本中断位未被屏蔽；中断允许。
可屏蔽中断处理的过程一般分成如下几步：中断请求；中断响应；保护现场；转入执行中断服务子程序；恢复现场和中断返回。
CPU在响应外部中断，并转入相应中断服务子程序的过程中，要依次做以下工作：⑴从数据总线上读取中断类型号，将其存入内部暂存器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(2) 若系统使用的是动态存储器，则在DMA操作期间，存储器 的刷新将会停止。
(3) 当DMAC占用总线时，CPU不能去检测和响应其他设备的中 断请求。
(4) 增加硬件的投资，提高系统的成本。
(5) DMA方式传送的额外开销源： A>总线访问时间: 由于DMAC要同CPU和其他的总线主控设备争用对系统总 线的控制权，因此，必须有一些规则来解决争用总线控制权的 问题，一般是用硬件实现排队，而排队过程要花费时间； B>对DMAC的初始化: CPU要对DMAC写控制字，因此，DMAC的初始化建立， 比程序控制数据传送的初始化，可能要花费较多时间。
(5) DMAC送出地址信号和相应的控制信号，实现外设与内存或内 存与内存之间的直接数据传送。
(6) DMAC自动修改地址和字节计数器，并据此判断是否需要重复 传送操作。
(7) 规定的数据传送完后，DMAC就撤消发往CPU的HOLD信号。 CPU检测到HOLD失效后，紧接着撤消HLDA信号，并在下一 时钟周期重新开始控制总线，并继续执行原来的程序。
(DMAC) 2、DMA的工作过程： (1)响当应外有设两准方面备：好a>时C，PU向将DDMB、AACB发和出相D应M的AC传B均送置请为求高阻信态号(DRQ)。 (2) DMAC收到请b>求C后PU，向向DMCAPUC发发出出总总线线响请应信求号信(H号LHDAO)。LD，申
请占用总线。
(3) CPU在完成当前总线周期后会立即对HOLD信号进行响应。 (4) DMAC收到HLDA信号后，向外设发出DMA响应信号DACK
2）缺点：
➢ I/O端口占用一部分存储器的地址空间； ➢ 在程序中不容易区分哪些指令是访问存储器、哪些指令是访问
外设，所以程序不易阅读。
2. I/O接口的独立编址 独立编址方式，是将存储器和I/O端口当作两个完全独
立的地址空间。如图 1）优点：
➢ 使用了专门的I/O指令，所以程序清晰易读； ➢ 因为I/O接口的地址空间独立且—般小于存储器的存储空
3） I/O接口的典型结构：如图7.1。
2. 外部特性 I/O接口是连接CPU系统和外设的桥梁，所以对其外部
特性的掌握是实现I/O接口物理连接的基础。 接口引脚根据其连接的对象又分为面向CPU一侧的信
号和面向外设一侧的信号。对于面向CPU一侧的信号，一般 都引出了数据线、地址线和控制线。 3. 基本接口的特点 1）“可编程” ：是指接口芯片的功能和工作方式可通过程序设定。 2）初始化程序：对接口芯片功能和工作方式等的定义，是通过向
图示过程：
3、优点： 用DMA方式传送数据时，在存储器和外部设备之间，
直接开辟高速的数据传送通路。数据传送过程不要CPU介 入，只用一个总线周期，就能完成存储器和外部设备之间的 数据传送。因此，数据传送速度仅受存储器的存取速度和外 部设备传输特性的限制。
4、缺点：
(1) DMAC取代CPU控制了系统总线, 故当DMAC控制总线时， CPU不能读取指令。
一些寄存器写入相应的信息来完成的，这样的写 入程序一般称为接口芯片的初始化程序。
三、I/O接口的编址方法 1. I/O接口的统一编址
统一编址方式也称为存储器映象I/O寻址方式，即每一 个端口占一个存储单元地址。如图 1）优点：
➢ 不需要专门的I/O指令； ➢ 端口寻址方式也就是内存的寻址方式，有利于I/O程序的设计。
2. 条件输入/输出方式 ➢ 程序流程：如图所示。 ➢ 方式：轮流查询，即CPU主动询问每一个I/O设备，如图 ➢ 优点：能较好地协调外设与CPU之间的定时关系； ➢ 缺点：a>CPU需要不断查询设备的状态，这将占用CPU
较多的时间； b>难以满足实时控制系统对I/O工作的要求。
二、中断方式
I/O设备有输入/输出要求时，主动向CPU发出请求。 1. 8086/8088CPU的中断
间，所以其不占用存储器的存储空间，地址译码电路相 对简单。
2）缺点：
➢ 访问端口的指令没有访问存储器的指令丰富。 ➢ CPU需设置专门的控制信号，区分存储器与端口访问。
7.2 输入/输出传送方式
一、程序方式
即用输入、输出指令，控制信息传送的方式。 1. 无条件输入/输出 ➢ 条件：输入/输出时，外设总是处于“准备好”状态。 ➢ 硬件电路图：如图。 ➢ 缺点：容易误读数据或数据丢失。
一、I/O接口的主要功能
1. I/O设备选择功能； 2. 对输入/输出数据进行缓冲和锁存； 3. 对数据的格式进行变换； 4. 与CPU和I/O设备进行联络；
二、I/O接口的典型结构 1．内部组织 １）端口：即接口电路中的寄存器。
一般设有数据口、状态口、控制口。
2）数据总线：CPU通过其从状态口中读取当前的状态， 也可向控制口写入命令，控制I/O设备的工作。
第七章 输入和输出ຫໍສະໝຸດ 术☺知 识 概 述☺第一节 接口技术 第二节 数据传输方式 第三节 DMAC
7.1 接口技术
接口：CPU与外设间的中间电路。
接口分类
基本接口：8259，8237，8254 通用接口：8255，8251
专用接口：键盘接口，显示器接口
学习接口涉及到两个基本问题： 一、是CPU如何寻址I/O设备，实现多个I/O设备的识别； 二、是CPU如何与I/O设备连接，进行数据、状态和控制 信号的交换。
1）很难实现系统中每一个外设都工作在最佳工作状态。 2）CPU需要干预，故不能满足高速磁盘控制器或高速数据采 集系统
三、DMA方式 1、概念
数据在I/O接口与存储器之间传送时，不经CPU的干预， 而是在专用硬件电路的控制下直接传送，这种方法称为直接
存储器存取(Direct Memory Access，缩写为DMA)。 为实现 这种工作方式而设计的专用接口电路，称为DMA控制器
Ａ>CPU执行完每一条指令后，都会去查询外部是否有请求， 若有，就暂停现行的程序，转去完成传送数据的任务。
Ｂ>当多个外设在同一时刻提出中断请求时，就引入了所谓中 断优先权管理和中断嵌套等问题。
2. 优 其点工CP：作U效避率免请 C得P了信服都求 U以把应息务需是C大大的程要该P指大U传序几量以为一送 来 十地时最它是 完 甚提旦间依 成 至快服高耗某靠 的 几。的务费， 百C个P每 微在速时U外次 秒执查度，设I行/询O中操状断作态信号的操作上，使 3. 缺点： 响应其请求。
(3) 当DMAC占用总线时，CPU不能去检测和响应其他设备的中 断请求。
(4) 增加硬件的投资，提高系统的成本。
(5) DMA方式传送的额外开销源： A>总线访问时间: 由于DMAC要同CPU和其他的总线主控设备争用对系统总 线的控制权，因此，必须有一些规则来解决争用总线控制权的 问题，一般是用硬件实现排队，而排队过程要花费时间； B>对DMAC的初始化: CPU要对DMAC写控制字，因此，DMAC的初始化建立， 比程序控制数据传送的初始化，可能要花费较多时间。
(5) DMAC送出地址信号和相应的控制信号，实现外设与内存或内 存与内存之间的直接数据传送。
(6) DMAC自动修改地址和字节计数器，并据此判断是否需要重复 传送操作。
(7) 规定的数据传送完后，DMAC就撤消发往CPU的HOLD信号。 CPU检测到HOLD失效后，紧接着撤消HLDA信号，并在下一 时钟周期重新开始控制总线，并继续执行原来的程序。
(DMAC) 2、DMA的工作过程： (1)响当应外有设两准方面备：好a>时C，PU向将DDMB、AACB发和出相D应M的AC传B均送置请为求高阻信态号(DRQ)。 (2) DMAC收到请b>求C后PU，向向DMCAPUC发发出出总总线线响请应信求号信(H号LHDAO)。LD，申
请占用总线。
(3) CPU在完成当前总线周期后会立即对HOLD信号进行响应。 (4) DMAC收到HLDA信号后，向外设发出DMA响应信号DACK
2）缺点：
➢ I/O端口占用一部分存储器的地址空间； ➢ 在程序中不容易区分哪些指令是访问存储器、哪些指令是访问
外设，所以程序不易阅读。
2. I/O接口的独立编址 独立编址方式，是将存储器和I/O端口当作两个完全独
立的地址空间。如图 1）优点：
➢ 使用了专门的I/O指令，所以程序清晰易读； ➢ 因为I/O接口的地址空间独立且—般小于存储器的存储空
3） I/O接口的典型结构：如图7.1。
2. 外部特性 I/O接口是连接CPU系统和外设的桥梁，所以对其外部
特性的掌握是实现I/O接口物理连接的基础。 接口引脚根据其连接的对象又分为面向CPU一侧的信
号和面向外设一侧的信号。对于面向CPU一侧的信号，一般 都引出了数据线、地址线和控制线。 3. 基本接口的特点 1）“可编程” ：是指接口芯片的功能和工作方式可通过程序设定。 2）初始化程序：对接口芯片功能和工作方式等的定义，是通过向
图示过程：
3、优点： 用DMA方式传送数据时，在存储器和外部设备之间，
直接开辟高速的数据传送通路。数据传送过程不要CPU介 入，只用一个总线周期，就能完成存储器和外部设备之间的 数据传送。因此，数据传送速度仅受存储器的存取速度和外 部设备传输特性的限制。
4、缺点：
(1) DMAC取代CPU控制了系统总线, 故当DMAC控制总线时， CPU不能读取指令。
一些寄存器写入相应的信息来完成的，这样的写 入程序一般称为接口芯片的初始化程序。
三、I/O接口的编址方法 1. I/O接口的统一编址
统一编址方式也称为存储器映象I/O寻址方式，即每一 个端口占一个存储单元地址。如图 1）优点：
➢ 不需要专门的I/O指令； ➢ 端口寻址方式也就是内存的寻址方式，有利于I/O程序的设计。
2. 条件输入/输出方式 ➢ 程序流程：如图所示。 ➢ 方式：轮流查询，即CPU主动询问每一个I/O设备，如图 ➢ 优点：能较好地协调外设与CPU之间的定时关系； ➢ 缺点：a>CPU需要不断查询设备的状态，这将占用CPU
较多的时间； b>难以满足实时控制系统对I/O工作的要求。
二、中断方式
I/O设备有输入/输出要求时，主动向CPU发出请求。 1. 8086/8088CPU的中断
间，所以其不占用存储器的存储空间，地址译码电路相 对简单。
2）缺点：
➢ 访问端口的指令没有访问存储器的指令丰富。 ➢ CPU需设置专门的控制信号，区分存储器与端口访问。
7.2 输入/输出传送方式
一、程序方式
即用输入、输出指令，控制信息传送的方式。 1. 无条件输入/输出 ➢ 条件：输入/输出时，外设总是处于“准备好”状态。 ➢ 硬件电路图：如图。 ➢ 缺点：容易误读数据或数据丢失。
一、I/O接口的主要功能
1. I/O设备选择功能； 2. 对输入/输出数据进行缓冲和锁存； 3. 对数据的格式进行变换； 4. 与CPU和I/O设备进行联络；
二、I/O接口的典型结构 1．内部组织 １）端口：即接口电路中的寄存器。
一般设有数据口、状态口、控制口。
2）数据总线：CPU通过其从状态口中读取当前的状态， 也可向控制口写入命令，控制I/O设备的工作。
第七章 输入和输出ຫໍສະໝຸດ 术☺知 识 概 述☺第一节 接口技术 第二节 数据传输方式 第三节 DMAC
7.1 接口技术
接口：CPU与外设间的中间电路。
接口分类
基本接口：8259，8237，8254 通用接口：8255，8251
专用接口：键盘接口，显示器接口
学习接口涉及到两个基本问题： 一、是CPU如何寻址I/O设备，实现多个I/O设备的识别； 二、是CPU如何与I/O设备连接，进行数据、状态和控制 信号的交换。
1）很难实现系统中每一个外设都工作在最佳工作状态。 2）CPU需要干预，故不能满足高速磁盘控制器或高速数据采 集系统
三、DMA方式 1、概念
数据在I/O接口与存储器之间传送时，不经CPU的干预， 而是在专用硬件电路的控制下直接传送，这种方法称为直接
存储器存取(Direct Memory Access，缩写为DMA)。 为实现 这种工作方式而设计的专用接口电路，称为DMA控制器
Ａ>CPU执行完每一条指令后，都会去查询外部是否有请求， 若有，就暂停现行的程序，转去完成传送数据的任务。
Ｂ>当多个外设在同一时刻提出中断请求时，就引入了所谓中 断优先权管理和中断嵌套等问题。
2. 优 其点工CP：作U效避率免请 C得P了信服都求 U以把应息务需是C大大的程要该P指大U传序几量以为一送 来 十地时最它是 完 甚提旦间依 成 至快服高耗某靠 的 几。的务费， 百C个P每 微在速时U外次 秒执查度，设I行/询O中操状断作态信号的操作上，使 3. 缺点： 响应其请求。