PCB设计检查表-PCB-checklist
数字板PCB设计检查check_list
接口电路一般使用专用芯片，是否注意采用光器件或变压器进行隔离、传输匹配、过压过流保护、防雷击等措施。
芯片如有PGND引脚或要求接PGND时，在单板上是否设计了相应的PGND地，并在电源接口处与电源地相连，以防雷击并泄放一次保安单元剩余的电荷。
是否考虑到单板与RF模块接口的输入/输出信号的电平隔离及匹配。
高速并行总线接口是否统一采用推荐优选接口芯片单板上的调试串口是否采用RS232终端并联匹配电阻是否尽可能靠近接收电路，串联匹配电阻是否靠近始端。
输出信号应是否考虑有足够的驱动能力在设计中，正确使用数字地（DGND），模拟地（AGND），电源地（BGND），保护地（PGND）。
单板上电后能否进行自检，并进行一些必要的自环收发、内存读写、芯片测试等功能性的测试，如有异常，指示灯是否指示自检失败，否则开始正常运行。
单板自检故障时，能否将故障原因送主机及调试口在单板上是否有必要的测试点单独引出，以TP1、TP2···等来命名测试点是否包括电源、时钟等。
具有Boundary-Scan的器件，其测试访问端的四个管脚TDI、TDO、TMS 、TCK是否留有测试孔。
CPU的晶振应尽量排布在晶振输入引脚附近。
无源晶振要加几十皮法的电容；有源晶振可直接将信号引至CPU的晶振输入脚。
如果CPU内部自带Watchdog电路，则采用内部的Watchdog，对于系统来说更为安全可靠。
对于CPU的中断输入脚，无论使用与否，应接有上拉或下拉电阻，尽量不要悬空。
对于不用的输入脚，也应尽量照此处理。
专用芯片的应用是否参考了厂家资料给出的推荐电路。
在总线达到产生传输线效应的长度后，是否考虑了匹配关键信号是否引到接插件或预留了测试点PCB、单板软件的版本信息是否都在各自范围内设计，并可上报单板的关键芯片是否支持自测试功能单板、扣板的机械尺寸与信号位置设计是否统一考虑；单板上电后的芯片的初始状态是否固定单板上接插件的间距和位置是否参考同类成熟单板单板所有器件选型是否通过品质和商务清单评审。
PCB设计检查表-PCB-checklist
4.4.12
148
PAD与线的SPACING：最小要5mil（最好把线与SPACING平分成三等份）
149
PAD与PAD的SPACING：最小要8mil
150
BGA SOCKET（Through Hole TYPE）
151 4.4.13 Hole size：1.27mm pitch 用0.5mm（20mil）
133 4.4.4 Via Hole 尺寸为20mil
134 4.4.5 POWER 及 GROUND ACCESS 为32mil
135 4.4.6 GRID HOLE及其他ACCESS为45mil
136
GUIDE PIN HOLE（非镀通孔）
137 4.4.7 如图纸有提供HOLE SIZE ，按图纸做
128 4.3 与电原理图网络匹配检查
129 4.4 元件焊盘过孔尺寸检查
130 4.4.1 板厚度≤125mil时，VIA孔（过孔）为25mil
131 4.4.2 板厚度>125mil时，VIA孔（过孔）为32mil
132 4.4.3 对于长方形的PAD ，长的每边15mil ，短的每边有4mil
26 2.19 含贴片器件的PCB，贴片器件所在面的板任选2角各放置一个定位光标
27 2.20 MOUNTING孔（安装孔）是否镀铜（要镀铜）
28 2.21 GUIDE PIN孔（定位孔）是否没镀铜（除另有说明，不要镀铜）
29 2.22 元器件的1脚是否为方PAD
30 2.23 POWER PLANE 分割时是否出现瓶颈
9 2.2 所有器件已经放置到板面
10 2.3 整体布局参照原理功能框图，兼顾美观及电源、地的分割
11 2.4 高、中、低分开放置
PCB评审CHECK LIST
SCH，PCB同步，库元件最新。走线完 成，DRC消除。 检查器件摆放是否符合结构要求 凸出PCB板边缘器件（如AudioJack） 不会和拼版工艺边干涉 项目中新增加器件的库是否正确， pcb的PartNumber与原理图是否正确 有方向的器件是否都有标示点，有极 性元件的极性是否标有正负极丝印， 是否正确。如芯片1脚、电容、二极 管、三极管、电池的极性。 丝印文字高度不得小于0.5mm，丝印 线宽不得小于0.127mm。BOT面文字需 要镜像.BGA和CSP元件都应有贴片定 NPTH孔周围0.2mm内是否禁止走线。 器件是否远离板边,保证板边有完整 铺 地(机构有特殊要求的器件除外,如天 各个器件之间的距离是否满足最 0.3mm 建议最小线宽线距为0.1mm/0.1mm, BGA pitch为0.5mm时可以在BGA内部 内层局部使用0.075mm/0.075mm的线 宽线距，表层线宽线距不得小于 0.1mm/0.1mm。 相同网络的盲孔(via1-2,via5-6)和 埋孔(via2-5),是否没有重叠,最差只 能 通孔板是否没有通孔落在BB的BGA焊 盘上 HDI板是否没有盲孔(Via1-2,Via5-6) 一半在焊盘上，一半在焊盘外 各Solder Mask开窗区域是否与导线 、过孔重叠 对于ESD器件和滤波电容，要先过器 件再进IC的PIN 表层是否没有长的高速数字走线,否则 会有辐射干扰,影响天线的灵敏度 (LCD BUS,Sensor Bus) 音频线（Speaker，Receiver，Micphone 等）是否进行了差分线、包地处理 多引脚的元器件（如SOIC、QFP 等），引脚焊盘之间的连线，应由焊 盘加引出互连线之后再短接，以免产 生桥接。 不同功能的线,特别是敏感线,是否避 免隔层平行走线 必须对BB芯片进行有效屏蔽，加屏 蔽盖 天线区域的地能否净空
PCB设计检查表-PCB_checklist
Annular Ring：最小要3mil（最好做5mil）
149 150
PAD与PAD的SPACING：最小要8mil BGA SOCKET（Through Hole TYPE）
151 4.4.13 Hole size：1.27mm pitch 用0.5mm（20mil） 152 153 154 1.00mm pitch 用0.35mm（14mil） BGA SOCKET（Through Hole TYPE）
3.62 OP AMP 的输入线路要远离输出线路 3.63 4 4.1 线尽可能不要走入孔的Clearance范围以内（如很难避免时，设计前一定要通 知主管） 其他 DRC检查
119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139
3.53 Critical TRACE（连接CLK的TRACE）以最短原则设计 Critical TRACE（连接CLK的TRACE）间距离是否尽可能远（最小为线边到线边 距离的三倍） Critical TRACE（连接CLK的TRACE）如为ANALOG TRACE ，要加上GUARD LINE 3.55 （屏蔽线） 3.54 3.56 先设计Critical TRACE（时钟信号线），再布其它线 在ANALOG PAD处是否有引线（不应有引线，否则会把ANALOG PAD的GROUND RING 割破） ANALOG PAD在TESTER SIDE时，是否把线布在DEVICE SIDE。（应该布在DEVICE 3.58 SIDE ） TRANSISTORS（三极管），不要把BASE（基极）的连线走在EMITTER和COLLECT 3.59 之间 3.57 3.60 OP AMP（放大器）输入线必须很短，一对输入线等长 3.61 所有反馈（OUTPUT TO INPUT）元件，必须放近OP AMP（放大器），连线越短 越好
PCB设计检查表
阶段检查项目序号检查内容硬件设计PCB自查PCB复审前期1确保PCB网表与原理图描述的网表一致2确认外形图是最新的3确认外形图已考虑了禁止布线区、传送边、挡条边、拼板等问题4确认PCB模板是最新的5比较外形图，确认PCB所标注尺寸及公差无误，金属化孔和非金属化孔定义准确6确认外形图上的禁止布线区已在PCB上体现7数字电路和模拟电路是否已分开，信号流是否合理8时钟器件布局是否合理9高速信号器件布局是否合理10端接器件是否已合理放置（串阻应放在信号的驱动端，其他端接方式的应放在信号的接收端）11IC器件的去耦电容数量及位置是否合理12保护器件（如TVS\PTC）的布局及相对位置是否合理13是否按照设计指南或参考成功经验放置可能影响EMC实验的器件。
如：面板的复位电路要稍靠近复位按钮14较重的元器件，应该布放在靠近PCB支撑点或支撑边的地方，以减少PCB的翘曲15对热敏感的元件（含液态介质电容、晶振）尽量远离大功率的元器件、散热器等热源16器件高度是否符合外形图对器件高度的要求17压接插座周围5mm范围内，正面不允许有高度超过压接插座高度的元件，背面不允许有元件或焊点本安PCB设计检查表布局大体完成后布局外形尺寸18在PCB上轴向插装较高的元件，应该考虑卧式安装。
留出卧放空间。
并且考虑固定方式，如晶振的固定焊盘19金属壳体的元器件，特别注意不要与其他元器件或印制导线相碰，要留有足够的空间位置20母板与子板，单板与背板，确认信号对应，位置对应，连接器方向及丝印标识正确21打开TOP和BOTTOM层的PLACE_BOUND，查看重叠引起的DRC是否允许22波峰焊面，允许布设的SMD种类为：0603以上（含0603）贴片R、C、SOT、SOP(管脚中心距大于等于1mm)23波峰焊面，SMD放置方向应垂直于波峰焊时PCB传送方向24波峰焊面，阴影效应区域为0.8mm（垂直于PCB传送方向）和1.2mm（平行于PCB传送方向），钽电容在前为2.6mm。
PCB设计checklist
及 安 规 要 求
29 铝基板器件和走线距离板边和安装孔，定位孔至少1.5mm 推荐2mm 。 30 CAN 485 等走线按照差分走线。422 RS232 I2C按照类差分走线。 31 走线无锐角 直角走线 电源线压差较大的中间尽量加上地线例如12V和5V。信号线电源线是否 32 在其参考平面内。 33 过孔间距≥8mil 过孔与焊盘间距≥10mil 。铜皮到通孔间距≥ 15mil，没有过孔上焊盘。铜箔与过孔间距≥12mil。
34 所有的电源线最小线宽20mil。在IC处可适当缩小。 35 经常插拔的插座处增加泪滴或者加粗走线。 36 0805以下的阻容类器件下面禁止走线。 37 电感 磁环 变压器绕组等磁性元件下方禁止走线并割地处理。 38 电解电容下方尽量不要打孔。 39 插件电容铝电容方向是否一致。 40 via孔种类≤3种，是否有连孔，重孔（孔间距小于10Mil为连孔） 41 2844芯片走线大于20mil 并且芯片下方大面积铺铜。 42 IC 与插座直接相连的管脚是否串接电阻防静电。 43 双面板两面铜皮比例大于15% 44 各类芯片滤波电容靠近芯片放置，上下拉电阻在电容之后。 45 插件电阻 分流器等器件要考虑倾斜引起的安规距离不够 46 不同的工作区域比如GND 和AGND 之间间距最少大于1mm 47 输入输出电源转换，电源网络要经过大电容后在到负载。 48 电解电容距离MOS管 变压器等发热器件距离大于4mm 49 丝印 推荐大小50 5 或者40 4 。丝印禁止上焊盘。 50 丝印按照从左到有 从下到上整齐排列 51 电源板原边增加安规标识，原副边尽量用2D线在丝印层分开。 板名 版本 日期 大小100 10 排插部分按需要增加电源和地以及关键 52 信号标识。 53 光绘文件逐层检查，重点关注阻焊层 钢网层 和DD层。 54 所有1.0MM的VIA孔是否开阻焊。 丝 印 光 绘 55 在CAM350中检查丝印是否上焊盘。 出光绘前检查所有的DRC是否消除。若有无法消除的重点检查是否影响 56 电气性能和加工。 57 光绘检查所有铜柱是否开阻焊和钢网 58 DD层的孔标识是否和板重叠。 59 检查版本标识 板名标识 设计时间等是否正确 60 如果板上有铜字检查光绘中是否设置正确。 61 坐标文件选择MM单位输出。 检查光绘数量是否正确。打包方式ASM中存放丝印文件装配文件。CAM 62 中存放光绘文件。SMT中存放钢网文件和坐标文件（CAM中不能存放钢 网文件） 63 检查CAM文件夹中是否存放生产加工说明文件。
PCB原理图Checklist检查表
PCB原理图Checklist检查表类别描述检视规则原理图需要进行检视，提交集体检视是需要完成自检，确保没有低级问题。
检视规则原理图要和公司团队和可以邀请的专家一起进行检视。
检视规则第一次原理图发出进行集体检视后所有的修改点都需要进行记录。
检视规则正式版本的原理图在投板前需要经过经理的审判。
差分网络原理图中差分线的网络，芯片管脚处的P 和N 与网络命令的P 和N 应该一一对应。
单网络原理图中所有单网络需要做一一确认。
空网络原理图中所有空网络需要做一一确认。
1、原理图绘制中要确认网格设置是否一致。
2、原理图中没有网格最小值设置不一致造成网络未连接的情况。
网络属性确认网络是全局属性还是本地属性1、原理图中器件的封装与手册一致。
2、原理图器件是否是标准库的symbol 。
绘制要求原理图中器件的封装与手册一致。
指示灯设计默认由电源点亮的指示灯和由MCU 点灭的指示灯，便于故障时直观判断电源问题还是MCU 问题网口连接器确认网口连接器的开口方向、是否带指示灯以及是否带PoE 网口变压器确认变压器选型是否满足需求，比如带PoE 按键确认按键型号是直按键还是侧按键电阻上下拉同一网络避免重复上拉或者下拉OD 门芯片的OD 门或者OC 门的输出管脚需要上拉匹配高速信号的始端和末端需要预留串阻三极管三极管电路需要考虑通流能力可测试性在单板的关键电路和芯片附近增加地孔，便于测试连接器防呆连接器选型时需要选择有防呆设计的型号仿真低速时钟信号，一驱动总线接口下挂器件的驱动能力、匹配方式、接口时序必须经过仿真确认，例如MDC/MDIO 、IIC 、PCI 、Local bus 仿真电路中使用电感、电容使用合适Q 值，可以通过仿真。
时序确认上电时序是否满足芯片手册和推荐电路要求。
时序确认下电时序是否满足芯片手册和推荐电路要求。
时序确认复位时序是否满足芯片手册和推荐电路要求。
复位开关单板按键开关设计，要防止长按按键，单板挂死问题，建议按键开关设计只产生一段短脉宽低电平。
PCB check list
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3.62 OP AMP 的输入线路要远离输出线路 3.63 4 4.1 线尽可能不要走入孔的Clearance范围以内（如很难避免时，设计前一定要通 知主管） 其他 DRC检查
119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139
3.33 没有过孔上焊盘 3.34 过孔间距≥8mil 3.35 过孔与焊盘间距≥10mil
89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118
29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58
2.22 元器件的1脚是否为方PAD 2.23 POWER PLANE 分割时是否出现瓶颈 2.24 BGA SOCKET 相同的POWER PIN 是否连接起来 2.25 BGA SOCKET相同的GND PIN 是否连接起来 2.26 BGA SOCKET的四圈及四角，是否加上DECOUBLING CAP 的PATTERN 2.27 是否在板上形成了一圈POWER RING（永不要在板上形成了一圈POWER RING，否 则会产生电磁噪音，可把POWER RING 割成两个半圈 ）
3.53 Critical TRACE（连接CLK的TRACE）以最短原则设计 Critical TRACE（连接CLK的TRACE）间距离是否尽可能远（最小为线边到线边 距离的三倍） Critical TRACE（连接CLK的TRACE）如为ANALOG TRACE ，要加上GUARD LINE 3.55 （屏蔽线） 3.54 3.56 先设计Critical TRACE（时钟信号线），再布其它线 在ANALOG PAD处是否有引线（不应有引线，否则会把ANALOG PAD的GROUND RING 割破） ANALOG PAD在TESTER SIDE时，是否把线布在DEVICE SIDE。（应该布在DEVICE 3.58 SIDE ） TRANSISTORS（三极管），不要把BASE（基极）的连线走在EMITTER和COLLECT 3.59 之间 3.57 3.60 OP AMP（放大器）输入线必须很短，一对输入线等长 3.61 所有反馈（OUTPUT TO INPUT）元件，必须放近OP AMP（放大器），连线越短 越好
Annular Ring：最小要3mil（最好做5mil）
149 150
PAD与PAD的SPACING：最小要8mil BGA SOCKET（Through Hole TYPE）
151 4.4.13 Hole size：1.27mm pitch 用0.5mm（20mil） 152 153 154 1.00mm pitch 用0.35mm（14mil） BGA SOCKET（Through Hole TYPE）
2.28 在SMA区内，是否有POWER PLANE（不应有） 2.29 GROUND PLANE上是否走线（不可以走线） 2.30 在GROUND PLANE 上是否出现island（不可以） 2.31 在POWER PLANE 上是否出现island（不可以） 2.32 在SOCKET中央是否提供FLOATING METAL RING（电源圈和GND圈）或STIP条（电 源条和GND条）
4.2.4 Inner Laywes: 4Layer Board: 11mil 6/8 Layer Board: 13mil 10/12 Layer Board: 14mil 4.3 4.4 与电原理图网络匹配检查 元件焊盘过孔尺寸检查
4.4.1 板厚度≤125mil时，VIA孔（过孔）为25mil 4.4.2 板厚度>125mil时，VIA孔（过孔）为32mil 4.4.3 对于长方形的PAD ，长的每边15mil ，短的每边有4mil 4.4.4 Via Hole 尺寸为20mil 4.4.5 POWER 及 GROUND ACCESS 为32mil 4.4.6 GRID HOLE及其他ACCESS为45mil GUIDE PIN HOLE（非镀通孔） 4.4.7 如图纸有提供HOLE SIZE ，按图纸做 如图纸提供是PIN SIZE ，HOLE SIZE 等于PIN SIZE（对角线或直径）加4mil 螺丝及COUNTERSINK 4.4.8 请参考螺丝与孔对照表，表上列出为孔的大小 4.4.9 VIA 孔的ANNULAR RING 每边为5mil
PCBA Checklist
序号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 编号 1 1.1 1.2 1.3 1.4 1.5 2 2.1 2.2 2.3 2.4 2.5 2.6 2.7 2.8 2.9 硬件设计要求 独立功能模块是否用框线和名称标示 IC等器件退耦电容归属是否明确 单板功能方框图已提供 重要信号已单独标示 PCB设计的特殊要求已单独说明 封装与布局 所有器件封装已是最新版本，并与实物保持一致(硬件设计者与实物核对封装) 所有器件已经放置到板面 整体布局参照原理功能框图，兼顾美观及电源、地的分割 高、中、低频电路分开 数字电路与模拟电路分开放置 高温、发热器件远离其他器件放置 退耦电容靠近相关器件放置 晶体、晶振靠近相关器件放置，多负载时应平衡放置 打印1:1的布局图，器件封装、布局经过硬件工程师确认 检查项目说明 检查结果 是 否 NA
4.2
最小间距检查
4.2.1 PAD与线的SPACING：最小要5mil（最好把线与SPACING平分三等份 4.2.2 PAD与PAD的SPACING：最小要8mil 4.2.3 线共GND PLANE的距离为15mil（此种情况只会发生于COMPOSITE GND，走线与 GND在同一层） 线到孔的距离≥20mil Minimum Spacing: Surface Layers: 7mil
59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88
3.6 3.7 3.8 3.9
没有锐角和90布线 高速信号线、时钟信号线遵循回路面积最小原则 总体布线均匀，布线尽可能短，且少过孔 布线线宽保持一致，没有跳变
140 141
142 4.4.10 螺丝孔的ANNULAR RING，PAD的大小为孔的两倍 143 BGA SOCKET（POGO PAD TYPE）
144 4.4.11 VIA HOLE ：0.25mm（10mil ，当板的厚度小于或等于0.125”时） 145 146 147 4.4.12 148 PAD与线的SPACING：最小要5mil（最好把线与SPACING平分成三等份） 0.30mm（12mil，当板的厚度大于0.125”时） BGA SOCKET（POGO PAD TYPE）
3.10 差分信号平行布线、等长 3.11 接插件管脚间的布线≤500mil 3.12 高频、高速、时钟等重要信号与地平面相邻 3.13 没有开路线 3.14 布线在空间没有形成闭环 3.15 布线长度最短 3.16 电源和高热器件，安装面没有其他布线穿越 3.17 卧装TO220封装三极管下，铺铜箔、开阻焊窗 3.18 屏蔽盒、屏蔽线连接到对应的地网络 3.19 所有网络已完成布线 3.20 定位光标设置正确 3.21 色码电阻、电感下没有过孔 3.22 焊接面贴片电阻、电容、电感焊盘间区域没有过孔 3.23 没有孤立铜箔区 3.24 保证分割区的连续性 3.25 开窗有明确标注 3.26 没有封闭尺寸 3.27 标注单位一致，与缺省单位不一致时自带单位 3.28 安装孔位置有标注 3.29 尺寸标注误差≤3mil 3.30 板框倒角有标注 3.31 过孔设置正确 3.32 母板过孔为VIA40、VIA24、VIA16、VIA12，单板过孔为VIA24、VIA20、VIA16 、VIA12、VIA8、 VIA16
3.36 铺铜箔区域，铜箔与过孔间距≥15mil 3.37 多排连接器内部没有过孔 3.38 板上有独立的地测试孔 3.39 丝印未上焊盘 3.40 母板正反两面都有丝印标示（板名、单板插座名称） 3.41 丝印方向为从左到右、或者从下到上 3.42 板名、板本号已有 3.43 丝印归属明确，无歧义 3.44 主要供电电源，根据电流大小加粗走线，保证供电 3.45 外部电源供电的电源插座位置靠近外部电源放置 3.46 单板上已经放置了条形码丝印和防静电标识 3.47 线连到大PAD时，大PAD做成TEAR DROP形 元器件下不要走线（包括SOLDSIDE和COMP SIDE）（1.空间很小时，继电器下 3.48 可走线 ；2. CLK线、ANALOG线不要从元器件下走线 ；3. 尽可能避免从电容 下走线） 3.49 线与元件PIN距离是否≥100 mil 3.50 线距小于10mil时，平行长度是否超过1寸（不可以超过1寸） 3.51 两个PAD或孔中间的线是否放中央 3.52 当一线连接A、B、C、D点时，连接方法为DAISY CHAIN（串联）例如A—B—C— D……
2.10 普通板有大于3mm工艺边 2.11 器件布局间距，IC大于2mm、BGA大于5mm；特殊情况可适当调整。但保证IC大 于1mm，BGA大于3mm
2.12 压接件距其他器件大于5mm，焊接面压接件贯通区域无任何器件 2.13 有极性插装器件第一脚为方焊盘 2.14 坐标原点为板框左、下延伸线交点 2.15 板外框平滑弧度5mm，或者按结构尺寸图设计 2.16 高度≥10mm器件周围3mm内不能放置贴片器件（矮、小器件） 2.17 双列封装数字集成电路有1个或以上滤波电容 2.18 QFP、BGA、PLCC、模拟IC等器件有2个或以上滤波电容 2.19 含贴片器件的PCB，贴片器件所在面的板任选2角各放置一个定位光标 2.20 MOUNTING孔（安装孔）是否镀铜（要镀铜） 2.21 GUIDE PIN孔（定位孔）是否没镀铜（除另有说明，不要镀铜）