方波发生器设计
方波三角波发生器设计
方波三角波发生器设计设计思路：方波和三角波都是周期信号，因此我们可以使用周期信号发生器的原理来设计方波三角波发生器。
具体的设计思路如下：1.方波发生器设计：方波信号由高电平和低电平组成，所以我们需要设计一个产生高电平和低电平的电路。
可以使用一个三极管作为开关来实现方波的产生。
当输入信号为高电平时，三极管导通，输出高电平；当输入信号为低电平时，三极管截止，输出低电平。
2.三角波发生器设计：三角波信号是一个连续上升和下降的斜线信号，所以我们需要设计一个连续改变输出电压的电路。
可以使用一个集成电路比如操作放大器（OP-Amp）作为三角波发生器的核心组件。
使用一个电容和两个电阻来控制输出电压的上升和下降。
设计步骤：1.方波发生器设计：（1）选择一个适当的三极管，根据其参数确定电路中的电阻值。
（2）使用电阻和电源电压来确定三极管的偏置电压。
（3）将输入信号与三极管的基极相连。
（4）根据输入信号的高低电平改变三极管的导通和截止状态，从而实现方波的产生。
2.三角波发生器设计：（1）选择一个合适的操作放大器，根据其参数确定电路中的电阻值。
（2）使用电阻和电源电压来确定操作放大器的工作点。
（3）使用一个电容和两个电阻来控制操作放大器的输出电压的上升和下降。
（4）将操作放大器的输出电压与输入信号相连，并通过电容和电阻控制输出波形。
测试与调节：完成方波和三角波发生器的设计后，可以进行测试和调节，以确保输出信号的准确性和稳定性。
可以使用示波器来观察和测量输出波形，并通过调节电路中的电阻和电容来调节输出波形的频率和幅度。
此外，还可以根据需要进行性能优化和稳定性测试，以确保方波三角波发生器的正常工作。
总结：本文介绍了方波三角波发生器的设计思路和步骤。
方波三角波发生器的设计涉及了电路设计、参数选择、测试和调节等方面的知识，需要对电路原理和信号处理有一定的了解和掌握。
通过设计方波三角波发生器，我们可以产生方波和三角波信号，为实际应用提供了便利。
555定时器构成的方波三角波正弦波发生器设计报告
555定时器构成的方波三角波正弦波发生器设计报告设计报告：555定时器构成的方波、三角波、正弦波发生器一.引言数字电子技术在现代电子设备中得到广泛应用，定时器作为一种常用的集成电路，在实际电路设计中起着重要的作用。
本报告将介绍基于555定时器构成的方波、三角波、正弦波发生器的设计方法和原理。
二.设计原理1.555定时器简介2.方波发生器的设计方波发生器是利用555定时器的比较器功能来实现的。
具体步骤如下：（1）将一个电阻和一个电容连接到555的引脚，构成一个RC电路。
（2）分压电路使输入电压达到比较器的阈值。
（3）连接一个LED或其他负载到输出引脚。
3.三角波发生器的设计三角波发生器基于方波发生器的基础上，通过使用一个二阶RC滤波器来获得平滑的三角波。
具体步骤如下：（1）将一个电阻和一个电容串联到555的引脚。
（2）将滤波电容接在555的引脚上，形成一个RC滤波器。
（3）连接一个负载到滤波电容的两端。
4.正弦波发生器的设计正弦波发生器是通过利用555定时器构成的线性电压控制振荡器实现的。
具体步骤如下：（1）将一个电阻和一个电容连接到555的引脚，构成一个RC电路。
（2）将555的引脚与反相放大器相连。
（3）将反相放大器的输出连接到555的控制电压输入引脚，通过一个电阻和二极管连接到电源。
三.实验结果与分析使用仿真软件对方波、三角波、正弦波发生器进行仿真，得到以下结果：（1）方波发生器：输出波形为高电平和低电平的方波，频率由RC电路的电阻和电容决定。
（2）三角波发生器：输出波形为逐渐上升和下降的三角波，通过RC 滤波电路生成。
（3）正弦波发生器：输出波形为正弦波，通过线性电压控制振荡器实现。
四.结论本报告介绍了基于555定时器构成的方波、三角波、正弦波发生器的设计原理和实验结果。
方波和三角波发生器是利用555定时器的比较器和滤波器功能实现的，而正弦波发生器则利用线性电压控制振荡器来生成正弦波。
这些电路在现代电子设备中得到广泛应用，具有重要的实际意义。
方波信号发生器设计
方波信号发生器设计一.实验目的:1．进一步熟悉QuartusII及其LPM_ROM与FPGA硬件资源的使用方法。
2.加深对电路理论概念的理解3.进一步熟悉常用仪器的使用及调试4.加深计算机辅助分析及设计的概念5.了解及初步掌握对电路进行计算机辅助分析的过程6.培养学生发现问题、分析问题的创新能力7.锻炼学生搜集资料、分析综合资料的能力二．实验原理:方波波信号发生器由四部分组成：计数器或地址发生器（这里选择6位）。
方波信号数据ROM（6位地址线、8位数据线），含有64个8位数据（一个周期）。
VHDL顶层设计。
8位D/A（实验中用DAC0832代替）。
图1所示的信号发生器结构框图中，顶层文件singt.vhd在FPGA中实现，包含两个部分：ROM的地址信号发生器，由6位计数器担任；一个方波数据ROM，由LPM_ROM模块构成。
LPM_ROM底层是FPGA中的EAB、ESB或M4K等模块。
地址发生器的时钟CLK的输入频率f0与每周期的波形数据点数（在此选择64点），以及D/A输出的频率f的关系是：f = f0/64。
图1 方波信号发生器结构框图三．实验内容:1.新建一个文件夹。
利用资源管理器，新建一个文件夹,如：e : \SIN_GNT 。
注意，文件夹名不能用中文。
2.输入源程序。
打开QuartusII，选择菜单“File”“New”，在New 窗中的“Device Design Files”中选择编译文件的语言类型，这里选“VHDL Files”。
然后在VHDL 文本编译窗中键入VHDL 程序:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity square isport(clk,clr:in std_logic;q:out integer range 0 to 255);end entity;architecture behav of square issignal a:bit;beginprocess(clk,clr) --计数分频variable cnt:integer range 0 to 32; beginif(clr='0') thena<='0';elsif clk'event and clk='1' thenif cnt<31 then --进行32分频cnt:=cnt+1;elsecnt:=0;a<=not a;end if;end if;end process;process(clk,a) --信号输出beginif clk'event and clk='1' thenif a='1' thenq<=255;elseq<=0;end if;end if;end process;end behav;3. 建立.mif格式文件首先选择ROM 数据文件编辑窗，即在File 菜单中选择“New”，并在New 窗中选择“Other files”项，并“Memory Initialization File”（图3-11），点击OK 后产生ROM 数据文件大小选择窗。
设计方波三角波函数发生器
设计方波三角波函数发生器
设计方波三角波函数发生器可以使用集成电路或数字信号处理器（DSP）来实现。
下面是一种基本的设计方法：
1.方波发生器部分：
使用一个比较器和一个可调节的阈值电平，将一个正弦波输入与阈值进行比较。
当正弦波的幅值高于阈值时，输出为高电平；当正弦波的幅值低于阈值时，输出为低电平。
这样就得到了一个以阈值为基准的方波输出。
2.三角波发生器部分：
使用一个积分器和一个反向比较器。
将方波输出输入到积分器中，并控制积分时间常数。
积分器会对方波进行积分操作，从而得到一个斜率递增或递减的三角波形。
将积分器的输出与一个可调节的阈值电平进行比较，得到最终的三角波输出。
3.调节参数：
可以通过调节阈值电平、积分时间常数等参数来控制方波和三角波的频率、幅值和形状。
需要注意的是，具体的电路设计可能会有一些复杂性和细节上的差异，因此建议在设计过程中参考相关的电路设计手册、数据手册或咨询专业电路设计工程师。
1。
方波发生器设计
方波发生器设计
• 方案介绍 • 微处理器模块AT89S52，频率与占空比信息显示 模块，2×4矩阵键盘模块，74LS164移位寄存器 显示驱动模块。本设计中用到两个定时器，定时 器0和定时器1，其中定时器0工作在定时方式 下， 决定方波的频率；定时器1同样工作在定时 方式下，用于设定占空比。用LED显示器来显示 频率与占空比，键盘的操作是通过外中断与单片 机共同来控制的，键盘操作来完成按要求对频率 与占空比进行调节
方波发9S52
键盘 LED 显 示
图1 方波发生器原理框图
方波发生器设计
方波发生器工作原理与功能： 简单的流程为：主程序扫描键盘， 将设置信息输入，处理后，输出到 LED显示器显示。
方波发生器
• • • • 1、设计内容 本课程设计是设计一个方波发生器，用4位数码管显示方波的频率。 2、设计的基本要求 频率可调，用一个变阻器来调整波形的频率，频率调节范围为 20Hz~2000Hz； • 占空比可调，采用两个按键来实现增加、减小波形的占空比作用，占 空比调节步长为1%，即每按键一次，占空比增加或减少1%。占空比 用另外两位数码管显示。 • 系统上电时频率依变阻器的阻值设定，占空比设定为50%。 • 而我们在此设计的方波发生器与要求要设计的有点区别，所设计的频 率调节范围为1Hz~15000Hz，以调节变阻器的阻值来实现频率的调 节相对来说要麻烦些。因此，频率也使用按键来进行调节，不同的频 率及占空比可以使用不同的按键来实现，而以键盘扫描来实现各键的 不同功能；显示部分可以使用ZLG7290芯片及数码管来实现。由此即 可构成一个最小单片机应用系统。
占空比可调的方波发生器电路设计(0~100%可调)
华中师范大学武汉传媒学院课程设计课程名称__________________题目__________________专业__________________ 班级__________________ 学号__________________ 姓名__________________ 成绩__________________ 指导教师_________________________年_______ 月_______日实现占空比可调发生器1.目标（1）占空比可调范围0<D<100%（2）输出方波电压值：Vo=2v（3）振荡频率：f=1kHz（4）波形稳定2.思路根据555定时器改变阀值电压的值使之输出高电平或低电平的原理，就可以产生方波，通过电位器改变电阻的阻值来控制高低电平的时间就可以调节占空比了；通过调节输入的电压值，再通过万用表测量输出的电压值就可以保证输出幅度为某一定值；根据振荡频率公式，已知电阻值和输出振荡频率就可以算出需要电容值，以保证振荡频率为某一定值；为保证波形稳定，采用差分电路形式，用555定时器组成的多谐振荡器的振荡频率受电源电压和温度变化的影响很小；而为了简化电路及运算，采用两个二极管的单向导电特性，使电容器的充放电回路分开，回路不再重复，计算更加简便。
3.电路图（1）输入模块二极管D1，D2的单向导电性，使电容器C的充放电回路分开，调节电位器，就可以调节多谐振荡器的占空比。
（2）处理模块：555定时器各引脚功能如下：1脚：外接电源负极或接地（GND）。
2脚：TR触发输入。
3脚：输出端（OUT或Vo）。
4脚：RD复位端，移步清零且低电平有效，当接低电平时，不管TR、TH输入什么，电路总是输出“0”。
要想使电路正常工作，则4脚应与电源相连。
5脚：控制电压端CO(或VC)。
若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。
方波三角波正弦波函数发生器的设计
方波三角波正弦波函数发生器的设计
设计方波、三角波、正弦波函数发生器需要经过以下步骤：
首先，设计电路图。
其主要由单稳态触发器、行波触发器、电源部分和振荡放大部分组成，使用的主要器件有电阻、电容、三极管和二极管。
其次，具体元器件的参数选择。
为了保证输出波形的稳定性，应该选择具有良好温度稳定性和频率稳定性的元器件，同时考虑到制作成本和实际应用要求，选择适合的元器件。
第三，制作电路板。
在选择好元器件之后，需要合理布局电路，将元器件焊接到电路板上。
为保证电路的稳定性和可靠性，电路板应该选用高质量的绝缘材料，并进行严格的质量控制。
然后，对电路进行调试和测试。
初始调试时，需要使用示波器和电压表等测试仪器，调整电路参数，使其达到预期的性能要求。
在测试中，应注意观察波形的稳定性、频率、峰值、偏移量等参数，对异常情况进行分析和处理。
最后，进行封装和安装。
根据实际应用环境和要求，选择合适的封装方式和安装位置。
考虑到散热和防护问题，需要选择具有良好散热性能和防护性能的封装材料，并进行严格的防护处理。
综上所述，设计方波、三角波、正弦波函数发生器是一项既需要严谨的理论知识，又需要熟练的实践技能和深入的电路分析能力的工作，这需要设计者具有深厚的电子技术基础和丰富的实践经验。
用单片机进行方波发生器的设计
用单片机进行方波发生器的设计方波发生器是一种产生具有固定频率和振幅的方波信号的电路或设备。
它可以广泛应用于通信、计算机、测量、控制等领域。
在本文中，我们将详细介绍如何使用单片机进行方波发生器的设计。
设计一个单片机方波发生器可以分为以下几个步骤：步骤一：选择单片机型号和开发工具选择一个适合的单片机型号是设计方波发生器的第一步。
目前市场上常见的单片机有MCS-51系列、AVR系列、STM32系列等。
根据需求选择适合的型号。
步骤二：确定方波的频率和振幅方波发生器的设计需要明确所需的方波频率和振幅。
频率指的是方波信号的周期性，单位为赫兹（Hz）；振幅指的是方波信号的最大值和最小值之间的差值，单位为伏特（V）。
根据实际需求确定频率和振幅的数值。
步骤三：编写单片机程序在单片机方波发生器的设计中，需要编写相应的程序代码。
在编写代码之前，需要了解所选单片机的编程语言、开发工具和编程接口，以便正确地编写和调试程序。
在编写程序时，需要利用单片机的定时器/计数器功能。
通过配置定时器的工作模式、时钟源和计数值，可以生成一定频率的脉冲信号。
然后利用IO口输出脉冲信号，并通过电路将脉冲信号转换成方波信号。
具体的代码实现细节根据所选单片机型号和开发工具而定，可以参考相关的单片机开发文档和教程。
以下是一个使用STM32单片机的例子：#include "stm32f10x.h"void delay(uint32_t n)for(uint32_t i=0;i<n;i++);}int main(void)GPIO_InitTypeDef GPIO_InitStructure;TIM_TimeBaseInitTypeDef TIM_TimeBaseStructure;TIM_OCInitTypeDef TIM_OCInitStructure;RCC_APB1PeriphClockCmd(RCC_APB1Periph_TIM2, ENABLE);RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOA, ENABLE);GPIO_InitStructure.GPIO_Pin = GPIO_Pin_0;GPIO_InitStructure.GPIO_Mode = GPIO_Mode_AF_PP;GPIO_InitStructure.GPIO_Speed = GPIO_Speed_50MHz;GPIO_Init(GPIOA, &GPIO_InitStructure);TIM_TimeBaseStructure.TIM_Prescaler = 72-1;TIM_TimeBaseStructure.TIM_Period = 1000-1;TIM_TimeBaseStructure.TIM_CounterMode = TIM_CounterMode_Up; TIM_TimeBaseStructure.TIM_ClockDivision = TIM_CKD_DIV1; TIM_TimeBaseInit(TIM2, &TIM_TimeBaseStructure);TIM_OCInitStructure.TIM_OCMode = TIM_OCMode_PWM1;TIM_OCInitStructure.TIM_OutputState = TIM_OutputState_Enable;TIM_OCInitStructure.TIM_Pulse = 500-1;TIM_OCInitStructure.TIM_OCPolarity = TIM_OCPolarity_High;TIM_OC1Init(TIM2, &TIM_OCInitStructure);TIM_OC1PreloadConfig(TIM2, TIM_OCPreload_Enable);TIM_ARRPreloadConfig(TIM2, ENABLE);TIM_Cmd(TIM2, ENABLE);while(1)}}步骤四：电路设计和调试完成单片机程序编写后，需要进行相应的电路设计和调试工作。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
方波发生器设计摘要：随着EDA技术以及大规模集成电路技术的迅猛发展，波形发生器的各方面性能指标都达到了一个新的水平。
采用CPLD/FPGA器件在QuartuesII设计环境中用VHDL语言完成的波形发生器具有频率稳定性高，可靠性高，输出波形稳定等特点。
本文介绍了基于EDA技术的波形发生器的研究与设计。
一、设计任务与要求设计一方波发生器并且输出信号的频率范围为100Hz~200KHz,输出频率可以调节；可以存储任意波形特征数据并能重现该波形，还可完成各种波形的线形叠加输出，具有显示输出波形、频率的功能。
通过运用VHDL语言编程，通过运用软件Quartus II 6.0，逐渐掌握EDA的用法，熟练步骤，为以后的学习与工作做很好的铺垫。
二、总体框图（1）方案论证方案一：本系统由FPGA(可编程门阵列)，数模转换，时钟（提供clk信号）等组成。
全部为FPGA试验箱所有，不需要增加任何器件。
用FPGA产生的255—0的计数值输入到DAC0832中，将产生对应的模拟信号。
本系统采用的是软硬件结合的方法。
由于一个周期内的任意波形的离散样点数对硬件实现的复杂性直接产生影响，因此，为了简化硬件存储器件的规模，取64个样点进行讨论。
具体做法是先对一个周期进行64点采样，然后依次存于ROM中，再以fs频率给出地址码，控制存储器周期的读出数据，并经D、A转换和模拟放大，便能得到一定的频率的周期信号。
因此周期信号的频率为fo=fs/M.其中M为采样点个数，本设计中取为64；fs为存储器读出频率。
显然，通过改变读出频率fs,便可获得不同频率的周期信号fo.。
原理说明：完整的波形发生器由三部分组成：由计数器构成的地址信号发生器、波形数据ROM和D/A。
在FPGA的顶层文件中，计数器通过外来控制信号和高速时钟信号向波形数据ROM发出地址信号，输出波形的批评你率由发出的地址信号的速度决定；当以固定的频率扫描输出地址时，输出波形是固定频率，而当以周期性时变方式扫描输出地址时，则输出波形为扫频信号。
波形数据ROM中存有发生器的波形数据，如正弦波或者三角波数据等。
当接受来自FPGA的地址信号后，将从数据线输出相应的波形数据。
波形数据ROM可以由多种方式实现，如在FPGA外面外接普通ROM或者由FPGA中的EAB模块相当，即利用LPM-ROM来实现。
D/A转换器负责将ROM输出的数据转换成模拟信号，经过滤波电路后输出。
输出波形的频率上限与D/A转换器件的转换速度有重要关系，我们的试验箱上用的是DAC0832。
DAC0832是8位并行、中速（其转换时间1us ）、电流型D/A 转换芯片。
DAC0832内部由三部分组成，“8位输入寄存器”用于存放CPU 送来的数字量，使输入数字量得到缓冲和锁存，由 LE1加以控制。
“8位DAC 寄存器”用于存放待转换的数字量，由LE2控制。
“8位D/A 转换电路”由8位T 型网路和电子开关组成，电子开关受“8位DAC 寄存器”输出控制，T 型电阻网路能输出与数字量成正比的模拟电流。
因此，DAC0832通常需要外接运放才能得到模拟输出电压。
DAC0832共有20条引脚，双列直插式封装。
⑴数字输入线DI7~DI0（8条） DI7~DI0常和CPU 数据总线相连，用于输入CPU 送来的待转换数字里，DI7为最高位。
⑵控制线（5条） C S 为片选线。
当 C S 为低电平时，本片被选中工作；当C S为高电平时，本片不被选中工作。
⑶输出线3条fb R 为运算放大器的反馈线，常接到运放的输出端。
out1I 和out2I 为两条模拟电流输出线。
out1I +out2I 为一常数。
⑷电源线（4条） VCC 为电源输入线，可在+5~+15V 范围捏；R E F V 为参考电压，一般在-10~+10V 范围内，由稳压电源提供;DGND 为数字地线；AGND 为模拟量地线。
通常接在一起。
波形发生器电路系统结构图：图一缺点：此方案虽思路简洁 、明朗。
但设计繁琐，程序复杂。
方案二：VHDL（Very High Speed Integrated Circuit Hardware Description Language,超高速集成电路硬件描述语言）诞生于1982年，是由美国国防部开发的一种快速设计电路的工具，目前已经成为IEEE（The Institute of Electrical and Electronics Engineers）的一种工业标准硬件描述语言。
相比传统的电路系统的设计方法，VHDL具有多层次描述系统硬件功能的能力，支持自顶向下（Top to Down）和基于库（LibraryBased）的设计的特点，因此设计者可以不必了解硬件结构。
从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用VHDL对电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的CPLD器件中去，从而实现可编程的专用集成电路（ASIC）的设计。
方波发生器是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。
随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL语言。
将使整个系统大大简化。
提高整体的性能和可靠性。
优点：采用VHDL可以使整个系统大大简化，不仅能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量。
具有体积小、可靠性高、功耗低的特点。
综上所述：优先选择方案二。
（2）原理框图：图二三、选择器件1.主芯片： EPF10K10LC84-42.EDA实验箱一台3.含有QuartusⅡ软件的计算机一台4.示波器一台5.导线若干四、功能模块1.方波发生器模块图三2.仿真波形如下：图四3.程序代码如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY xwhappy ISPORT( CLK ,RESET :IN STD_LOGIC;Q :OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );END xwhappy;ARCHITECTURE RTL OF xwhappy ISSIGNAL A : STD_LOGIC;BEGINPROCESS(CLK,RESET)VARIABLE TMP : STD_LOGIC_VECTOR(7 DOWNTO 0);BEGINIF RESET ='0' THENA <='0';ELSIF RISING_EDGE(CLK) THENIF TMP ="11111111" THENTMP := "00000000";ELSETMP :=TMP +1;END IF;IF TMP < "10000000" THENA <= '1';ELSEA <= '0';END IF;END IF;END PROCESS;PROCESS(CLK ,A)BEGINIF RISING_EDGE(CLK) THENIF A = '1' THENQ <="11111111";ELSEQ <="00000000";END IF;END IF;END PROCESS;END RTL;五、总体设计电路图1.总体电路原理图总体电路图（图五）2.管脚分配图总体管脚分配图（图六）3.总体仿真波形如下：图七4.示波器显示波形图八图九六、心得体会通过运用VHDL语言编程，通过运用软件Quartus II 6.0，逐渐掌握EDA的用法，熟练步骤，对以后的学习与工作做了很好的铺垫；剖析整个系统运行的步骤与工作原理，从而完成对整个设计的理论分析任务，以次来指导其它设计过程；硬件电路设计主要是设计相关模块的设计思想的可视化，是相关模块的电路图的汇总和其相关仿真波形的集锦，该部分条理清晰，思路明确，从中我们可以清晰地看到该设计方案的具体模块和整个设计的原理结构实图；程序设计这一部分主要阐述该设计的设计方法与设计思想，进一步从软件设计上揭示设计构思，主要包含了整个设计所用到的模块的硬件描述语言的设计，通过这一部分的学习，对《VHDL语言》的设计方法有了进一步的学习，对其相关语言设计规范有了更深层次的掌握，能够更加熟练的做一些编程设计。
最后通过设计了解到基于PLD的EDA技术的发展和应用领域不断的扩大与深入EDA技术在电子信息、通信、自动控制及计算机应用等领域的重要性日益突出。
随着技术市场与人才市场对EDA技术的需求不断提高，产品的市场效率和技术要求也将会影响到教学与科研领域，因此这一次课程设计的开展很好的把握住了教学的改革方向，更好的锻炼了学生理论联系实践的能力。
经过这次EDA课程设计，我从中学到了很多很多东西，同时不仅可以巩固以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。
通过这次设计，EDA的了解，让我对它有了更加浓厚的兴趣。
特别是当每一个子模块编写调试成功时，心里特别的开心。
但是在编写顶层文件的程序时，遇到了不少问题，特别是各元件之间的连接，以及信号的定义，总是有错误，在李斌老师指导与细心的检查下，终于找出了错误和警告，排除困难后，程序编译就通过了。
通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。
在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。